JP7489398B2 - トレース回路、半導体装置、トレーサ、トレースシステム - Google Patents

トレース回路、半導体装置、トレーサ、トレースシステム Download PDF

Info

Publication number
JP7489398B2
JP7489398B2 JP2021552457A JP2021552457A JP7489398B2 JP 7489398 B2 JP7489398 B2 JP 7489398B2 JP 2021552457 A JP2021552457 A JP 2021552457A JP 2021552457 A JP2021552457 A JP 2021552457A JP 7489398 B2 JP7489398 B2 JP 7489398B2
Authority
JP
Japan
Prior art keywords
trace
program counter
destination address
output value
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021552457A
Other languages
English (en)
Other versions
JPWO2021075531A1 (ja
Inventor
高浩 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2021075531A1 publication Critical patent/JPWO2021075531A1/ja
Priority to JP2024077940A priority Critical patent/JP2024096455A/ja
Application granted granted Critical
Publication of JP7489398B2 publication Critical patent/JP7489398B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/321—Program or instruction counter, e.g. incrementing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/324—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address using program counter relative addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)

Description

本明細書中に開示されている発明は、トレース回路に関する。
プログラム動作を行うマイクロプロセッサ（ＣＰＵ［central processing unit］等）が搭載されているＬＳＩにおいて、ＬＳＩの外部からプログラム動作をトレースしたい、すなわち、プログラムがどのように動いたかを知りたい、という要求がある。
その理由は、思ったようにプログラムが動いていない不具合の原因を探るためであったり、プログラム動作のテストにおけるコードカバレッジ（全てのコードを網羅したテストとなっているか）を調査するためであったりする。
上記の要求に応えるためには、ＣＰＵがプログラムメモリ上の命令コードをどのように読み込んでいったかを知る、言い換えれば、ＣＰＵ内部におけるプログラムメモリのリードアドレスをトレースする必要がある。
なお、上記に関連する従来技術の一例としては、特許文献１や特許文献２を挙げることができる。
特許第２７２７９４７号明細書 特許第３７７５４６２号明細書
しかしながら、特許文献１では、ＬＳＩの内部にトレース記憶手段（トレースメモリ）が必要となる。若しくは、ＬＳＩの外部にアドレスバス全てを出力する必要がある。
また、特許文献２では、分岐命令の実行時に一部の情報しかＬＳＩの外部に出力されないので、ＬＳＩの外部で分岐先アドレスの解析が必要になる。そのため、分岐先アドレス候補の中から分岐先アドレスを一つに絞れない場合、トレースが不可能となってしまう。
本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、半導体装置の外部からプログラムメモリのリードアドレスを簡易かつ完全にトレースするためのトレース回路を提供することを目的とする。
本明細書中に開示されているトレース回路は、ｍビットのプログラムカウンタを備えたマイクロプロセッサとともに半導体装置に集積化され、トレースクロックとｎビット（ただし２≦ｎ≦ｍ）ビットのトレースデータを外部出力するトレース回路であって、前記プログラムカウンタの不変時には、前記トレースクロックに同期して前記トレースデータを第１出力値とし、前記プログラムカウンタのインクリメント時には、前記トレースクロックに同期して前記トレースデータを第２出力値とし、前記プログラムカウンタへのロード時には、前記トレースクロックに同期して前記トレースデータを第３出力値とし、前記マイクロプロセッサのステートマシンを一時停止した上で、前記プログラムカウンタにロードされた分岐先アドレス又は割込先アドレスを前記トレースデータとして分割出力する構成（第１の構成）とされている。
なお、上記第１の構成から成るトレース回路は、前記プログラムカウンタの不変時に前記第１出力値となり、前記プログラムカウンタのインクリメント時に前記第２出力値となり、前記プログラムカウンタへのロード時に前記第３出力値となるステータス信号を生成するステータス生成部と；前記ステータス信号が前記第３出力値となったときに動作を開始し、前記分岐先アドレス又は前記割込先アドレスの分割出力期間が満了したときに動作を停止するカウンタと；前記カウンタの停止中には前記ステータス信号を前記トレースデータとして選択し、前記カウンタの動作中には前記分岐先アドレス又は前記割込先アドレスの一部を前記トレースデータとして選択するセレクタと；を有する構成（第２の構成）にするとよい。
また、上記第２の構成から成るトレース回路において、前記ステータス生成部は、前記マイクロプロセッサの内部制御信号を監視して前記ステータス信号を生成する構成（第３の構成）にするとよい。
また、第１～第３いずれかの構成から成るトレース回路において、前記トレースクロックは、前記マイクロプロセッサの駆動クロックである構成（第４の構成）にするとよい。
また、本明細書中に開示されている半導体装置は、上記第１～第４いずれかの構成から成るトレース回路と；前記プログラムカウンタの出力値をリードアドレスとしてプログラムメモリから命令コードを読み出し、その命令コードをデコード及び実行するマイクロプロセッサと；を集積化して成る構成（第５の構成）とされている。
なお、上記第５の構成から成る半導体装置において、前記マイクロプロセッサは、パイプライン構造を持つ構成（第６の構成）にするとよい。
また、本明細書中に開示されているトレーサは、上記第５または第６の構成から成る半導体装置に外付けされ、前記トレースクロックに同期して前記トレースデータを監視し、前記プログラムカウンタを模擬することにより、前記リードアドレスのトレース結果を出力する構成（第７の構成）とされている。
なお、上記第７の構成から成るトレーサは、模擬プログラムカウンタと；前記トレースデータが前記第１出力値であるときには前記模擬プログラムカウンタを不変とし、前記トレースデータが前記第２出力値であるときには前記模擬プログラムカウンタをインクリメントし、前記トレースデータが前記第３出力値であるときにはこれに引き続いて分割入力される前記分岐先アドレス又は前記割込先アドレスを前記模擬プログラムカウンタに順次格納させるデコーダと；前記分岐先アドレス又は前記割込先アドレスの分割入力期間を除き、前記トレースクロックに同期して前記模擬プログラムカウンタの出力値を確定値として取り込むラッチと；前記ラッチに順次取り込まれる前記確定値を前記トレース結果として格納するトレースメモリと；を有する構成（第８の構成）にするとよい。
また、本明細書中に開示されているトレースシステムは、上記第５または第６の構成から成る半導体装置と；上記第７または第８の構成から成るトレーサと；前記トレース結果の表示、記憶、及び、解析を行うホストと；を有する構成（第９の構成）とされている。
さらに、本明細書中に開示されているトレースプログラムは、コンピュータ上で実行され、前記コンピュータの入力部、表示部、記憶部、及び、演算部をそれぞれ、前記トレース結果の入力手段、表示手段、記憶手段、及び、解析手段として動作させることにより、上記第９の構成から成るトレースシステムにおける前記ホストとして前記コンピュータを機能させる構成（第１０の構成）とされている。
本明細書中に開示されているトレース回路によれば、半導体装置の外部からプログラムメモリのリードアドレスを簡易かつ完全にトレースすることが可能となる。
トレースシステムの全体構成を示す図 ＬＳＩの一構成例を示す図 トレース動作（ＬＳＩ）の一例を示す図 トレーサの一構成例を示す図 トレース動作（トレーサ）の一例を示す図 トレース動作（システム全体）の一例を示す図 プログラムコードの一例を示す図 分岐先アドレスの分割入力動作を示す図 プログラムコードの実行結果を示す図
＜トレースシステム＞
図１は、トレースシステムの全体構成を示す図である。本構成例のトレースシステムＸは、ＬＳＩ１００と、トレーサ２００と、ホスト３００と、を有する。
ＬＳＩ１００は、ＣＰＵ１１０を搭載する半導体装置の一例である。なお、ＬＳＩ１００は、外部からＣＰＵ１１０のプログラム動作（＝プログラムメモリのリードアドレス）を簡易かつ完全にトレースするために、１本のトレースクロックtrace_clkとこれに同期したｎビット（例えばｎ＝２）のトレースデータtrace_dataをトレーサ２００に外部出力する機能を備えている（詳細は後述）。
トレーサ２００は、ＬＳＩ１００に外付けされるアダプタ（デバッグツール）の一例であり、トレースクロックtrace_clkに同期してトレースデータtrace_dataを監視し、ＣＰＵ１１０内部のプログラムカウンタを模擬することにより、上記したリードアドレスのトレース結果trace_resultを取得してホスト３００に出力する（詳細は後述）。なお、トレーサ２００とホスト３００との通信手段としては、ＵＳＢ［universal serial bus］などを好適に用いることができる。
ホスト３００は、トレーサ２００からトレース結果trace_resultの入力を受け付けて、その表示、記憶、及び、解析などを行う。例えば、パーソナルコンピュータをホスト３００として用いる場合には、当該パーソナルコンピュータ上で実行されるトレースプログラム３１０を用意しておき、パーソナルコンピュータの入力部（ＵＳＢポートなど）、表示部（ＬＣＤ［liquid crystal display］など）、記憶部（ＨＤＤ［hard disc drive］、ＳＳＤ［solid state drive］など）、及び、演算部（ＣＰＵ、ＤＳＰ［digital signal processor］など）を、それぞれ、トレース結果trace_resultの入力手段、表示手段、記憶手段、及び、解析手段として機能させるとよい。
なお、上記のトレーサ２００及びトレースプログラム３１０は、ＬＳＩ１００とともに提供されることが望ましい。
＜ＬＳＩ＞
図２は、ＬＳＩ１００の一構成例を示す図である。本構成例のＬＳＩ１００には、先出のＣＰＵ１１０とともに、トレース回路１２０が集積化されている。
ＣＰＵ１１０は、駆動クロックＣＬＫ（例えば１００ＭＨｚ）に同期してプログラム動作を行うマイクロプロセッサの一例であり、ステートマシン１１１と、デコード／実行部１１２と、インクリメント部１１３と、分岐先アドレス格納部１１４と、セレクタ１１５と、プログラムカウンタ（ＰＣ［program counter］）１１６と、プログラムメモリ１１７と、を有する。
ステートマシン１１１は、ＣＰＵ１１０の状態遷移を司る３ビットの順序回路（論理回路）であり、最大８通りの動作状態state（FETCH、WAIT_KEEP、TRACE、PRE_FETCHなど）を取り得る。TRACEステートは、トレース回路１２０の実装に伴い新規導入された動作状態stateの一つである。詳細は後述するが、プログラムカウンタ１１６にロードされた分岐先アドレス又は割込先アドレスをトレース回路１２０がトレースデータtrace_dataとして分割出力している間、ステートマシン１１１は、TRACEステートで一時停止される。
デコード／実行部１１２は、プログラムカウンタ１１６の出力値pc_regをリードアドレスとしてプログラムメモリ１１７から命令コードを読み出し、その命令コードをデコードして実行する。
インクリメント部１１３は、プログラムカウンタ１１６の出力値pc_regを所定のインクリメント値だけ増やして出力する。
分岐先アドレス格納部１１４は、プログラムカウンタ１１６へのロード時において、デコード／実行部１１２から出力される分岐先アドレス又は割込先アドレスを保持する。
セレクタ１１５は、デコード／実行部１１２から出力される内部制御信号（例えば、ＰＣロード命令pc_loadとＰＣインクリメント命令pc_inc）に応じて、インクリメント部１１３及び分岐先アドレス格納部１１４いずれか一方の出力をプログラムカウンタ１１６に選択出力する。
例えば、pc_inc＝”Ｈ”（＝ＰＣインクリメント時の論理レベル）であるときには、インクリメント部１１３の出力がプログラムカウンタ１１６に選択出力される。その結果、ＣＰＵ１１０がパイプライン構造を持つ場合には、命令コードのデコード／実行と並行してプログラムカウンタ１１６がインクリメントされる。若しくは、ＣＰＵ１１０がパイプライン構造を持たない場合には、命令コードのデコード／実行後にプログラムカウンタ１１６がインクリメントされる。
一方、pc_load＝”Ｈ”（＝ＰＣロード時の論理レベル）であるときには、分岐先アドレス格納部１１４の出力がプログラムカウンタ１１６に選択出力される。従って、例えば割込命令ＮＭＩ［non-maskable interrupt］及びＩＲＱ［interrupt request］、ジャンプ命令ＪＭＰ（絶対／相対）、サブルーチンコール命令ＣＡＬＬ、並びに、リターン命令ＲＥＴ及びＲＥＴＩのいずれかが実行されたことにより、pc_load＝”Ｈ”となった場合には、プログラムカウンタ１１６に分岐先アドレス又は割込先アドレスがロードされる。
プログラムカウンタ１１６は、駆動クロックＣＬＫに同期して動作するｍビット（例えばｍ＝１６）のレジスタである。なお、プログラムカウンタ１１６の出力値pc_regは、プログラムメモリ１１７のリードアドレスとして用いられる。
プログラムメモリ１１７は、ＣＰＵ１１０の命令コードを格納する記憶手段である。なお、リードアドレス（pc_reg）に応じて読み出された命令コードは、先出のデコード／実行部１１２でデコード／実行される。
トレース回路１２０は、１本のトレースクロックtrace_clkとこれに同期したｎビット（ただし２≦ｎ≦ｍ、例えばｎ＝２）のトレースデータtrace_dataをトレーサ２００に外部出力する新規な機能ブロックであり、ステータス生成部１２１と、カウンタ１２２と、セレクタ１２３と、を有する。
なお、上記のトレースクロックtrace_clkとしては、ＣＰＵ１１０の駆動クロックＣＬＫをそのまま用いればよい。
ステータス生成部１２１は、トレースクロックtrace_clkに同期して動作し、ＣＰＵ１１０の内部制御信号（例えばＰＣロード命令pc_loadとＰＣインクリメント命令pc_inc）を監視して２ビットのステータス信号statusを生成する。
より具体的に述べると、ステータス信号statusは、プログラムカウンタ１１６の不変時（pc_load＝”Ｌ”かつpc_inc＝”Ｌ”）に第１出力値「０ｄ（００ｂ）」となり、プログラムカウンタ１１６のインクリメント時（pc_inc＝”Ｈ”）に第２出力値「１ｄ（０１ｂ）」となり、プログラムカウンタ１１６へのロード時（pc_load＝”Ｈ”）に第３出力値「２ｄ（１０ｂ）」となる。ステータス信号statusの第４出力値「３ｄ（１１ｂ）」については、リザーブ値（未使用値）としておけばよい。
カウンタ１２２は、４ビットのパルスカウンタである。カウンタ１２２は、ステータス信号statusが第３出力値「２ｄ（１０ｂ）」となったとき、すなわち、プログラムカウンタ１１６へのロードが発生したときに、トレースクロックtrace_clkのパルスカウント動作を開始する。また、カウンタ１２２は、そのカウント値trace_countが所定値（例えば８ｄ（１０００ｂ））に達したとき、すなわち、分岐先アドレス又は割込先アドレスの分割出力期間（詳細は後述）が満了したときに、パルスカウント動作を停止してカウント値trace_countを０にリセットする。
セレクタ１２３は、カウンタ１２２の動作状態（カウント値trace_countが０であるか否か）に応じて、ステータス信号statusとプログラムカウンタ１１６の出力値pc_reg（そのうち最大ｎビット）の一方を選択し、トレースデータtrace_dataとして出力する。
より具体的に述べると、カウンタ１２２の停止中（trace_count＝０）には、ステータス信号statusがトレースデータtrace_dataとして出力される。一方、カウンタ１２２の動作中（trace_count≠０）には、プログラムカウンタ１１６の出力値pc_reg（＝分岐先アドレス又は割込先アドレスの一部）がトレースデータtrace_dataとして順次出力される。
なお、トレースデータtrace_dataとして分岐先アドレス又は割込先アドレスを完全に出力させるためには、カウンタ１２２の動作中（trace_count≠０）において、ＣＰＵ１１０のステートマシン１１１を一時停止状態（TRACEステート）とすることが望ましい。
上記の構成から成るトレース回路１２０であれば、極めて簡易な回路構成により、プログラムカウンタ１１６の不変時には、トレースクロックtrace_clkに同期してトレースデータtrace_dataを第１出力値「０ｄ（００ｂ）」とし、プログラムカウンタ１１６のインクリメント時には、トレースクロックtrace_clkに同期してトレースデータtrace_dataを第２出力値「１ｄ（０１ｂ）」とし、プログラムカウンタ１１６へのロード時には、トレースクロックtrace_clkに同期してトレースデータtrace_dataを第３出力値「２ｄ（１０ｂ）」とし、ＣＰＵ１１０のステートマシン１１１を一時停止させた上で、プログラムカウンタ１１６にロードされた分岐先アドレス又は割込先アドレスをトレースデータtrace_dataとして分割出力することができる。以下、フローチャートを参照しながら詳述する。
＜トレース動作（ＬＳＩ側）＞
図３は、ＬＳＩ１００（特にトレース回路１２０）におけるトレース動作の一例を示すフローチャートである。トレース動作が開始すると、ステップＳ１１では、プログラムカウンタ１１６がインクリメントされたか否か（pc_inc＝”Ｈ”であるか否か）の判定が行われる。ここで、ノー判定が下された場合には、フローがステップＳ１２に進み、イエス判定が下された場合には、フローがステップＳ１４に進む。
ステップＳ１１でノー判定が下された場合、ステップＳ１２では、プログラムカウンタ１１６が変更（分岐又は割込）されたか否か（pc_load＝”Ｈ”であるか否か）の判定が行われる。ここで、ノー判定が下された場合には、フローがステップＳ１３に進み、イエス判定が下された場合には、フローがステップＳ１５に進む。
ステップＳ１２でノー判定が下された場合には、プログラムカウンタ１１６が不変であることをトレーサ２００に伝える必要がある。そこで、ステップＳ１３では、トレースデータtrace_dataが第１出力値「０ｄ（００ｂ）」とされる。その後、フローは、ステップＳ１１に戻される。
一方、ステップＳ１１でイエス判定が下された場合には、プログラムカウンタ１１６がインクリメントされたことをトレーサ２００に伝える必要がある。そこで、ステップＳ１４では、トレースデータtrace_dataが第２出力値「１ｄ（０１ｂ）」とされる。その後、フローは、ステップＳ１１に戻される。
また、ステップＳ１２でイエス判定が下された場合には、プログラムカウンタ１１６へのロードが発生したことをトレーサ２００に伝える必要がある。そこで、ステップＳ１５では、トレースデータtrace_dataが第３出力値「２ｄ（１０ｂ）」とされる。
さらに、プログラムカウンタ１１６へのロード時には、分岐先アドレス又は割込先アドレスをトレーサ２００に伝える必要がある。そこで、続くステップＳ１６～Ｓ１８では、分岐先アドレス又は割込先アドレスの分割出力が行われる。
具体的に述べると、まずステップＳ１６では、カウンタ１２２によるトレースクロックtrace_clkのパルスカウント動作が開始されるとともに、ＣＰＵ１１０のステートマシン１１１が一時停止状態（TRACEステート）とされる。
次に、ステップＳ１７では、トレースクロックtrace_clkに同期して、分岐先アドレス又は割込先アドレスの一部がトレースデータtrace_dataとして分割出力される。
次に、ステップＳ１８では、カウンタ１２２のカウント値trace_countが所定値に達したか否か、すなわち、分割出力期間のカウントが満了したか否かの判定が行われる。
例えば、プログラムカウンタ１１６の出力値pc_reg（＝分岐先アドレス又は割込先アドレス）が１６ビットであり、トレースデータtrace_dataが２ビットである場合には、分岐先アドレス又は割込先アドレスの全ビット値を出力するために、最低８パルスのトレースクロックtrace_clkが必要となる。
なお、ステップＳ１８でノー判定が下された場合には、フローがステップＳ１７に戻されて、分岐先アドレス又は割込先アドレスの分割出力が継続される。一方、イエス判定が下された場合には、フローがステップＳ１９に進められる。
ステップＳ１９では、カウンタ１２２のカウント値trace_countが０にリセットされるとともに、ＣＰＵ１１０のステートマシン１１１が一時停止状態（TRACEステート）から復帰される。その後、フローがステップＳ１１に戻されて、上記一連の動作が繰り返される。
＜トレーサ＞
図４は、トレーサ２００の一構成例を示す図である。本構成例のトレーサ２００は、デコーダ２０１と、インクリメント部２０２と、セレクタ２０３と、模擬プログラムカウンタ２０４と、ラッチ２０５と、トレースメモリ２０６と、を有する。
デコーダ２０１は、トレースクロックtrace_clkに同期してトレースデータtrace_dataを監視し、トレーサ２００の各部（セレクタ２０３やラッチ２０５など）を制御する。
具体的に述べると、デコーダ２０１は、トレースデータtrace_dataが第１出力値「０ｄ（００ｂ）」であるときには模擬プログラムカウンタ２０４を不変とし、トレースデータtrace_dataが第２出力値「１ｄ（０１ｂ）」であるときには模擬プログラムカウンタ２０４をインクリメントし、トレースデータtrace_dataが第３出力値「２ｄ（１０ｂ）」であるときにはこれに引き続いて分割入力される分岐先アドレス又は割込先アドレスを模擬プログラムカウンタ２０４に順次格納させるように、セレクタ２０３を制御する。
また、デコーダ２０１は、トレースデータtrace_dataの監視結果に基づいて確定値取込指示信号fetch_instを生成し、模擬プログラムカウンタ２０４の出力値pc_countを模擬ＰＣ確定値dump_pcとしてラッチ２０５で取り込むべきか否かを制御する。
インクリメント部２０２は、模擬プログラムカウンタ２０４の出力値pc_countを所定のインクリメント値だけ増やして出力する。
セレクタ２０３は、トレースデータtrace_data、インクリメント部１１３の出力値、及び、模擬プログラムカウンタ２０４の出力値pc_countのうち、いずれか一つを模擬プログラムカウンタ２０４に選択出力する。
より具体的に述べると、トレースデータtrace_dataが第１出力値「０ｄ（００ｂ）」であるときには、模擬プログラムカウンタ２０４を不変とすべく、模擬プログラムカウンタ２０４の出力値pc_countが模擬プログラムカウンタ２０４に選択出力される。なお、模擬プログラムカウンタ２０４のフェッチ動作を禁止することにより、模擬プログラムカウンタ２０４を不変としてもよい。
一方、トレースデータtrace_dataが第２出力値「１ｄ（０１ｂ）」であるときには、模擬プログラムカウンタ２０４をインクリメントすべく、インクリメント部１１３の出力値が模擬プログラムカウンタ２０４に選択出力される。
また、トレースデータtrace_dataが第３出力値「２ｄ（１０ｂ）」であるときには、これに引き続いて分割入力される分岐先アドレス又は割込先アドレスを模擬プログラムカウンタ２０４に順次格納させるように、トレースtrace_dataが模擬プログラムカウンタ２０４に選択出力される。
模擬プログラムカウンタ２０４は、トレースクロックtrace_clkに同期して動作するｍビット（例えばｍ＝１６）のレジスタであり、ＣＰＵ１１０のプログラムカウンタ１１６を模擬する。
ラッチ２０５は、分岐先アドレス又は割込先アドレスの分割入力期間（詳細は後述）を除き、トレースクロックtrace_clkに同期して模擬プログラムカウンタ２０４の出力値pc_countを模擬ＰＣ確定値dump_pcとして取り込む。なお、ラッチ２０５の動作可否は、確定値取込指示信号fetch_instに基づいて決定される。より具体的に述べると、fetch_inst＝”Ｈ”であるときにはラッチ動作が許可される一方、fetch_inst＝”Ｌ”であるときにはラッチ動作が禁止される。
トレースメモリ２０６は、ラッチ２０５に順次取り込まれる模擬ＰＣ確定値dump_pcをトレース結果trace_resultとして格納する。なお、トレース結果trace_resultの出力動作については、例えば、ホスト３００からの要求に応じて随時出力してもよいし、或いは、一定量がバッファされる毎に定期的に出力してもよい。
このように、ＬＳＩ１００（特にトレース回路１２０）から、１本のトレースクロックtrace_clkとこれに同期したｎビット（例えばｎ＝２）のトレースデータtrace_dataを外部出力し、ＬＳＩ１００に外付けされたトレーサ２００を用いてＣＰＵ１１０のプログラムカウンタ１１６を模擬する構成であれば、ＬＳＩ１００にトレースメモリを実装せずに済む。従って、ＬＳＩ１００のオーバーヘッドを増すことなく、僅かなピン数でＣＰＵ１１０のプログラム動作（リードアドレス）を簡易かつ完全にトレースすることができる。
なお、高速の駆動クロックＣＬＫ（例えば１００ＭＨｚ)に同期するＣＰＵ１１０のプログラム動作をトレースするためには、トレースクロックtrace_clk（＝駆動クロックＣＬＫ）に同期して動作するトレーサ２００のハードウェア処理が不可欠であると言える。
＜トレース動作（トレーサ側）＞
図５は、トレーサ２００におけるトレース動作の一例を示すフローチャートである。トレース動作が開始すると、ステップＳ２１では、まず模擬プログラムカウンタ２０４の出力値pc_countが初期化される。
例えば、プログラムの先頭からトレースを開始する場合には、通常、プログラムカウンタ１１６の出力値pc_regが０から始まることから、模擬プログラムカウンタ２０４の出力値pc_countも０に初期化すればよい。一方、プログラムの途中からトレースを開始する場合には、トレースを始めたいアドレスでプログラム動作に一旦ブレークを掛け、同プログラム動作の再開後にトレースデータを記録すればよいことから、模擬プログラムカウンタ２０４の出力値pc_countを上記ブレーク時点でのアドレスに初期化すればよい。
次に、ステップＳ２２では、ＬＳＩ１００から入力されたトレースデータtrace_dataが第２出力値「１ｄ（０１ｂ）」であるか否かの判定が行われる。ここで、ノー判定が下された場合には、フローがステップＳ２３に進み、イエス判定が下された場合には、フローがステップＳ２５に進む。
ステップＳ２２でノー判定が下された場合、ステップＳ２３では、ＬＳＩ１００から入力されたトレースデータtrace_dataが第３出力値「２ｄ（１０ｂ）」であるか否かの判定が行われる。ここで、ノー判定が下された場合には、フローがステップＳ２４に進み、イエス判定が下された場合には、フローがステップＳ２６に進む。
ステップＳ２３でノー判定が下された場合には、ＬＳＩ１００から入力されたトレースデータtrace_dataが第１出力値「０ｄ（００ｂ）」であると考えられる。そこで、ステップＳ２４では、模擬プログラムカウンタ２０４が不変とされた後、フローがステップＳ２２に戻される。
一方、ステップＳ２２でイエス判定が下された場合、ステップＳ２５では、模擬プログラムカウンタ２０４がインクリメントされた後、フローがステップＳ２２に戻される。
また、ステップＳ２３でイエス判定が下された場合には、分岐先アドレス又は割込先アドレスを模擬プログラムカウンタ２０４にロードする必要がある。そこで、ステップＳ２６及びＳ２７では、分岐先アドレス又は割込先アドレスの分割入力が行われる。
具体的に述べると、まずステップＳ２６では、トレースデータtrace_dataとして分割入力される分岐先アドレス又は割込先アドレスの一部（２ビット分）が模擬プログラムカウンタ２０４の該当ビットに格納される。
次に、ステップＳ２７では、分岐先アドレス又は割込先アドレスの全ビット値が模擬プログラムカウンタ２０４に格納されたか否か、すなわち、分岐先アドレス又は割込先アドレスの分割入力が完了したか否かの判定が行われる。
なお、ステップＳ２７でノー判定が下された場合には、フローがステップＳ２６に戻されて、分岐先アドレス又は割込先アドレスの分割入力が継続される。一方、イエス判定が下された場合には、フローがステップＳ２８に進められる。
ステップＳ２８では、模擬プログラムカウンタ２０４の出力値pc_countが模擬ＰＣ確定値dump_pcとして確定される。その後、フローがステップＳ２２に戻されて、上記一連の動作が繰り返される。
＜トレース動作（システム全体）＞
図６は、トレースシステムＸ全体におけるトレース動作の一具体例を示すタイミングチャートであり、上から順に、ＰＣロード命令pc_load、ＰＣインクリメント命令pc_inc、プログラムカウンタ１１６の出力値pc_reg、トレースクロックtrace_clk、トレースデータtrace_data、カウンタ１２２のカウント値trace_count、ステートマシン１１１の動作状態state、模擬プログラムカウンタ２０４の出力値pc_count、確定値取込指示信号fetch_inst、及び、模擬ＰＣ確定値dump_pcが描写されている。
なお、図６では、ＣＰＵ１１０が３段のパイプライン構造を持つ場合を想定している。すなわち、ＣＰＵ１１０では、一つの命令コードに対する信号処理が３つの単位信号処理（フェッチ（Ｆ）、デコード（Ｄ）、実行（Ｅ））に分解されており、それぞれが独立して同時並列処理される。ただし、パイプライン構造の段数は、２段でもよいし、４段以上でもよい。もちろん、ＣＰＵ１１０は、パイプライン構造を持たなくてもよい。
また、図６では、ＣＰＵ１１０が８ビットＣＰＵであり、命令コードが１６ビット用である場合を想定している。ただし、ＣＰＵ１１０のビット数や命令コードのビット数は、これに限定されるものではない。
図７は、図６のトレース動作に供されるプログラムコードの一例（一部抜粋）を示す図である。ここで例示したプログラムコードでは、アドレス0x0000～0x0058それぞれに種々の命令（ＪＭＰＣ、ＨＬＴ、ＳＴＲ、ＬＤＲ、ＳＤＲ、ＣＡＬＬ、ＲＥＴ、及び、ＯＲなど）が記載されている。
以下では、図６及び図７を適宜参照しながら、トレースシステムＸ全体におけるトレース動作を４つの期間Ｔ１～Ｔ４に大別してそれぞれ詳細に説明する。
まず、期間Ｔ１（＝時刻ｔ１～ｔ６）に着目する。期間Ｔ１では、pc_load＝”Ｌ”かつpc_inc＝”Ｈ”となっている。従って、プログラムカウンタ１１６の出力値pc_regは、トレースクロックtrace_clk（＝駆動クロックＣＬＫ）に同期して、「＋２」ずつインクリメントされていく（０Ｃ→０Ｅ→１０→１２→１４→１６）。
なお、プログラムカウンタ１１６のインクリメント値が「＋２」であるのは、ＣＰＵ１１０が８ビットＣＰＵであり、命令コードが１６ビット用であるため、プログラムメモリ１１７のリードアドレスが２バイトずつインクリメントされることによる。このように、プログラムカウンタ１１６のインクリメント値は、ＣＰＵ１１０のビット数や命令コードのビット数に応じて決定される。
また、先にも述べた通り、ＣＰＵ１１０は、３段のパイプライン構造を持つ。従って、例えば、時刻ｔ１でフェッチされたアドレス0x000CのＬＤＲ命令は、時刻ｔ２でデコードされ、時刻ｔ３で実行される。その他の命令についても、基本的には上記と同様である。ただし、分岐命令や割込命令の実行により、同時並列的にフェッチないしデコードされていた命令が実行されることなく破棄される場合もある。もちろん、パイプライン構造を持たないＣＰＵやパイプライン段数の深いＣＰＵについては、その限りでない。
また、期間Ｔ１では、トレースデータtrace_dataが第２出力値「１」（＝ＰＣインクリメント）となっている。このとき、カウンタ１２２が非動作状態（trace_count＝０）となり、ステートマシン１１１の動作状態stateがFETCHステートとなる。
また、期間Ｔ１では、模擬プログラムカウンタ２０４の出力値pc_countがプログラムカウンタ１１６の出力値pc_regから１クロック遅れて「＋２」ずつインクリメントされていく（０Ａ→０Ｃ→０Ｅ→１０→１２→１４）。
また、期間Ｔ１では、fetch_inst＝”Ｈ”となっている。従って、模擬ＰＣ確定値dump_pcは、模擬プログラムカウンタ２０４の出力値pc_countから１クロック遅れて「＋２」ずつインクリメントされていく（０８→０Ａ→０Ｃ→０Ｅ→１０→１２）。
次に、期間Ｔ２（＝時刻ｔ６～ｔ８）に着目する。時刻ｔ６において、アドレス0x0012のＣＡＬＬ命令（＝サブルーチンを呼び出すための分岐命令）が実行されると、pc_inc＝”Ｌ”となり、続く時刻ｔ７において、pc_load＝”Ｈ”となり、さらに続く時刻ｔ８において、分岐先アドレス0x004Cがプログラムカウンタ１１６の出力値pc_regとしてフェッチされる。このとき、トレースデータtrace_dataは、それまでの第２出力値「１」（＝ＰＣインクリメント）から、第１出力値「０」（＝ＰＣ不変）に切り替わり、続いて第３出力値「２」（＝ＰＣ変更（分岐））に切り替わる。また、ステートマシン１１１の動作状態stateは、FETCHステートからWAIT_KEEPステートに切り替わる。
また、期間Ｔ２では、模擬プログラムカウンタ２０４の出力値pc_countが不変値（それまでの「１４」を保持）となる。さらに、fetch_inst＝”Ｌ”となるので、模擬ＰＣ確定値dump_pcも不変値（それまでの「１２」を保持）となる。
次に、期間Ｔ３（＝時刻ｔ８～ｔ１６）に着目する。トレースデータtrace_dataが第３出力値「２」（＝ＰＣ変化（分岐））となった場合には、次サイクルから分岐先アドレス0x004C（＝0000 0000 0100 1100）の分割出力が開始される。
より具体的に述べると、時刻ｔ８において、カウンタ１２２のパルスカウント動作（＝カウント値trace_countのカウントアップ）が開始され、同パルスカウント動作が継続されている間、トレースクロックtrace_clkに同期して、分岐先アドレス0x004Cが２ビットずつトレースデータtrace_dataとして分割出力される（図中のハッチング領域を参照）。
例えば、プログラムカウンタ１１６の出力値pc_reg（＝分岐先アドレス又は割込先アドレス）が１６ビットであり、トレースデータtrace_dataが２ビットである場合には、分岐先アドレス又は割込先アドレスの全ビット値を出力するために、最低８パルスのトレースクロックtrace_clkが必要となる。仮に、トレースデータtrace_dataを４ビットに拡張すれば４パルスで済み、８ビットに拡張すれば２パルスで済み、１６ビット（すなわちｎ＝ｍ）に拡張すれば１パルスで済む。
また、このとき、分岐先アドレス0x004Cの全ビット値を完全に出力するために、ステートマシン１１１の動作状態stateがTRACEステート（一時停止状態）とされる。
一方、模擬プログラムカウンタ２０４には、トレースデータtrace_dataとして２ビットずつ分割入力される分岐先アドレス0x004Cが順次格納されていく。
図８は、分岐先アドレスの分割入力動作を示す図であり、カウンタ１２２のカウント値trace_counter、模擬プログラムカウンタ２０４の出力値pc_counter、及び、トレースデータtrace_dataそれぞれの変遷が描写されている。以下、先出の図６も適宜参照しながら分岐先アドレス0x004C（＝0000 0000 0100 1100）の分割入力動作を説明する。
trace_counter＝「０」では、pc_counter＝「0000 0000 0001 0100 （0x0014）」である（図６の時刻ｔ７を参照）。
trace_counter＝「１」では、１６ビットの分岐先アドレス0x004Cのうち、第１ビット値及び第２ビット値（[1:0]＝”0d（00b）”）が２ビットのトレースデータtrace_dataとして、模擬プログラムカウンタ２０４の第１ビット値及び第２ビット値にそれぞれ入力される。その結果、pc_counter＝「0000 0000 0001 0100b （0x0014）」となる（図６の時刻ｔ８を参照）。
trace_counter＝「２」では、１６ビットの分岐先アドレス0x004Cのうち、第３ビット値及び第４ビット値（[3:2]＝”3d（11b）”）が２ビットのトレースデータtrace_dataとして、模擬プログラムカウンタ２０４の第３ビット値及び第４ビット値にそれぞれ入力される。その結果、pc_counter＝「0000 0000 0001 1100b （0x001C）」となる（図６の時刻ｔ９を参照）。
trace_counter＝「３」では、１６ビットの分岐先アドレス0x004Cのうち、第５ビット値及び第６ビット値（[5:4]＝”0d（00b）”）が２ビットのトレースデータtrace_dataとして、模擬プログラムカウンタ２０４の第５ビット値及び第６ビット値にそれぞれ入力される。その結果、pc_counter＝「0000 0000 0000 1100b （0x000C）」となる（図６の時刻ｔ１０を参照）。
trace_counter＝「４」では、１６ビットの分岐先アドレス0x004Cのうち、第７ビット値及び第８ビット値（[7:6]＝”1d（01b）”）が２ビットのトレースデータtrace_dataとして、模擬プログラムカウンタ２０４の第７ビット値及び第８ビット値にそれぞれ入力される。その結果、pc_counter＝「0000 0000 0100 1100b （0x004C）」となる（図６の時刻ｔ１１を参照）。
trace_counter＝「５」では、１６ビットの分岐先アドレス0x004Cのうち、第９ビット値及び第１０ビット値（[9:8]＝”0d（00b）”）が２ビットのトレースデータtrace_dataとして、模擬プログラムカウンタ２０４の第９ビット値及び第１０ビット値にそれぞれ入力される。その結果、pc_counter＝「0000 0000 0100 1100b （0x004C）」となる（図６の時刻ｔ１２を参照）。
trace_counter＝「６」では、１６ビットの分岐先アドレス0x004Cのうち、第１１ビット値及び第１２ビット値（[11:10]＝”0d（00b）”）が２ビットのトレースデータtrace_dataとして、模擬プログラムカウンタ２０４の第１１ビット値及び第１２ビット値にそれぞれ入力される。その結果、pc_counter＝「0000 0000 0100 1100b （0x004C）」となる（図６の時刻ｔ１３を参照）。
trace_counter＝「７」では、１６ビットの分岐先アドレス0x004Cのうち、第１３ビット値及び第１４ビット値（[13:12]＝”0d（00b）”）が２ビットのトレースデータtrace_dataとして、模擬プログラムカウンタ２０４の第１３ビット値及び第１４ビット値にそれぞれ入力される。その結果、pc_counter＝「0000 0000 0100 1100b （0x004C）」となる（図６の時刻ｔ１４を参照）。
trace_counter＝「８」では、１６ビットの分岐先アドレス0x004Cのうち、第１５ビット値及び第１６ビット値（[15:14]＝”0d（00b）”）が２ビットのトレースデータtrace_dataとして、模擬プログラムカウンタ２０４の第１５ビット値及び第１６ビット値にそれぞれ入力される。その結果、pc_counter＝「0000 0000 0100 1100b （0x004C）」となる（図６の時刻ｔ１５を参照）。
このように、１６ビットの分岐先アドレス0x004Cは、２ビットずつ８回に分けて模擬プログラムカウンタ２０４に分割入力される。
図６に戻り、期間Ｔ４（＝時刻ｔ１６～ｔ１９）に着目して、トレース動作の詳細な説明を続ける。
時刻ｔ１６において、分岐先アドレス0x004Cの分割出力が完了すると、カウンタ１２２のカウント値trace_countが０に戻り、ステートマシン１１１がTRACEステート（一時停止状態）からPRE_FETCHステートを経てFETCHステートに復帰する。
なお、時刻ｔ１６では、分岐先アドレス0x004CのＬＤＲ命令がデコードされたことを受けて、pc_inc＝”Ｈ”となっている。従って、プログラムカウンタ１１６の出力値pc_regは、次サイクルからトレースクロックtrace_clk（＝駆動クロックＣＬＫ）に同期して、「＋２」ずつインクリメントされていく（４Ｃ→４Ｅ→５０→５２→…）。
また、期間Ｔ４では、トレースデータtrace_dataが第２出力値「１」（＝ＰＣインクリメント）となる。従って、模擬プログラムカウンタ２０４の出力値pc_countは、期間Ｔ３で書き込まれた分岐先アドレス0x004Cから「＋２」ずつインクリメントされていく（４Ｃ→４Ｅ→５０→…）。
また、期間Ｔ４では、trace_data＝「１」（＝ＰＣインクリメント）が２サイクル連続したときにfetch_inst＝”Ｈ”となり、模擬プログラムカウンタ２０４の出力値pc_count（＝0x004C）が模擬ＰＣ確定値dump_pcとしてラッチされる。そして、それ以降、模擬ＰＣ確定値dump_pcは、模擬プログラムカウンタ２０４の出力値pc_countから１クロック遅れて「＋２」ずつインクリメントされていく（４Ｃ→４Ｅ→…）。
なお、trace_data＝「１」が２サイクル連続したときに模擬プログラムカウンタ２０４の出力値pc_countを模擬ＰＣ確定値dump_pcとして確定させる理由は、ＣＰＵ１１０が３段のパイプライン構造を持っており、ＰＣインクリメントが２回連続したときに初めて、読み出された命令コードが実行されるからである。
図９は、プログラムコード（図７）の実行結果を示す図である。本図で示したように、ＣＰＵ１１０は、…→0x0008→0x000A→0x000C→0x000E→0x0010→0x0012→0x004C→0x004E→0x0050→…という順に、各アドレスの命令コードを実行していく。
一方、模擬ＰＣ確定値dump_pcは、先出の図６で示したように、…→0x0008→0x000A→0x000C→0x000E→0x0010→0x0012→0x004C→0x004E→0x0050→…という順に、その値が変遷していく。すなわち、トレーサ２００で得られる模擬ＰＣ確定値dump_pcは、上記したプログラムコードの実行結果と完全に一致している。
従って、これまでに説明してきたトレーサシステムＸによれば、ＣＰＵ１１０のプログラム動作を完全に把握することが可能となる。
＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
本明細書中に開示されている発明は、例えば、種々の情報処理装置（スマートフォン、ゲーム機器、カーナビゲーションシステムなど）に実装されるマイクロプロセッサのデバッグに利用することが可能である。
１００ ＬＳＩ（半導体装置）
１１０ ＣＰＵ（マイクロプロセッサ）
１１１ ステートマシン
１１２ デコード／実行部
１１３ インクリメント部
１１４ 分岐先アドレス格納部
１１５ セレクタ
１１６ プログラムカウンタ
１１７ プログラムメモリ
１２０ トレース回路
１２１ ステータス生成部
１２２ カウンタ
１２３ セレクタ
２００ トレーサ
２０１ デコーダ
２０２ インクリメント部
２０３ セレクタ
２０４ 模擬プログラムカウンタ
２０５ ラッチ
２０６ トレースメモリ
３００ ホスト
３１０ トレースプログラム
Ｘ トレースシステム

Claims (10)

  1. ｍビットのプログラムカウンタを備えたマイクロプロセッサとともに半導体装置に集積化され、トレースクロックとｎビット（ただし２≦ｎ≦ｍ）ビットのトレースデータを外部出力するトレース回路であって、
    前記プログラムカウンタの不変時には、前記トレースクロックに同期して前記トレースデータを第１出力値とし、
    前記プログラムカウンタのインクリメント時には、前記トレースクロックに同期して前記トレースデータを第２出力値とし、
    前記プログラムカウンタへのロード時には、前記トレースクロックに同期して前記トレースデータを第３出力値とし、前記マイクロプロセッサのステートマシンを一時停止した上で、前記プログラムカウンタにロードされた分岐先アドレス又は割込先アドレスを前記トレースデータとして分割出力する、
    ことを特徴とするトレース回路。
  2. 前記プログラムカウンタの不変時に前記第１出力値となり、前記プログラムカウンタのインクリメント時に前記第２出力値となり、前記プログラムカウンタへのロード時に前記第３出力値となるステータス信号を生成するステータス生成部と；
    前記ステータス信号が前記第３出力値となったときに動作を開始し、前記分岐先アドレス又は前記割込先アドレスの分割出力期間が満了したときに動作を停止するカウンタと；
    前記カウンタの停止中には前記ステータス信号を前記トレースデータとして選択し、前記カウンタの動作中には前記分岐先アドレス又は前記割込先アドレスの一部を前記トレースデータとして選択するセレクタと；
    を有することを特徴とする請求項１に記載のトレース回路。
  3. 前記ステータス生成部は、前記マイクロプロセッサの内部制御信号を監視して前記ステータス信号を生成することを特徴とする請求項２に記載のトレース回路。
  4. 前記トレースクロックは、前記マイクロプロセッサの駆動クロックであることを特徴とする請求項１～請求項３のいずれか一項に記載のトレース回路。
  5. 請求項１～請求項４のいずれか一項に記載のトレース回路と；
    前記プログラムカウンタの出力値をリードアドレスとしてプログラムメモリから命令コードを読み出し、その命令コードをデコード及び実行するマイクロプロセッサと；
    を集積化して成ることを特徴とする半導体装置。
  6. 前記マイクロプロセッサは、パイプライン構造を持つことを特徴とする請求項５に記載の半導体装置。
  7. 請求項５または請求項６に記載の半導体装置に外付けされ、前記トレースクロックに同期して前記トレースデータを監視し、前記プログラムカウンタを模擬することにより、前記リードアドレスのトレース結果を出力することを特徴とするトレーサ。
  8. 模擬プログラムカウンタと；
    前記トレースデータが前記第１出力値であるときには前記模擬プログラムカウンタを不変とし、前記トレースデータが前記第２出力値であるときには前記模擬プログラムカウンタをインクリメントし、前記トレースデータが前記第３出力値であるときにはこれに引き続いて分割入力される前記分岐先アドレス又は前記割込先アドレスを前記模擬プログラムカウンタに順次格納させるデコーダと；
    前記分岐先アドレス又は前記割込先アドレスの分割入力期間を除き、前記トレースクロックに同期して前記模擬プログラムカウンタの出力値を確定値として取り込むラッチと；
    前記ラッチに順次取り込まれる前記確定値を前記トレース結果として格納するトレースメモリと；
    を有することを特徴とする請求項７に記載のトレーサ。
  9. 請求項５または請求項６に記載の半導体装置と、
    請求項７または請求項８に記載のトレーサと、
    前記トレース結果の表示、記憶、及び、解析を行うホストと、
    を有することを特徴とするトレースシステム。
  10. コンピュータ上で実行され、前記コンピュータの入力部、表示部、記憶部、及び、演算部をそれぞれ、前記トレース結果の入力手段、表示手段、記憶手段、及び、解析手段として動作させることにより、請求項９に記載のトレースシステムにおける前記ホストとして前記コンピュータを機能させることを特徴とするトレースプログラム。
JP2021552457A 2019-10-18 2020-10-16 トレース回路、半導体装置、トレーサ、トレースシステム Active JP7489398B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024077940A JP2024096455A (ja) 2019-10-18 2024-05-13 トレース回路、半導体装置、トレーサ、トレースシステム、トレース方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019191068 2019-10-18
JP2019191068 2019-10-18
PCT/JP2020/039036 WO2021075531A1 (ja) 2019-10-18 2020-10-16 トレース回路、半導体装置、トレーサ、トレースシステム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024077940A Division JP2024096455A (ja) 2019-10-18 2024-05-13 トレース回路、半導体装置、トレーサ、トレースシステム、トレース方法

Publications (2)

Publication Number Publication Date
JPWO2021075531A1 JPWO2021075531A1 (ja) 2021-04-22
JP7489398B2 true JP7489398B2 (ja) 2024-05-23

Family

ID=75538273

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021552457A Active JP7489398B2 (ja) 2019-10-18 2020-10-16 トレース回路、半導体装置、トレーサ、トレースシステム
JP2024077940A Pending JP2024096455A (ja) 2019-10-18 2024-05-13 トレース回路、半導体装置、トレーサ、トレースシステム、トレース方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024077940A Pending JP2024096455A (ja) 2019-10-18 2024-05-13 トレース回路、半導体装置、トレーサ、トレースシステム、トレース方法

Country Status (4)

Country Link
US (1) US12086042B2 (ja)
JP (2) JP7489398B2 (ja)
CN (1) CN114556306A (ja)
WO (1) WO2021075531A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000172531A (ja) 1998-12-03 2000-06-23 Oki Data Corp プログラムカウンタのトレース装置
WO2001093040A1 (fr) 2000-05-30 2001-12-06 Matsushita Electric Industrial Co., Ltd. Systeme et procede d'analyse de compteur de programme, et dispositif a semi-conducteur
JP2004199333A (ja) 2002-12-18 2004-07-15 Sanyo Electric Co Ltd マイクロコンピュータおよびその評価装置
JP2005209172A (ja) 2003-12-24 2005-08-04 Matsushita Electric Ind Co Ltd 半導体集積回路、開発支援装置及び実行履歴復元方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62200439A (ja) * 1986-02-28 1987-09-04 Toshiba Corp 命令実行回数解析方式
JP2727947B2 (ja) 1993-12-28 1998-03-18 日本電気株式会社 アドレストレース方式
US5724566A (en) * 1994-01-11 1998-03-03 Texas Instruments Incorporated Pipelined data processing including interrupts
JP2752592B2 (ja) * 1994-12-28 1998-05-18 日本ヒューレット・パッカード株式会社 マイクロプロセッサ、マイクロプロセッサ−デバッグツール間信号伝送方法及びトレース方法
JP3775462B2 (ja) 1999-03-31 2006-05-17 セイコーエプソン株式会社 デバッグシステム及び情報記憶媒体
US7533251B2 (en) 2003-12-24 2009-05-12 Panasonic Corporation Semiconductor integrated circuit, development support system and execution history tracing method
US20090222646A1 (en) * 2008-02-28 2009-09-03 International Business Machines Corporation Method and apparatus for detecting processor behavior using instruction trace data
JP2011100388A (ja) * 2009-11-09 2011-05-19 Fujitsu Ltd トレース情報収集装置，トレース情報処理装置，およびトレース情報収集方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000172531A (ja) 1998-12-03 2000-06-23 Oki Data Corp プログラムカウンタのトレース装置
WO2001093040A1 (fr) 2000-05-30 2001-12-06 Matsushita Electric Industrial Co., Ltd. Systeme et procede d'analyse de compteur de programme, et dispositif a semi-conducteur
JP2004199333A (ja) 2002-12-18 2004-07-15 Sanyo Electric Co Ltd マイクロコンピュータおよびその評価装置
JP2005209172A (ja) 2003-12-24 2005-08-04 Matsushita Electric Ind Co Ltd 半導体集積回路、開発支援装置及び実行履歴復元方法

Also Published As

Publication number Publication date
WO2021075531A1 (ja) 2021-04-22
CN114556306A (zh) 2022-05-27
JPWO2021075531A1 (ja) 2021-04-22
US12086042B2 (en) 2024-09-10
JP2024096455A (ja) 2024-07-12
US20220391297A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
TWI461908B (zh) 於即時指令追蹤紀錄中之除錯動作的選擇性紀錄技術
US20130159780A1 (en) Correlating traces in a computing system
KR20150008447A (ko) 인터럽트 상태에 기초한 구성 가능한 브레이크포인트를 갖는 디바이스
US8607202B2 (en) Real-time profiling in a multi-core architecture
US20020144235A1 (en) Debugging embedded systems
JP3938580B2 (ja) 情報処理装置、情報処理方法、半導体装置、コンピュータプログラム
KR20150008441A (ko) 리셋 조건 트레이스 기능들을 갖춘 프로세서 디바이스
KR20150008428A (ko) 명령어 트레이스 기능을 갖춘 프로세서 디바이스
CN113434439B (zh) 一种基于模拟i2c接口的数据连续写入方法及系统
JP2002163127A (ja) トレース制御回路
JP7489398B2 (ja) トレース回路、半導体装置、トレーサ、トレースシステム
JP4073721B2 (ja) データ処理装置
US20020120801A1 (en) Technique for capturing information
US8127181B1 (en) Hardware warning protocol for processing units
CN111177067B (zh) 一种片上系统
WO2011109971A1 (zh) 微控制器在线调试电路及方法、微控制器
AU2017438670A1 (en) Simulation device, simulation method, and simulation program
JPH10275092A (ja) マイクロプロセッサのトレース情報出力方法
JP3349911B2 (ja) マイクロプロセッサ及びその開発支援装置
JPH0588884A (ja) 状態モード設定方式
JP2005165825A (ja) トレース情報記録装置
JP2001092686A (ja) 半導体装置
JP5036448B2 (ja) インサーキットエミュレータにおけるｆｉｆｏメモリ読出方法およびｆｉｆｏメモリ内蔵ワンチップ・マイクロコンピュータ用インサーキットエミュレータ
JPH11338744A (ja) ソフトウエア開発支援装置
TWI470421B (zh) 微處理器及其除錯方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240513

R150 Certificate of patent or registration of utility model

Ref document number: 7489398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150