12778淑_ 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種微電腦及其評估裝置。 【先前技術】 所謂單晶片微電腦為：將唯讀記憶體ROM (程式記憶 體）、隨機存取記憶體RAM、中央處理單元CPU、周邊 電路集成到單一的半導體晶片上，將該半導體晶片固定在 基板上，通過外部引腳和導線的焊接，與在該半導體晶片 上所形成的輸入輸出埠（周邊電路）相連接，在外部引腳 處於露出的狀悲下用樹脂材料（絕緣材料）覆盖具有的該 半導體晶片的基板者。另外，作為最近的單晶片微電腦， 考慮到將軟體存儲到ROM的時間、製造成本等，有替代 罩幕型ROM、集成了可電改寫資料的非揮發性記憶體（比 如 EEPROM )。 但是，存儲到單晶片微電腦的ROM内的資料（比如 程式資料、圖表資料等）是根據單晶片微電腦進行控制的 被控制體為不同的。為此，在單晶片微電腦作為ROM具 有上述的非揮發性記憶體時，每當在被控制體的種類被變 更時，就採用除錯工具（評估裝置）所評估的資料，來改 舄被存儲到ROM内的貢料。 在這裏，所謂除錯工具，是指通過與單晶片微電腦相 連接，並通過實時地讀取出根據指定ROM的位址的位址 計數器的位址資料、ROM的程式資料的運算資料等的變 化，來評估程式資料的對錯的工具。這樣，就可以正確地 1277嗯攀 改寫ROM所存儲的資料。 另外，涉及除錯工具的技術 ，比如發表在以下的曰本 帝Μ早期公開之特開平U—282713號公報中。但是，在微 包腦重^作日^ ’用以往的除錯工具實時地讀出位址計數器的 2貧料亚全部進行存儲，這就需要大容量的揮發性記憶 非揮*性雜體。為此，當加快上述的記憶體的位址 貧料嘯諸速度時，一部分的位址 資料就有可能沒有被存 0就θ出現不忐正確地評估資料的問題。而且還存在著 隨著除錯工^大型化，成本上升的問題。 ^外’在最近，單晶片微電腦的運算處理速度有數百 MHz南速度的。為此，用以往的除錯工具就不能實時地讀 出位址資料、運异資料等的變化，就會出現不能正確地評 估資料的問題。 還有，單晶片微電腦的由樹脂材料所覆蓋的封裝，考 慮到裝入到小型儀器、（比如數位照相機、攜帶型電話）内 =使其小型化，與此相隨，外部引腳的間隔就變得極其狹 乍一為此用以往的除錯工具從物理角度上就不能讀出位 址貢料、運算資料等，就會和前者—樣出現不能正確地評 估資料的問題。 【發明内容】 以解決上述問題為主的本發明為—種具有指定程式記 憶體的位址驗址計㈣，將所述位址計數器的位址資料 輸出到用於評估所述位址資料的外部儀器的微電腦，直特 徵在於：具有：為了讓所述外部儀器只存儲分支時的位址 6 mm% pifl 資料，將判斷所述位址計數器的位址資料是否為分支的資 斷資料和該位址資料—同輸出到所述外部；器的: 址負料輸出裝置。 關於本發明的上述以外的特徵，將在本說明書中結合 附圖進行明確的記述。 曰…口' 易慯為之上述和其他目的、特徵和優點能更明顯 明如下了文姆較佳實施例，並配合所附圖式，作詳細說 【實施方式】 事項通過本說明書及所附圖面的記述，至少明確了以下的 叶數t發ΙΓ十電腦，具有指定程式記憶體的位址的位址 3，述位址計數器的位址#料輸出湘於評估所 ί使所id卜的微電腦’其特徵在於，具有··為 j便所迷外卩卩儀态只存儲分支 位址計數器的位址資料是八#胃料’將判_述 位址資料-同輸出到所述夕卜 根據該微電腦，將判斷所麵出裝置。 否為分支的資料的判斷資料；^勺位址資料是 外部儀器。即、由於外部僅、。貝料一同輸出到所述 ^ I Tip ώ： 、為/、存儲分支時的位址資料（需 要取小限度的位址資料）就 ]位止貝讯而 的記憶體。這樣，外部儀^ ^就可以設置小容量 為高速化、對上述記憶的運算處理速度 可以存儲必要的位址資料並正=1的存儲速度變快，也 卫正確地砰估資料。另外，也可 7 12778紙 pifl 以防止外部儀器的大型化及成本上升。 另外’在該微電腦中，所述位址資料也可以附加有所 述判斷資料。 &根據該微電腦，由於將和判斷資料一體化的位址資料 輪^到外部儀器，因而作為外部儀器就可以有效地存儲分 支日可的位址資料並正確地評估資料。 、 另外，在該微電腦中，所述位址資料輸出裝置使用由 所述外部儀器提供的比使微電腦動作的時脈高的頻率的時 ’脈二以比所述位址計數器的位址資料的位元數少的位元數 ，早位，將所述位址計數器的位址資料輸出到所述外部 器。 口我 入根據該微電腦，通過設置輸入來自外部儀器的時脈 介面和輸出位址計數器的位址資料的最小限度的介面，\、、 可=將位址資料輸出到外部儀器。比如，適用具有可電= 寫貧料的程式記憶體的大量生產用的微電腦的話，每= 變更被控制體時，根據外部儀器的位址資料的評估結2， 就可以得到給程式記憶體的正確的改寫資料。 另外，在該微電腦中，所述位址資料輸出裝置也可二、 將所述位址計數器的位址資料串列輸出。 根據该微電腦，輸入來自外部儀器的時脈的介面和 出位址計數器的位址資料的介面的數量只要兩個即可 '。別 另外，在該微電腦中，所述位址資料輸出裝置也可以 將所述位址計數器的位址資料分割為多個進行輸出。 根據該微電腦，與將位址計數器的位址賢料作為串歹, 8 1277899 12798pifl =料的兄相比’就可以降低外部儀器所提供的時脈的頻 本發明的微電腦的評估裝置，從具有指定程式 他胆的位址的位輯_的微電财讀出所述位址 =位址轉’其賴在於，财：在讀麟述位址計數 f的位址#料衫為分後進行_，只有在所述 位，計㈣的位址資料為分支的㈣時才將該位址資料進 行存儲的位址資料記憶裝置。 另外，在該微電腦的評估裝置中，所述位址資料記慎 =置’在所述位址計㈣的位址㈣為沒有分支的^ ¥，禁止該位址資料的存儲。 、τ 根據該微電腦的評估裝置，由於位址資料記憶裝置口 存儲，支時的位址資料（需要最小限度的位址資料）即可、’ 因而就可以設置小容量的記憶體。這樣，位址資料記憶壯 置即使在微電腦的運算處理速度為高速化、對上述記憶= 的位址資料的存儲速度變快，也可以存儲必要的位址資: 亚正確地評估資料。另外，也可以防止評估裝型各 及成本上升。 工化 “另外，在該微電腦的評估裝置中，所述位址資料 裝置將判斷所述位址資料是否為分支的資料的判斷資料2 所述位址資料一同讀出。這時，所述位址資料也可附 有所述判斷資料。 、加 根據該微電腦的評估裝置，由於由微電腦提供 資料一體化的位址資料，因而就可以有效地存儲二支 9 8pifl I2778t 位址資料並正確地評估資料。 另外，在該微電腦的評估裝置中，所述位址資料記憶 裝置也可以使用比所述微電腦動作的時脈高的頻率的時 脈’以比所述位址計數器的位址資料的位元數少的位元數 為單位，讀取所述位址計數器的位址資料。 根據所述微電腦的評估裝置，由於對微電腦具有的位 址计數器的位址資料的評估實施了特殊處理，因而即使在 Μ龟腦的運算處理速度很快的情況下，也可以實時地讀取 出位址計數器的位址資料並正確地進行評估。另外，由於 與微電腦的連接線的數量少，因而即使在微電腦自身為小 型化的情況下，也可以實時地讀取位址計數器的位址資料 並正確地進行評估。 整體的構造=二二 >，、、、_丨q个货％的登體的大致構造進 發微電腦及其評估裝置 ==二電腦為具有可電改寫資料的程式記憶體白 在圖1中，微電腦2具有程式計數哭 和位元寬變換電路6 (位址f料輸出裝^ (。位址計數 程式計婁4指定微電腦的程式記憶 的位址’設定規定的二進位制值的位址資=®中未71 位元寬變換電路6為取得 、科。 到該位址資料的最上位的位元側的電路。，的獅 在這裏，開女 10
Pifl 1277呶8 $用於區分多個的各位址資料，取其邏輯值為“〇” 。另 :+’判斷位元用於判斷程式計數器4的位址資料是否是未 、而分支的資料。判斷位元根據從程式記憶體讀出的程 :斗的解讀結果，在程式記憶體4的位址資料為增加了 u使邏輯值為〇 ’另一方面，在程式記億體4的 址資料為分支的資料時，使邏輯值為“丨”。另外，開始 位凡及判斷位元也可以為與上述的邏輯值相反的邏輯值。 而且，位元寬變換電路6以比程式計數器4的位址資 二的位讀少的位兀數為單位，將附加有標題的位址資料 =輪出。比如，位元寬變換電路6也可以為並行/串列變 .二路。即、位兀览變換電路6在將附加有標題的位址資 =亚行輸入的同時，將該位址資料串列輸出。另外，位元 也可以為將附加有標題的位址資料(η位元) =:固=:…)的電路。即、位元寬變換電路 資位址資料並行輸入的同時’將該位址 行“ 二位7^早㈣m個資料並按順序並 供給評估後述的位址資料的除錯工且。另卜：：;被知 址資料被位元寬變換電路6連續地輸=夕個位 可以有效地起到作用。 口而開1位元就 除錯工具8 (外a差 ^ 的位元寬變換電路6所：=估裝Ϊ)用於雜微電腦2 和記憶裝置12。另外:、位址貧料’具有控制部10 發明的位址資料記憶裴置:彳部10及記憶裴置12構成本 I2778^8plfl 空/部1GS生成用於使位元寬變換電路6輸出位址資 脈的同時’控制存儲部12的寫入及讀出。由程式計 杰4所设定的位址資料的值，與微電腦2動作的系 =同步增加或變更為規定的位址資料。為此，控制部ι〇 =具有比維持微電腦2動作㈣統時脈的頻率高的頻率的 守脈提供給位元寬變換電路6。 錄作為一例，微電腦2動作的系統時脈為1MHz，位元 ^換私路6為將16位兀的位址資料（但上位兩個位元為標 立、由亚行變換為串列的並行/串列電路。這時，由於控制 一在权式汁數為4的位址資料接受變更前必須取得該位 址貝料、,’因而就將16MHz的時脈提供給位元寬變換電路 這樣，位兀寬變換電路6就與16MHz的時脈同步、並 確只地跟隨程式計數器4的位址資料的變更，將位元的 位址資料串列輸出。 另外’作為另一例，使微電腦2動作的系統時脈為 位元1變換電路ό為將16位元的位址資料Α15〜 Α0_(其中Α15為開始位元、Α14為判斷位元）分割為以4 位凡為單位的資料A15〜A12、AU〜Α8、Α7〜Α4 、A] ΑΟ的電路。這時，由於控制部1〇在程式計數器*的位 址^料接受變更前必須取得該位址資料，因而就將4ΜΗζ ，時脈提供給位元寬變換電路6。這樣，位元寬變換電路6 就與4MHz的時脈同步、並確實地跟隨程式計數器4的位 址貢料的變更，按4位元資料Α15〜Α12、All〜Α8、Α7 A4 、A3〜AQ的順序並行輸出。 12 I2778$2998pifi 吕己憶裝置12在從位元寬變換電路6所得到的位址資料 存儲分支時的位址資料。在這裏，通過在從位元寬 變，電路6所得到的位址資料中分離開始位元及判斷位元 並提^給控制部ίο，來控制記憶裝置12的寫入。詳細來 溝’控制部10被提供開始位元並恰當地分別各位址資料， 控制部ίο被提供判斷位元來判斷位元址資料是否為分支 的資料。這樣，在控制部10判斷位元址資料為分支的資料 時^記憶裝置12將從位元寬變換電路6如上述的例子那樣 所得到的位址資料按順序存儲到控制部10所指定的位 址。另外’作為記憶裝置12，可以採用SRAM、DRAM等 揮發性C憶體、EPR〇M、EEpR〇M等非揮發性記憶體、 及石ft等。但作為記憶裝置12，只要為確實可以存儲從位 兀見k換電路6所得到的位址資料的記憶裝置，也可以採 用上述以外的存儲元件。 J 一 \ —
I2778^98Pifi 在圖2中，多個内部要素通過内部總線14相連接。另 外，内部總線14具有位址總線及資料總線。但也可以將位 址總線及資料總線分開。 首先，RGM16 (程式記憶體）事先存儲有使微電腦2 適宜地實施運算處理的程式資料、微電腦2適宜地實施運 算處理時參照的圖表資料等。另外，在本實施例中，R〇Mi6 作為可改寫資料的非揮發性記憶體最好為Eepr〇m (包含 閃存ROM)或EPROM。比如，在内裝有EpR〇M的微電 腦2中，通過切下-部分半導體晶片上的樹脂材料設置紫 外線照射用的窗口部分，就可以作為大量生產的產品來使 用。 對於程式計數器4進行詳細的敘述。程式計數器4在 ROM16的全部位址中，指定存儲有實施運算處理的程式資 1或圖表資料的位址。程式計數器4在微電腦2投入電源 曰守，預置存储有使微電腦2初始化的程式資料的R〇M16 的位址貝料。錢，程式計數^ 4的位址資料根據系統時 脈的時間增加+ 1、或根據從RC)M16所讀出的程式資料的 解讀結果或插人要求被分支（轉移）為規定的位址資料。 違樣，RGM16通過程式計數器4來指定位址，ϋ讀出該位 址所存儲的程式資料或圖表資料。 /曰令暫存為18以系統時脈的時序暫時保存從ROM16 所項出的程式貢料。指令譯碼器2〇通過pLA(加以腿敵 Logic A^ray)解讀由指令暫存器18所輸出的程式資料（二 進位制資料）’並輸出實施運算處理的控制信號。 14 12778§^98pifl KAM22進打興連算處理有關的資料的寫入及讀出。 外，在本實施例中，作為RAM22最好採用可以^效地^ 寫與運算處理有關的資料的SRAM等揮發性記憶體。 ALU24(運算邏輯單元）由兩個輸入及一個輸出所 成，根據從R0M16所讀出的程式資料的解讀結果， 個知入貪料貫施運算處理，並將此時所得到的輸出資料轉 达到内部總線14。ALU24根據需要將輪出資料 τ 方的輸入，實施再次運算處理。 捉1…、° — 累加器26、暫存器群28暫時保存從A 以 與輸出的運算處理有_資料。 所件到的 入處理數的層次數。 〃、有對應多重插 電路％生成為驅動微電腦2的内邻要去 脈的基礎的振|時脈。纽 内°卩要素的系統時 身生成振盪㈣本例中，振盪電路32為A自 可以適用=二，。比如，输^ 採用將外等。另外，也可以取代振盡電路;『 f卜叫脈作為振盈時脈來提 講32，而 於损3發生器34對由㈣電路32、所電路。 脈。生成.驅動微電腦2的内部要素;：：； 12778淑_ 行振娜按規定的數進 内部總線^ ΐ κ 時，並將計時輸出轉送到 卜，5十牯斋36根據從指令譯碼器20所得 到仏制信號，在復位(職t)的同時進行計時。 、 汽程13 8纟成實施和現在的程式流程不同的程式 ^的14要求。比如’插人控制部38通過被提供計時哭 =:/的計時變化，而生成計時插入要求。這時，： =v，r〇mi6所讀出的程式資料的解讀i 入控制部38通過對微電腦2的插入; ΪΓ二:)提供規定的外麵^ 資料的解讀結i，二二=據從麵16所讀出的程式 過由監視計時器4〇所提供表示微電丄 要求。比如，在ALU2卜，人要未亚不限於上述的插入 24的運算縣域定的值時，也可 串列，入，出埠44、輸入輸出埠46、48、5〇、52且右 外部儀器(在本實施例中為除錯二3 的輪入輸出側與内部總線相連接，另; 一方:Τί出側與外部弓丨腳(圖中未示 兩^埠5 4具有微電腦2和除錯工具8之間 作用方的幸則入輪出侧與外部引腳（圖中未示）相連接， 16 I2778^¾8pifl 另外一方的輸入輸出側與位元寬變換電路6的時脈輸入及 資料輸出相連接。即、由控制部10通過輸入輸出埠54將 位元寬變換電路6輸出位址資料的時脈輸入到位元寬變換 電路6。 微電腦和除錯工具的動作 下面，參照圖3，對微電腦2及除錯工具8的動作進行 說明。圖3為說明本發明的評估裝置（除錯工具8)的判 斷動作的流程圖。 首先，在除錯工具8的控制部10中，輸出使微電腦2 開始動作的開始信號及使微電腦2停止動作的停止信號， 並將其提供給微電腦2的插入輸入端子。這樣，微電腦2 接受對應這些開始信號及停止信號的外部插入要求，在解 讀ROM16的程式資料、實施運算處理的同時，變為將這 時的程式計數器4的位址資料輸出到除錯工具8的待機模 式。 然後，在除錯工具8的控制部10中，輸出比微電腦動 作的系統時脈高的頻率的時脈，並將其提供給微電腦2的 輸入輸出埠54。另外，微電腦的系統時脈的頻率和該時脈 的頻率的關係，完全如以上所說明的那樣（S2)。 這樣，在微電腦2中，在解讀ROM16的程式資料、實 施運算處理的同時，將這時的程式計數器4的位址資料和 標題同時輸出到除錯工具8。比如’在位元寬變換電路6 為並行/串列變換電路時，由位元寬變換電路6通過輸入輸 出埠54將被附加了標題的位址資料串列輸出到除錯工具 17 I277_8pifl 8〇另夕卜，在位元寬變換電路ό為將位址資料分割成多個的 電路時，由位元寬變換電路6通過輸入輸出埠54將被分割 成多個後的被附加了標題的位址資料按順序並行輸出。另 外，輸入輸出埠54只要事先設定了可以實施時脈的輸入和 位址資料的輸出（在將位址資料分割成多個時，分割後的 各個的資料位元數）的位元數即可（S4)。 在除錯工具8的控制部10中，從位址資料中抽出標 題’在根據開始位元恰當地分別位址資料的同時，根據判 时位元的邏輯值來判斷這時的位址資料是否為分支的資料 (6) 〇 在除錯工具8的控制部1〇中，由於當判斷判斷位元為 邏輯值“Γ時（S8: YES)，這時的位址資料就為分支的 資料，因而就將該位址資料存儲到記憶裝置12的指定位 址，再次實施從上述的步驟S4開始的處理（81〇)。 另一方面，在除錯工具8的控制部1〇中，由於當判斷 到斷位元為邏輯值“0”時（S8: N0)，這時的位二資料 就為將前面的位址資料增加+1的資料，因 的處理。#、沒有分支的位址資料由於只增加了 +丨，產生 了不規則的變化’因而沒有特意存儲到記憶裝置U的必 要。 然後’在微電腦2巾，根據被提供的停止信號，在適 震的時間停止動作。這樣，在除錯工具8的控制部ι〇中， 由於沒有被提供位址資料，因而就停止時脈的輪出，結束 18 12778雜 98pifl 一系列的動作。 如上所述，在程式計數器4的位址資料中，只將分支 時的位址資料按順序存儲到除錯工18的記憶裝置ί2内。 然後，除錯工具8由於對程式計數器4的位址資料的評估 實施了特別化，因而即使在微電腦2的運算速度很快的情 況下’也可以正確地評估程式計數器4的位址資料。另外， 由於在微電腦2和除錯工具8的之間，只要僅設置開始信 號、停止信號、時脈、位址資料的連接線的話即可，因而 即使在微電腦2自身為小型化的情況y，也可以正確地評 估程式計數器4的位址資料。 二二=其他的實施例 以上’對本發明的微電腦及其評估装置進行了說明， 但上面所述的發明的實施例是為容易理解本發明的，並不 限於本發明。本發明在不脫離該宗旨的範圍内可以進行變 更、改良，並且其等價物當然也包括在本發明内。 《判斷位元》 在本實施例中，判斷位元為位址資料的標題，但並不 限於如’判斷位兀也可以採用和位址資料為獨立的 由微電腦2輸出到除錯工具8。這樣，在除錯工 制部Κ)中，就可以省略從位址資料中抽出判斷位 《位址資料》 在本實施例巾，為了判斷多個位址㈣的區分 位址資料的最上位附加有開始位元，但並不限與此。比如。， 19 pifl 12778¾¾ . 也可以在各位址資料的最下位或中間位元的規定的位置上 附加和開始位元同樣的判斷位元。 《微電腦》 記憶二的大量生產的2為具有可電改寫資料的程式 2也可以為在大旦、產，但亚不限於此。比如，微電腦 等的微電腦前所=t具有罩幕型R0M或—次性EPR0M 根據本發明，^的f侧的微㈣。 小限度的位址資料^ ^裝置由於只存儲分支時的必要的最 這樣，即使微電繼° 口而了以13又置小各置的記憶體。 資料的存儲速度纟^運算處理速度錄、對記憶體的位址 料並正確地評估〜’'平估裝置也可以存儲必要的位址資 化及成本的提高斗。而且，也能夠防止評估裝置的大型 雖然本發明ρ、 限定本發明，任=車父佳實施例揭露如上，然其並非甩以 =内’當可作之精神 以= 二申請專利範圍所界定者為i之保護 的方評崎的大致構造 圖2為表示太 圖3為說明^明的微ί腦的内部要素的方塊圖。 流程圖。 ㈣的微⑧腦的評估裂置的判㈣作的 20 I2778929聊 主要元件符號說明】 2 ： •微電腦 4 ： 程式計數器 6 : 位元寬變換電路 8 ： 除錯工具 10 :控制部 12 :記憶裝置 16 :ROM(唯讀記憶體) 44 :串列輸入輸出埠 46、48、50、52、54 :輸入輸出埠 21