发明内容
本发明的目的在于解决上述常规技术所存在的问题。
根据本发明的一个实施例,提供了一种用以驱动多个灯单元的转换装置,每个灯单元至少包括一个灯,该转换装置包括多个转换器,每个转换器包括:延迟模块,用于延迟输入开/关信号以生成输出开/关信号;以及转换模块,用于基于此输出开/关信号控制相关灯单元的发光,其特征在于,该多个转换器包括用于从外部设备接收输入开/关信号的第一转换器,和用于从该多个转换器中的一个接收输入开/关信号的第二转换器,。
优选地,该多个转换器串连连接,并且第一转换器位于外侧。
该延迟模块优选地包括:电容;第一开关,该第一开关由输入开/关信号控制并在导通时为该电容提供充电通道;电阻,该电阻与该电容相连并为其提供放电通道;以及第二开关,该第二开关由电容充电电压控制并在截止时提供作为输出开/关信号的第一电压,并在导通时提供作为输出开/关信号的第二电压。
优选地,该第一开关在导通时输出第一电压作为充电通道和/或该电阻提供第二电压作为放电通道。
电阻的阻值最好确定为使得充电通道的时间常数与放电通道的时间常数不同,尤其是充电通道的时间常数小于放电通道的时间常数。
优选地,当电容充电电压大于预定值时,第二开关导通,当电容充电电压小于该预定值时,第二开关截止,且第一电压大于第二电压。电阻的阻值最好确定为使得电容的充电时间小于电容的放电时间。
第二电压可以是接接地电压和/或第一开关可以包括pnp三极管而第二开关包括npn三极管。
优选地,第一电压具有基本上与第一转换器的输入开/关信号的高电平相同的值,而第二电压具有基本上与第一转换器的输入开/关信号的低电平相同的值。
一种转换装置,用于驱动包括第一和第二灯单元的多个灯单元,每个灯单元至少包括一个灯,该转换装置包括:用于接收输入开/关信号并分段延迟该输入开/关信号以生成多个输出开/关信号的延迟模块;以及用于根据各自的输出开/关信号控制相应灯单元的发光的多个转换器。
该延迟模块优选地包括多个串连的RC电路,该RC电路中的一个接收输入开/关信号。
提供一种液晶显示器,包括:平板组件,包括多个像素、与像素相连的多个栅极线和与像素相连的多个数据线;用于照亮该平板组件的多个灯单元;用于为栅极线提供信号的选通驱动器;用于为数据线提供信号的数据驱动器;控制器,用于为数据驱动器提供图像信号、为选通驱动器和数据驱动器提供控制信号,并生成开/关信号来驱动灯单元;用于延迟来自控制器的开/关信号的延迟模块;以及,转换模块,用于根据延迟的开/关信号来控制灯单元中的一个的发光。
延迟模块的一个示例包括:电容;由开/关信号控制的第一晶体管,用于在导通时为电容提供充电通道;与电容相连、用于为电容提供放电通道的电阻器;和由电容充电电压控制的第二晶体管,用于在截止时提供作为延迟开/关信号的第一电压,以及在导通时提供作为延迟开/关信号的第二电压。
电阻的阻值最好确定为使得充电通道的时间常数与放电通道的时间常数不同。
优选地,当电容充电电压大于预定值时第二晶体管导通,当电容充电电压小于该预定值时第二晶体管截止,第一电压大于第二电压,并且,电阻的阻值确定为使得电容的充电时间小于放电时间。
延迟模块的另一个示例包括RC电路。
具体实施方式
以下将参照示出本发明的优选实施例的附图对本发明进行更加完全的说明。然而,本发明可以以多种不同的形式得以实施,因此,不应认为本发明仅限于如下所述的实施例。在全文中,类似的标记代表类似的元件。
为清楚起见,在附图中放大了层和区域的厚度。在全文中,类似的数字代表类似的元件。可以理解,当诸如层、区域或基板的元件被认为位于另一个元件之上时,那么它可以直接位于其它元件之上,或者也可以存在中间元件。但是,当元件被认为是“直接”位于另一个元件之上时,则不存在中间元件。
图1为根据本发明的一个实施例的LCD的分解透视图。
根据本发明的一个实施例,从结构方面,如图1所示,LCD900包括:包含显示单元710和背光单元720的LC模块700;一对前、后盖810和820;框架740;以及用于容纳并固定LC模块700的模架730。
显示单元710包括LC板组件712,多个栅极带载封装件(TCPs)718,和多个连接在LC板组件712上的数据TCPs716,和栅极印刷电路板(PCB)719以及分别与相关的TCPs718和716相连的数据PCB714。
在图1所示的结构中,LC板组件712包括下部平板712a,上部的平板712b和夹在上下板之间的液晶层(未示出),LC板组件712同时还包括在电路图中基本上以矩阵的方式排列的多条显示信号线(未示出)和多个与其相连的像素(未示出)。
显示信号线位于下部平板712a,包括多个用于传送选通信号(称为扫描信号)的栅极线(未示出),以及多个用于传送数据信号的数据线(未示出)。栅极线基本上在行方向上延伸,并且基本上彼此平行,而数据线基本上在列方向上延伸,并且基本上彼此平行。
每一个像素包括与显示信号线相连的开关元件,与该开关元件相连的LC电容和储能电容。如果不需要,可以省略储能电容。
在下部平板712a上设置例如TFT的开关元件,该开关元件包括三个端子:与栅极线中的一条相连的控制端子;与数据线中的一条相连的输入端子;和与LC电容和储能电容相连的输出端子。
LC电容包括位于下部平板712a上的像素电极(未示出),位于上部平板712b的公共电极(未示出),以及位于上述电极之间的作为绝缘层的LC层。像素电极与开关元件相连,并且优选地由透明导电材料例如铟锡氧化物(ITO)和铟锌氧化物(IZO)或反射导电材料制成。公共电极覆盖上部平板712a的整个表面,并且优选地由透明导电材料例如ITO和IZO制成,并对其施加公共电压。或者,条状或带状像素电极和公共电极可以均位于下部平板712a上。
储能电容是LC电容的辅助电容。该储能电容包括像素电极和分离的信号线(未示出),其位于下部平板712a上并经过绝缘层与像素电极交叠,并且在该储能电容上施加例如公共电压的预定电压。或者,储能电容可以包括像素电极和被称为前栅极线的相邻栅极线,该相邻栅极线通过绝缘体与像素电极交叠。
为了进行彩色显示,在像素电极的区域内通过提供多个红、绿和蓝彩色滤光片中的一片,每一个像素代表一个自己的颜色。彩色滤光片位于上部平板712b的相关区域内。可选地,彩色滤光片可以位于下部平板712a上的像素电极的上面或下面。
如图1,背光单元720包括多个配置在LC板组件712边缘附近的灯723和725,一对用于保护灯723和725的灯罩722a和722b,光导724和多个光学片726,其配置在板组件712和灯723和725之间,用于将来自灯723和725的光引导和散射至板组件712,以及配置在灯723和725下面的反射器728,用于将来自灯723和725的光反射至板组件712。
光导724为边缘型,并具有均匀的厚度,并且根据LCD的工作方式来决定灯723和725的数量。灯723和725优选的包括荧光灯,例如CCFL(冷阴极荧光灯)和EEFL(外电极荧光灯)。灯723和725的另一个例子是LED。
一对对来自灯723和725的光进行极化的偏振片(未示出)连接在板组件712的平板712a和712b的外表面。
TCP716和718为一种可弯曲的印刷电路(FPC)薄膜,并且连接在LC板组件712的边缘。多个数据驱动集成电路(IC)芯片固定在数据TCP716上,它们与LC板组件712的数据线相连并为其施加数据电压。同样地,多个选通驱动IC芯片固定在数据TCP718上,它们与LC板组件712的栅极线相连并在结合选通电压和截止电压之后为其施加选通电压。
PCB714和719与TCP716和718相连,并包括电路元件,该电路元件用于接收图像信号和控制图像信号的输入控制信号,处理图像信号,并为已处理的图像信号生成输出控制信号以提供给TCP716和718上的驱动IC。
根据本发明的其它实施例,选通驱动电路和/或数据驱动电路芯片安装在下部平板712a上,而这两个驱动电路中的一个或两个都与其它单元合在一起并入下部平板712a。在这两种情况下,选通PCB719和/或选通FPC薄膜718均可以省略。
现在,参照附图2和3,根据一个实施例对包含转换装置的LCD进行详细说明。
图2为根据本发明的一个实施例的LCD的模块示意图。
如图2所示,根据一个实施例的LCD包括LC板组件10,附连在LC板组件10的对边上的多个选通驱动IC21-26,附连在LC板组件10的边缘的多个数据驱动IC31-34,LCD控制器40,与LCD控制器相连的延迟模块50,与延迟模块50相连的第一至第四转换器61-64,以及分别与第一至第四转换器61-64相连的第一至第四灯单元71-74。图2所示的LC板组件10相当于图1的附图标记712。
如图2所示,每个灯单元71-74包括并联的两盏灯,相当于图1所示的灯723a和723b或725a和725b。
LCD控制器40与选通驱动IC21-26,数据驱动IC31-34,以及延迟模块50相连,并固定在PCB714和719中的一个上。
延迟电路50包括四个RC电路R1和C1,R2和C2,R3和C3,R4和C4(缩写为Ri-Ci),以及四个分别与RC电路Ri-Ci相连的输入电阻R5。RC电路Ri-Ci串连连接,并分别与转换器61-64相连。LCD控制器40为第一RC电路R1和C1提供开/关信号。
转换器的数量和每一个灯单元的灯的数量等并不限于上述实施例。
现在,参照图2和3来详细说明LCD的工作原理。
图3显示了进入到延迟模块50的开/关信号和进入到转换器的顺序延迟开/关信号的波形示例。
从外部信息处理装置例如计算机和电视等向LCD控制器40施加RGB图像信号和输入控制信号并以此来控制显示器的显示,输入控制信号比如垂直同步信号、水平同步信号、主时钟和数据使能(enable)信号等。以输入控制信号和输入图像信号为基础,在生成多个控制信号并对图像信号进行处理以适合板组件10工作后,LCD控制器40为选通驱动IC521-26、数据驱动IC31-34和延迟模块50提供控制信号,并为数据驱动IC31-34提供已处理的图像信号。
控制信号包括用于通知一帧的开始的垂直同步开始信号;用于控制选通电压的输出时间的选通时钟信号;和用于确定选通电压宽度的输出使能信号。控制信号进一步包括水平同步开始信号,用于通知水平周期的开始;载入信号,用于通知向数据线施加合适的数据电压;转换控制信号,用于对数据电压(参照公共电压)和数据时钟信号进行翻转。控制信号还包括开/关信号,用于控制灯单元71-74的发光。
数据驱动IC31-34从LCD控制器40接收用于像素行的图像数据包,并且根据来自LCD控制器40的控制信号将图像数据转化为选自多个灰度电压的模拟数据电压。
响应来自LCD控制器40的控制信号,选通驱动IC521-26对栅极线施加选通电压,由此接通与其相连的开关元件。
数据驱动IC31-34在开关元件选通期间(即所谓的“一个水平周期”或“1H”,它等于水平同步信号、数据使能信号和选通时钟信号的一个周期)向相关的数据线施加数据电压。接着,数据电压通过接通的开关元件被依次施加给相关像素。
施加到像素上的数据电压和公共电压之间的差可表达为LC电容的充电电压,即像素电压。液晶分子根据像素电压的大小而具有不同的取向。
同时,延迟模块50顺序延迟开/关信号并将顺序延迟了的开/关信号顺序施加给转换器61-64。每一个RC电路Ri-Ci对开/关信号延迟适当的时间常数,时间常数由电阻R1-R4的电阻值和电容C1-C4的电容值来确定。因此,进入转换器61-64的输入信号的相位相差一个时间常数。图3显示了进入到延迟模块50的开/关信号V(ON/OFF)的波形示例,以及分别进入转换器61、62、63和64的顺序延迟开/关信号V(INV1)、V(INV2)、V(INV3)和V(INV4)的波形。
基于来自延迟模块50的顺序延迟开/关信号以及来自LCD控制器40或外部设备的其他控制信号,转换器61-64顺序打开或关闭灯单元71-74的灯。因此,以由时间常数决定的大约几十微秒的间隔,灯单元71-74顺序开关。灯单元71-74的顺序发光防止产生过大的冲击电流。转换器61-64以下述方式驱动灯单元71-74,即它将直流电压转换成交流电压、对交流电压进行放大、并将放大的交流电压施加给灯单元71-74。
从灯单元71-74发出的光通过液晶层,并根据液晶分子的取向改变它的偏振方向。偏振片将光偏振转化光透率。
通过重复这一过程,在一帧期间,所有的栅极线均被顺序施加选通电压,以此向所有的像素施加数据电压。当一帧结束下一帧开始时,控制施加到数据驱动IC31-34上的反相控制信号,使得数据电压的极性翻转(即“帧翻转”)。也可以如此控制反相控制信号,使得一帧内流入数据线的数据电压的极性翻转(即所谓的“线翻转”),或者一包内数据电压的极性翻转(即所谓的“点翻转”)。
如上所述,通过顺序使灯单元71-74发光,本实施例阻止了过大冲击电流的产生。由于由时间常数确定的发光间隔很短,因此,人眼分辩不出这种顺序发光。
以下参照附图4-6详细说明根据本发明另一个实施例的带有转换装置的LCD。
图4为根据本发明另一个实施例的LCD的模块示意图,图5为图4所示的LCD的示例性电路示意图。
如图4所示,根据本发明另一个实施例的LCD包括:LC板组件10,多个选通驱动IC21-26,多个数据驱动IC31-34,LCD控制器40,第一至第四转换器81-84,和分别与第一至第四转换器81-84相连的第一至第四灯单元71-74。
每一个转换器81-84包括延迟模块(DELAY)811,821,831或841(以下缩写为811-841)和连接在延迟模块811-841和相应灯单元71-74之间的转换模块(INV)812,822,832,或842(以下缩写为812-842)。第一转换器81接收用于控制灯单元71-74的灯的发光的开/关信号。可选地,开/关信号可进入任何一个外部的转换器。每一个延迟模块811,821或831的输出进入下一个延迟模块821,831或841。
如图5所示,延迟模块的示例包括一对开/关晶体管TR1和TR2,电容C5和多个电阻R11-R17。
pnp晶体管TR1具有施加有电源电压VDD的发射极,与电容C5相连的集电极,以及通过电阻R11和R22与开/关信号相连的基极。晶体管TR1的发射极和基极通过电阻R13彼此相连。
npn晶体管TR2具有施加有例如接地电压的另一个电源电压GND的发射极,通过电阻R17施加有电源电压VDD的集电极,以及通过电阻R14和R15与电容C5相连的基极。
电容C5连接在晶体管TR1的集电极和接地电压GND之间,而电阻R16与电容C5并连。
电路配置中包括电阻R13、R14、R15和R17,并且由虚线包围的IC模块可被制成一块集成电路。延迟模块的输出连接至晶体管TR2的集电极。
以下参照附图4-6来详细说明延迟模块的工作原理。
图4显示了进入第一转换器81的延迟模块811的开/关信号的波形示例,以及来自延迟模块811-841的顺序延迟开/关信号的波形示例。
当输入至晶体管TR1的基极的开/关信号处于断开状态时,晶体管TR1导通以通过电源电压VDD对电容C5进行充电。当电容C5的电压增至预定值时,晶体管TR2导通以便延迟模块的输出变成接地电压GND。
当输入延迟电路81的开/关信号处于选通状态时,晶体管TR1截止以使电容C5放电。放电通过电阻R16进行,并且通过给电阻R16合适的电阻值可以获得所需的放电时间。当电容C5的电压降至预定值时,晶体管TR2截止以使延迟模块的输出成为电源电压VDD经过电阻R17的压降后的电压。
这样,延迟模块生成延迟了的开/关信号,图6显示进入延迟模块的开/关信号V(ON/OFF)的波形示例,以及分别进入转换器81、82、83和84的顺序延迟开/关信号V(CONIN1),V(CONIN2),V(CONIN3)和V(CONIN4)。
由于图5所示的延迟模块通过使用分离的电源电压VDD和GND而不是直接使用输入开/关信号来生成延迟开/关信号,而当直接使用输入开/关信号时,开/关信号的电压值下降。
此外,电容C5的充电通道和放电通道的分离使得由充电通道和放电通道的时间常数确定的充电时间和放电时间得以区分,从而使得充电时间或放电时间短到得以快速响应输入开/关信号。更具体地,由于电容C5直接连接在电源电压VDD上,因此当晶体管Q1导通时,电容C5能够迅速充电。另一方面,由于电容C5通过电阻R16连接在接地电压GND上,所以电容C5的放电时间相对较长。
优选地,电源电压VDD和GND分别为初始开/关信号的选通值和关断值。
虽然以上说明的是本发明的优选实施例,然而,本领域技术人员可以清楚的理解,对此处讲述的基本发明思想的多种变化或改变均将落入由所附权利要求书所确定的本发明的主旨和范围之内。