KR100691634B1

KR100691634B1 - Ｌｃｄ 백라이트 인버터 구동회로

Info

Publication number: KR100691634B1
Application number: KR1020060051610A
Authority: KR
Inventors: 공정철; 민병운; 장유진; 신상철
Original assignee: 삼성전기주식회사
Priority date: 2006-06-08
Filing date: 2006-06-08
Publication date: 2007-03-12
Also published as: US20070285381A1; CN100526956C; JP4447026B2; CN101086585A; US7868560B2; JP2007330096A

Abstract

본 발명은 LCD 백라이트 인버터 구동회로에 관한 것으로서, 더욱 상세하게는 보다 안정된 온/오프 스위칭을 하여 발열특성과 구동효율을 향상시킬 수 있는 LCD 백라이트 인버터 구동회로에 관한 것이다.

본 발명은, 제1 구동신호를 공급하는 제어부와, 제2 구동신호를 공급하는 레벨시프터와 상기 제1 구동신호의 라이징 구간을 딜레이하여 공급하는 제1 딜레이 회로와, 상기 제2 구동신호의 폴링 구간을 딜레이하여 공급하는 제2 딜레이 회로와, 파워 스위칭회로를 구비하는 것을 특징으로 한다.

본 발명에 따르면, LCD 백라이트 인버터 구동회로에서 스위칭 소자가 오프되는 경우 스위칭 소자에 흐르는 전류량을 감소하여 발생하는 열을 감소하고, 상기 스위칭 소자에서 역류되는 전류로 인한 발열을 방지하여, 구동효율을 향상시키는 효과가 있다.

LCD, 인버터, FET, 구동회로

Description

ＬＣＤ 백라이트 인버터 구동회로{INVERTER DRIVING CIRCUIT FOR LCD BACKLIGHT}

도 1은 종래 기술에 따른 LCD 백라이트 인버터의 블럭도.

도 2는 종래 기술에 따른 LCD 백라이트 인버터 구동회로의 블럭도.

도 3은 종래 기술에 따른 LCD 백라이트 인버터 구동회로의 구동신호의 타이밍도.

도 4는 본 발명에 따른 LCD 백라이트 인버터 구동회로의 블럭도.

도 5는 본 발명에 따른 LCD 백라이트 인버터 구동회로의 구동신호의 타이밍도.

도 6a 및 도 6b는 도 2 및 도 4의 구동신호의 전압레벨을 비교하여 도시한 그래프.

<도면의 주요부분에 대한 부호의 설명>

100 : 제어부 110 : 레벨시프터

111 : 제3 저항 112 : 제너 다이오더

113 : 캐패시터 120 : 제1 딜레이 회로

121 : 제1 스위치 122 : 제1 저항

130 : 제2 딜레이 회로 131 : 제2 스위치

132 : 제2 저항 140 : 파워스위칭 회로

141 : 제3 스위치 142 : 제4 스위치

일반적으로, LCD는 그 자체로 발광하지 못하므로 별도의 백라이트가 구비되어야 하며, 백라이트의 광원으로 형광램프 또는 발광 다이오드 등이 사용된다.

이러한 형광램프는 형광램프의 특성상 형광램프에 인가되는 전원에 의하여 방전을 일으켜 발광하게 되는데, 방전이 계속 유지되기 위해서는 형광램프에 흐르는 전원이 교류가 되어야 하며, 형광램프에 교류 전원을 공급하기 위하여 직류 전원을 공급받아 교류 전원으로 변환하는 인버터가 필요하다.

도 1은 종래 기술에 따른 LCD 백라이트 인버터의 블럭도를 도시한다.

도 1에 도시된 바와 같이, 종래 기술에 따른 액정표시장치는 제어부(1), 구동부(2), 트랜스부(3), 백라이트부(4)와 피드백부(5)를 포함한다.

상기 제어부(1)와 구동부(2)는 LCD 백라이트 인버터 구동회로를 구성하며, 상기 구동부(2)는 상기 제어부(1)의 구동신호에 따라 직류의 동작전원을 스위칭하여 제1 구동전원을 상기 트랜스부(3)에 공급한다. 상기 트랜스부(3)는 상기 제1 구동전원을 제2 구동전원으로 변환하여 상기 백라이트부(4)에 공급하며, 이에 따라 상기 백라이트부(4)의 형광램프가 발광하게 된다.

상기 백라이트부(4)는 일정한 광량을 공급하여야 하는데, 상기 피드백부(5)는 상기 제2 구동전원을 측정하여 기설정된 값과 비교한 후 그 비교결과를 상기 제어부(1)에 제공하고, 상기 제어부(1)는 그 비교 결과에 따라 구동신호를 변경함으로써 상기 백라이트부(4)의 광량을 일정하게 조절할 수 있다.

도 2는 종래 기술에 따른 LCD 백라이트 인버터 구동회로의 블럭도를 도시한다. 도 2를 참조하면, 종래 기술에 따른 LCD 백라이트 인버터 구동회로는, 구형파 형태의 제1 구동신호(S1)를 생성하는 제어부(10)와, 제1 구동신호(S1)의 레벨을 부스트-업 시프트하여 상기 제1 구동신호(S1)와 동일한 파형과 동일한 위상을 가진 제2 구동신호(S2)를 생성하는 레벨시프터(21)와, 상기 제1 구동신호(S1)의 라이징 구간을 딜레이하는 제1 딜레이 회로(22)와, 상기 제2 구동신호(S2)의 폴링 구간을 딜레이하는 제2 딜레이 회로(23)와, 상기 제1 딜레이 회로(22)에 의하여 딜레이된 제1 구동신호(S3)에 의하여 스위칭하는 N채널 FET(24a)와 상기 제2 딜레이 회로(23)에 의하여 딜레이된 제2 구동신호(S4)에 의하여 스위칭하는 P채널 FET(24b) 를 포함하는 파워스위칭 회로(24)를 포함한다.

이와 같이 이루어진 종래 LCD 백라이트 인버트 구동회로에 대한 동작을 설명하면 다음과 같다.

동일한 파형과 동일한 위상을 가진 상기 제1 구동신호(S1)와 제2 구동신호(S2)가 각각 상기 N 채널 FET(24a)와 P 채널 FET(24b)에 공급된다면, 이상적인 경우에 상기 N 채널 FET(24a)와 P 채널 FET(24b)는 서로 상보적으로 스위칭하여 동시에 온이 되는 경우는 발생하지 않는다.

그러나, 실제로는 상기 제1 구동신호(S1)와 상기 제2 구동신호(S2)의 신호레벨이 천이하는 시점에서 상기 N 채널 FET(24a)와 P 채널 FET(24b)가 동시에 턴온 되는 경우가 발생할 수 있으며, 이때에 과전류가 흘러 상기 N 채널 FET(24a)와 P 채널 FET(24b)가 파괴될 수 있다.

이와 같이 FET가 파괴되는 현상을 방지하기 위하여, 상기 제1 딜레이 회로(22)는 상기 제1 구동신호(S1)의 라이징 구간을 딜레이하여 상기 N 채널 FET(24a)에 공급하고, 상기 제2 딜레이 회로(23)는 상기 제2 구동신호(S2)의 폴링 구간을 딜레이하여 상기 P 채널 FET(24b)를 공급한다. 이에 의하여 상기 N 채널 FET(24a)와 P 채널 FET(24b) 동시에 온 되는 것을 방지된다.

한편, 상기 제1 구동신호(S1) 및 제2 구동신호(S2)의 라이징 구간의 딜레이에 대하여 설명한다.

상기 제1 구동신호(S1)의 라이징 구간에서, 상기 제1 딜레이 회로(22)는 제1 다이오드(22a)가 역방향으로 바이어스되어 제1 저항(22b)에 전류가 흐르며, 이에 따라, 상기 제1 저항(22b)과 상기 N 채널 FET(24a)의 내부 캐패시터에 의하여 RC 회로가 형성된다. 상기 제1 딜레이 회로(22)는 상기 제1 저항(22b)의 저항값과 상기 내부 캐패시터의 캐패시턴스에 의해 결정되는 딜레이 시간만큼 상기 제1 구동신호(S1)를 딜레이하여 상기 N 채널 FET(24a)에 구동신호(S3)를 공급한다.

상기 제2 구동신호(S2)의 라이징 구간에서, 상기 제2 딜레이 회로(23)는 제2 다이오드(23a)는 순방향으로 바이어스되어 제2 저항(23b)에 전류가 흐르지 않으므로, 상기 제2 구동신호(S2)에는 딜레이가 발생하지 않는다.

따라서, 상기 P채널 FET(24b)는 온 상태에서 바로 턴오프되는 반면, 상기 N 채널 FET(24b)는 오프상태에서 일정시간 후 턴온되므로 상기 N채널 FET(24a)와 P채널 FET(24b)가 동시에 온되지 않는다.

다른 한편, 상기 제1 구동신호(S1) 및 제2 구동신호(S2)의 폴링 구간의 딜레이에 대한 설명은 아래와 같다.

상기 제1 구동신호(S1)의 폴링 구간에서, 상기 제1 딜레이 회로(22)는 상기 제1 다이오드(22a)는 순방향으로 바이어스되어 상기 제1 저항(22b)에 전류가 흐르지 않으므로, 상기 제1 구동신호(S1)에는 딜레이가 발생하지 않는다.

상기 제2 구동신호(S2)의 폴링 구간에서, 상기 제2 딜레이 회로(23)는 제2 다이오드(23a)가 역방향으로 바이어스되어 제2 저항(23b)에 전류가 흐르며, 상기 제2 저항(23b)과 상기 P 채널 FET(24b)의 내부 캐패시터에 의하여 RC 회로가 형성된다. 상기 제2 딜레이 회로(23)는 상기 제2 저항(23b)의 저항값과 상기 내부 캐패시터의 캐패시턴스에 의해 결정되는 딜레이 시간만큼 상기 제2 구동신호(S2)를 딜레이하여 상기 P 채널 FET(24b)에 구동신호(S4)를 공급한다.

따라서, 상기 N채널 FET(24a)는 온 상태에서 바로 턴오프되는 반면, 상기 P 채널 FET(24a)는 오프상태에서 일정시간 후 턴온되므로 상기 N채널 FET(24a)와 P채널 FET(24b)가 동시에 온되지 않는다.

그런데, 상기 제1 저항(22b)과 제2 저항(23b)에 각각 병렬로 연결되는 상기 제1 다이오드(22a)와 제2 다이오드(22b)는 순방향으로 동작할 때, 대략 0.7V의 오프셋 전압을 가진다. 따라서, 상기 제1 다이오드(22a)는 상기 제1 구동신호(S1)가 로우레벨일 때, 순방향으로 동작하므로 상기 제1 딜레이회로(22)에서 딜레이된 제1 구동신호(S3)는 로우레벨에서 0.7V의 전압을 가진다. 반면, 상기 제2 다이오드(23a)는 상기 제2 구동신호(S2)가 하이레벨일 때, 순방향으로 동작하므로 상기 제2 딜레이회로(23)에서 딜레이된 제2 구동신호(S4)는 하이레벨에서 대략 동작전압(Vcc)보다 0.7V 낮은 전압을 가진다.

도 3은 종래 기술에 따른 LCD 백라이트 인버터 구동회로의 구동신호의 타이밍도이다.

도 3에서 나타난 바와 같이, 상기 제1 구동신호(S1)와 제2 구동신호(S2)는 전압레벨이 다른 동일한 파형과 동일한 위상을 가진 구형파이다. 상기 제1 딜레이 회로(22)는 상기 제1 구동신호(S1)의 라이징 구간을 기설정된 시간(t1)만큼 딜레이하여 딜레이된 신호(S3)를 생성한다. 또한, 상기 제2 딜레이 회로(22)는 상기 제2 구동신호(S2)의 폴링 구간을 기설정된 시간(t2)만큼 딜레이하여 딜레이된 신호(S4)를 생성한다.

상기 신호(S3)의 로우레벨은 대략 0.7V 정도의 상대적으로 높은 전압(V1)을 가지며, 상기 신호(S4)의 하이레벨에서 동작전원(Vcc)보다 대략 0.7V(V2) 정도의 상대적으로 낮은 전압을 가진다. 이에 따라, 상기 N 채널 FET(24a)와 상기 P 채널 FET(24b)가 불안정하게 동작할 수 있다.

구체적으로 살펴보면, 이와 같이 상기 신호(S3)가 로우레벨에서 상기한 바와 같이 상대적으로 높은 전압(V1)을 가지는 경우, 상기 N 채널 FET(24a)의 게이트와 소스 사이의 전압이 상기 전압(V1)과 같아져, 상기 N 채널 FET(24a)의 드레인 및 소스의 양단에전류가 흘러 열이 발생하게 된다.

또한, 상기 신호(S4)가 하이레벨에서 동작전원보다 상기한 바와 같이 상대적으로 낮은 전압을 가지는 경우, 상기 P 채널 FET(24b)의 드레인과 게이트 사이의 전압이 상기 전압(V2)와 같아져, 상기 P 채널 FET(24b)의 드레인 및 소스의 양단에 전류가 흘러 열이 발생한다.

이와 같이 상기 전압(V1, V2)에 의하여 상기 N 채널 FET(24a)와 P 채널 FET(24b)에서 발생되는 열로 인하여 전체적인 구동효율이 떨어지는 문제점이 있다.

또한, 상기 제1 구동신호(S1)가 로우레벨인 경우에는 상기 제1 다이오드(22a)가 순방향으로 바이어스되며, 이 때, 상기 N 채널 FET(24a)의 내부 캐패시터에 충전된 전하가 상기 제1 다이오드(22b)를 통하여 상기 제어부(10)에 들어와 상기 제어부(10)를 발열시키는 문제점이 있다.

본 발명은 상술한 종래 기술의 문제를 해결하기 위한 것으로서, 본 발명의 목적은 오프 동작시 스위치에 흐르는 전류를 감소하여 안정된 온/오프 스위칭을 수행할 수 있고, 발열을 감소시켜 이에 따라 구동효율을 향상시킬 수 있는 LCD 백라이트 인버터 구동회로를 제공하는 데 있다.

상기한 기술적 과제를 달성하기 위해서, 본 발명은, 구형파 형태의 제1 구동신호를 공급하는 제어부와, 상기 제어부의 제1 구동신호의 레벨을 부스트-업 시프트한 제2 구동신호를 생성하는 레벨시프터와, 상기 제어부의 제1 구동신호 출력단에 일단이 연결된 제1 저항과, 상기 제1 저항의 타단과 접지 사이에 연결되고 상기 제1 구동신호가 로우레벨일 때 턴온 되는 제1 스위치를 포함하고, 상기 제1 구동신호의 라이징 구간을 딜레이하여 공급하는 제1 딜레이 회로와, 상기 레벨시프터의 제2 구동신호 출력단에 일단이 연결되는 제2 저항과, 상기 제2 저항의 타단과 동작전원 사이에 연결되고 상기 제2 구동신호가 하이레벨일 때 턴온 되는 제2 스위치를 구비하고, 상기 제2 구동신호의 폴링구간을 딜레이하여 공급하는 제2 딜레이 회로와, 상기 제1 딜레이 회로의 구동신호에 따라 스위칭 동작하는 제3 스위치와, 상기 제2 딜레이 회로의 구동신호에 따라 상기 제3 스위치와 상보적으로 스위칭 동작하는 제4 스위치를 포함하고, 상기 제4 스위치와 상기 제3 스위치는 상기 동작전원에서 접지로 서로 직렬로 연결되는 파워 스위칭회로를 구비하는 것을 특징으로 하는 LCD 백라이트 인버터 구동회로를 제공한다.

상기 제1 딜레이 회로는, 상기 제1 저항과 상기 제3 스위치의 내부 캐패시터에 의해 결정되는 딜레이 시간에 따라 상기 제1 구동신호의 라이징 구간을 딜레이하는 것을 특징으로 한다.

상기 제2 딜레이 회로는, 상기 제2 저항과 상기 제4 스위치의 내부 캐패시터에 의해 결정되는 딜레이 시간에 따라 상기 제2 구동신호의 폴링구간을 딜레이하는 것을 특징으로 한다.

상기 제1 스위치는, 상기 제1 저항의 일단에 연결된 베이스와, 상기 제1 저항의 타단에 연결된 이미터와, 접지에 연결된 콜렉터를 갖는 PNP 타입 트랜지스터인 것을 특징으로 한다.

상기 제2 스위치는, 상기 제2 저항의 일단에 연결된 베이스와, 상기 동작전원에 연결된 콜렉터와, 상기 제2 저항의 타단에 연결된 이미터를 갖는 NPN 타입의 트랜지스터인 것을 특징으로 한다.

상기 제3 스위치는, 상기 제4 스위치에 연결된 드레인과, 상기 제1 저항의 타단에 연결된 게이트와, 접지에 연결된 소스를 구비한 N 채널 FET인 것을 특징으로 한다.

상기 제4 스위치는, 상기 동작전원에 연결된 드레인과, 상기 제2 저항의 타단에 연결된 게이트와 상기 제3 스위치에 연결된 소스를 구비한 P 채널 FET인 것을 특징으로 한다.

상기 레벨시프터는, 상기 제어부의 제1 구동신호 출력단에 일단이 연결된 캐패시터와, 상기 동작전원에 캐소드가 연결되고 상기 캐패시터의 타단에 아노드가 연결된 제너 다이오드와, 상기 제너 다이오드와 병렬로 연결된 제3 저항을 포함하고, 상기 캐패시터와 상기 제너다이오드의 연결단에서 제2 구동신호를 공급하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 더욱 상세하게 설명한다.

도 4는 본 발명에 따른 LCD 백라이트 인버터 구동회로도이다.

도 4를 참조하면, 본 발명에 따른 LCD 백라이트 인버터 구동회로는, 구형파 형태의 제1 구동신호(S10)를 공급하는 제어부(100)와, 상기 제어부(100)의 제1 구동신호(S10)의 레벨을 부스트-업 시프트한 제2 구동신호(S20)를 생성하는 레벨시프터(110)를 구비한다.

또한, 본 발명에 따른 LCD 백라이트 인버터 구동회로는, 상기 제어부(100)의 제1 구동신호(S20) 출력단에 일단이 연결된 제1 저항(122)과, 상기 제1 저항(122)의 타단과 접지 사이에 연결되고 상기 제1 구동신호(S10)가 로우레벨일 때 턴온 되는 제1 스위치(121)를 포함하고, 상기 제1 저항(122)의 타단에서 상기 제1 구동신호(S10)의 라이징 구간을 딜레이하여 공급하는 제1 딜레이 회로(120)를 구비한다.

그리고, 본 발명에 따른 LCD 백라이트 인버터 구동회로는, 상기 레벨시프터(110)의 제2 구동신호(S20) 출력단에 일단이 연결되는 제2 저항(132)과, 상기 제2 저항(132)의 타단과 동작전원(Vcc) 사이에 연결되고 상기 제2 구동신호(S20)가 하이레벨일 때 턴온 되는 제2 스위치(131)를 구비한다.

아울러, 본 발명에 따른 LCD 백라이트 인버터 구동회로는, 상기 제2 저항(132)의 타단에서 상기 제2 구동신호(S20)의 폴링구간을 딜레이하여 공급하는 제2 딜레이 회로(130)와, 상기 제1 딜레이 회로(120)의 구동신호(S30)에 따라 스위칭 동작하는 제3 스위치(141)와, 상기 제2 딜레이 회로(130)의 구동신호(S40)에 따라 상기 제3 스위치(141)와 상보적으로 스위칭 동작하는 제4 스위치(142)를 포함하고, 상기 제4 스위치(142)와 상기 제3 스위치(141)는 상기 동작전원에서 접지로 서로 직렬로 연결되는 파워 스위칭회로(140)를 구비한다.

상기 레벨시프터(110)는 상기 제어부(100)의 제1 구동신호(S10) 출력단에 일단이 연결된 캐패시터(113)와, 상기 동작전원(Vcc)에 캐소드가 연결되고 상기 캐패시터(113)의 타단에 아노드가 연결된 제너 다이오드(112) 및 상기 제너 다이오드(112)와 병렬로 연결된 제3 저항(111)을 포함할 수 있다.

상기 레벨시프터(110)는 상기 레벨시프터(110)의 캐패시터(113)와 상기 제 너다이오드(112)의 연결단에서 제2 구동신호(S20)를 공급한다.

상기 제1 딜레이 회로(120)는 상기 제1 저항(122)과 상기 제3 스위치(141)의 내부 캐패시터에 의해 결정되는 딜레이 시간에 따라 상기 제1 구동신호(S10)의 라이징 구간을 딜레이하여 상기 라이징 구간이 딜레이된 구동신호(S30)를 상기 제3 스위치(141)에 공급한다.

상기 제1 딜레이 회로(120)의 제1 스위치(121)는, 상기 제1 저항(122)의 일단에 연결된 베이스와, 상기 제1 저항(122)의 타단에 연결된 이미터와, 접지에 연결된 콜렉터를 갖는 PNP 타입 트랜지스터(121)로 이루어 질 수 있다.

상기 제2 딜레이 회로(130)는 상기 제2 저항(132)과 상기 제4 스위치(142)의 내부 캐패시터에 의해 결정되는 딜레이 시간에 따라 상기 제2 구동신호(S20)의 폴링 구간을 딜레이하여 상기 폴링 구간이 딜레이된 구동신호(S40)를 상기 제4 스위치(142)에 공급한다.

상기 제2 딜레이 회로(130)의 제2 스위치(131)는, 상기 제2 저항(132)의 일단에 연결된 베이스와, 상기 동작전원(Vcc)에 연결된 콜렉터와, 상기 제2 저항(132)의 타단에 연결된 이미터를 갖는 NPN 타입의 트랜지스터(131)로 이루어 질 수 있다.

상기 파워스위칭회로(140)의 제3 스위치(141)는 상기 제4 스위치(142)에 연 결된 드레인과, 상기 제1 저항(122)의 타단에 연결된 게이트와, 접지에 연결된 소스를 구비한 N 채널 FET(141)로 이루어 질 수 있다.

상기 파워스위칭회로(140)의 제4 스위치(142) 상기 동작전원(Vcc)에 연결된 드레인과, 상기 제2 저항(132)의 타단에 연결된 게이트와 상기 제3 스위치(141)에 연결된 소스를 구비한 P 채널 FET(142)로 이루어 질 수 있다.

상기 제3 스위치(141)와 상기 제4 스위치(142)는 FET에 한정되지 않으며, SCR, BJT 등의 3단자 스위치로 이루어 질 수 있다.

도 5는 본 발명에 따른 LCD 백라이트 인버터 구동회로의 구동신호의 타이밍도이다. 도 5에서, S10은 상기 제어부(100)에서 출력되는 제1 구동신호를 나타내며, S20은 상기 레벨시프터(110)에서 출력되는 상기 제2 구동신호를 나타내며, S30은 상기 제1 딜레이 회로(120)에서 상기 제1 구동신호(S10)의 라이징 구간이 딜레이된 신호를 나타내며, S40은 상기 제2 딜레이 회로(130)에서 출력되는 상기 제2 구동신호(S20)의 폴링 구간이 딜레이된 신호를 나타낸다.

도 6a와 도 6b는 도 2 및 도 4의 구동신호의 전압레벨을 도시한 그래프이다.

도 6a에는 종래 기술에 따른 제1 구동신호(S1)의 라이징 구간이 딜레이된 신호(S3)의 전압레벨과 본 발명에 따른 제1 구동신호(S10)의 라이징 구간이 딜레이된 신호(S30)의 전압레벨이 도시되어 있고, 도 6b에는 종래 기술에 따른 제2 구동신호(S2)의 폴링 구간이 딜레이된 신호(S4)의 전압레벨과 본 발명에 따른 제2 구동신 호(S20)의 라이징 구간이 딜레이된 신호(S40)의 전압레벨이 도시되어 있다.

이하, 첨부된 도면을 이용하여 본 발명의 작용 및 효과에 대하여 상세히 설명한다.

도 4를 참조하면, 본 발명에 따른 LCD 백라이트 인버터 구동회로의 제어부(100)는 구형파 형태의 제1 구동신호(S10)를 생성하여 레벨시프터(110) 및 제1 딜레이 회로(120)에 공급한다. 상기 레벨시프터(110)는 상기 제1 구동신호(S10)의 레벨을 부스트업 시프트하여 제2 구동신호(S20)를 제2 딜레이 회로(130)에 공급한다.

상기 레벨시프터(110)가 상기 제2 구동신호(S10)를 생성하는 동작을 설명하면 다음과 같다.

상기 레벨시프터(110)의 캐패시터(113)는 그 일단이 상기 제어부(100)와 연결되어 상기 제1 구동신호(S10)를 공급받는다. 캐패시터는 그 특성상 전압이 급격하게 변하지 않으므로, 제너다이오드(112)와 연결된 상기 캐패시터(113)의 타단에서 생성되는 상기 제2 구동신호(S20)의 전압레벨은 상기 제1 구동신호(S10)보다 일정한 일정한 값만큼 더 크며, 그 파형과 위상은 상기 제1 구동신호(S10)와 동일하다.

상기 제1 구동신호(S10)가 하이레벨이면 상기 제2 구동신호(S20)의 전압레벨은 대략 동작전원(Vcc)과 동일한 값을 갖는다. 반면, 상기 제1 구동신호(S10)가 로우레벨이면 상기 제2 구동신호(S20)의 전압레벨은 상기 동작전원(Vcc)보다 일정한 크기만큼 낮은 값을 갖는다.

도 5를 참조하여 상기 제1 구동신호(S10)와 상기 제2 구동신호(S20)를 상세히 설명한다. 제1 구동신호(S10)는 로우레벨과 하이레벨이 일정 주기를 가지고 교대로 반복한다. 상기 제1 구동신호(S10)의 로우레벨은 대략 접지전압과 동일하며, 하이레벨은 상기 접지 전압보다 일정한 전압만큼 더 크다.

상기 제2 구동신호(S20)는 상기 제1 구동신호(S10)와 동일한 파형과 동일한 위상을 갖는다. 즉, 상기 제1 구동신호(S10)가 로우레벨이면 상기 제2 구동신호(S20)도 로우레벨이고, 반대로 상기 제1 구동신호(S10)가 하이레벨이면 상기 제2 구동신호(S20)도 하이레벨이다.

다만, 상기 제2 구동신호(S20)와 상기 제1 구동신호(S10)는 서로 다른 전압레벨을 갖는다. 즉, 상기 제2 구동신호(S20)는 하이레벨일 때 상기 동작전압(Vcc)과 대략 동일한 전압레벨을 가지며, 로우레벨일 때 상기 동작전압(Vcc)보다 일정한 전압만큼 낮은 전압레벨을 갖는다.

다시 도 4를 참조하여 상기 제1 딜레이 회로(120)의 동작을 설명한다. 상기 제1 구동신호(S10)는 상기 제1 딜레이 회로(120)에 공급된다. 상기 제1 딜레이 회로(120)의 제1 스위치(121)는 상기 제1 구동신호(S10)가 로우레벨일때 턴온되며, 하이레벨일때 턴오프된다. 상기 제1 구동신호(S20)가 로우레벨에서 하이레벨로 천이하는 라이징 구간에서 상기 제1 스위치(121)가 온상태에서 턴오프되면서, 상기 제1 구동신호(S10)가 상기 제3 스위치(141)로 공급된다.

이에 따라, 상기 제1 딜레이회로(120)의 제1 저항(122)과 상기 제3 스위치(141)의 내부 캐패시터에 의해 RC 회로가 형성되며, 상기 신호(S30)는 상기 제1 구동신호(S10)상기 제1 저항(122)의 저항값과 상기 제3 스위치(141)의 내부 캐패시터의 캐패시턴스에 의하여 결정되는 딜레이 시간만큼 경과된 후 로우레벨에서 하이레벨로 천이한다.

상기 제1 구동신호(S10)가 하이레벨에서 로우레벨로 천이하면 상기 제1 스위치(121)가 오프상태에서 턴온된다. 상기 제1 스위치(121)가 턴온되면, 상기 제3 스위치(141)에 공급되는 신호(S30)는 하이레벨에서 로우레벨로 딜레이없이 천이한다. 이 때, 상기 신호(S30)의 전압은 상기 제1 스위치(121)의 이미터와 콜렉터 사이의 전압이 된다.

이와 같이, 상기 제1 딜레이 회로(120)는 상기 제1 구동신호(S10)의 라이징 구간에서 딜레이 시간을 발생하여 상기 제3 스위치(141)로 하이레벨의 신호를 공급한다.

전술한 상기 신호(S30)의 라이징 및 폴링 구간에 대하여 도 5를 참조하여 상술한다.

상기 제1 구동신호(S10)가 라이징 구간에서 로우레벨에서 하이레벨로 천이할 때, 상기 신호(S30)는 상기 제1 저항(122)과 상기 제3 스위치(141)의 내부 캐패시터에 의하여 결정되는 딜레이 시간(t3) 만큼 지연되어 로우레벨에서 하이레벨로 천 이한다. 그러나 상기 제1 구동신호(S10)가 폴링 구간에서 하이레벨에서 로우레벨로 천이할 때, 상기 신호(S30)는 딜레이 시간없이 하이레벨에서 로우레벨로 천이한다. 이때 로우레벨의 접지 사이의 전압(V10)은 상기 제1 스위치(121)의 이미터와 콜렉터 사이의 전압인 대략 0.3V를 유지한다. 상기 신호(S30)의 로우레벨의 전위에 대한 설명은 후술한다.

다시 도 4를 참조하여 상기 제2 딜레이 회로(130)의 동작을 설명한다. 상기 제2 구동신호(S20)는 상기 제2 딜레이 회로(130)에 공급된다. 상기 제2 딜레이 회로(130)의 제2 스위치(131)는 상기 제2 구동신호(S20)가 하이레벨일 때 턴온되며, 로우레벨일 때 턴오프된다. 상기 제2 구동신호(S20)가 하이레벨에서 로우레벨로 천이하는 폴링 구간에서 상기 제2 스위치(131)가 온상태에서 턴오프되면서, 상기 제2 구동신호(S20)가 상기 제4 스위치(142)로 공급된다. 이에 따라, 상기 제2 딜레이 회로(130)의 제2 저항(132)과 상기 제4 스위치(142)의 내부 캐패시터에 의해 RC 회로가 형성되며, 상기 신호(S40)는 상기 제2 구동신호(S40)상기 제2 저항(132)의 저항값과 상기 제4 스위치(142)의 내부 캐패시터의 캐패시턴스에 의하여 결정되는 딜레이 시간만큼 경과된 후 하이레벨에서 로우레벨로 천이한다.

상기 제2 구동신호(S20)가 로우레벨에서 하이레벨로 천이하면 상기 제2 스위치(132)가 오프상태에서 턴온된다. 상기 제2 스위치(131)가 턴온되면, 상기 제4 스위치(142)에 공급되는 신호(S40)는 하이레벨에서 로우레벨로 딜레이없이 천이한다. 이 때, 상기 신호(S40)의 전압레벨은 상기 동작전원(Vcc)의 전압레벨보다 상기 제2 스위치(131)의 콜렉터와 이미터 사이의 전압만큼 낮은 전압레벨을 갖는다.

이와 같이, 상기 제2 딜레이 회로(130)는 상기 제2 구동신호(S20)의 폴링 구간에서 딜레이 시간을 발생하여 상기 제4 스위치(142)로 하이레벨의 신호를 공급한다.

전술한 상기 신호(S40)의 라이징 및 폴링 구간에 대하여 도 5를 참조하여 상술한다.

상기 제2 구동신호(S20)가 라이징 구간에서 로우레벨에서 하이레벨로 천이할 때, 상기 신호(S40)는 상기 제2 저항(132)과 상기 제4 스위치(142)의 내부 캐패시터에 의하여 결정되는 딜레이 시간(t4)만큼 지연되어 하이레벨에서 로우레벨로 천이한다. 그러나 상기 제2 구동신호(S20)가 폴링 구간에서로우레벨에서 하이레벨로 천이할 때, 상기 신호(S40)는 딜레이 시간없이 로우레벨에서 하이레벨로 천이한다. 이때 하이레벨의 신호와 상기 동작전압(Vcc) 사이의 전압(V20)은 상기 제2 스위치의 콜렉터와 이미터 사이의 전압인 대략 0.3V를 유지한다. 따라서, 상기 신호(S40)의 하이레벨의 전압레벨은 Vcc-0.3V가 된다. 상기 신호(S40)의 하이레벨의 전위에 대한 설명은 후술한다.

이와 같이, 딜레이 시간(t3, t4)을 가지고 상기 제3 스위치(141)와 제4 스위치(142)가 동작함으로써, 상기 제3 스위치(141)와 제4 스위치(142)가 동시에 턴온되는 것을 방지할 수 있으며, 따라서, 상기 제3 스위치(141)와 제4 스위치(142)가 파괴되는 것을 방지할 수 있다.

상기 언급한 상기 신호(S30)의 로우레벨의 전위와 상기 신호(S40)의 하이레벨의 전위에 대하여, 도 6을 참조하여 상세히 설명한다.

전술한 바와 같이 종래 기술에 따른 LCD 백라이트 인버터 구동회로에서 N 채널 FET와(14a)를 구동하는 구동신호(S3)의 로우레벨일때의 전위는 0.7V인 반면, 본 발명에 따른 LCD 백라이트 인버터 구동회로에서 상기 제3 스위치(141)를 구동하는 구동신호(S30)의 로우레벨일때의 전위는 0.3V로 상대적으로 더 낮다.

또한, 종래 기술에 따른 LCD 백라이트 인버터 구동회로는 P 채널 FET와(14b)를 구동하는 구동신호(S4)의 로우레벨일때의 전위는 Vcc-0.7V인 반면, 본 발명에 따른 LCD 백라이트 인버터 구동회로는 상기 제4 스위치(142)를 구동하는 구동신호(S40)의 하이레벨일때의 전위는 Vcc-0.3V로 상대적으로 더 높다.

따라서, 이와 같은 전압에 의하여 상기 제3 스위치(141) 및 제4 스위치(142) 흐르는 전류가 종래 기술보다 더 낮아지고, 이로 인한 발열이 감소되는 효과가 있다.

다시 도 3을 참조하면, 상기 제1 스위치(121)가 온이 되는 경우에는 상기 제3 스위치(141)의 게이트 단자가 상기 턴온된 제1 스위치(121)를 경유하여 접지에 연결된다. 이 경우, 상기 제3 스위치(141)의 내부 캐패시터에 충전된 전하는 상기 제1 저항(122) 쪽으로 가지않고 상기 제1 스위치(121)를 경유하여 접지쪽으로 방전 된다. 따라서, 상기 제3 스위치(141)의 내부 캐패시터에 충전된 전하가 상기 제어부(100)로 유입되는 것이 차단되어 상기 제어부(100)를 보호할 수 있는 효과가 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.

상술한 바와 같이, 본 발명에 따르면, LCD 백라이트 인버터 구동회로에서 스위칭 소자가 오프되는 경우 스위칭 소자에 흐르는 전류량을 감소하여 발생하는 열을 감소하는 효과가 있으며, 상기 스위칭 소자에서 역류되는 전류를 방지하여 이로 인한 발열을 방지할 수 있다. 이에 따라 LCD 백라이트 인버터 구동회로의 구동효율을 향상시킨다.

Claims

구형파 형태의 제1 구동신호를 공급하는 제어부;

상기 제어부의 제1 구동신호의 레벨을 부스트-업 시프트한 제2 구동신호를 생성하는 레벨시프터;

상기 제어부의 제1 구동신호 출력단에 일단이 연결된 제1 저항과, 상기 제1 저항의 타단과 접지 사이에 연결되고 상기 제1 구동신호가 로우레벨일 때 턴온 되는 제1 스위치를 포함하고, 상기 제1 구동신호의 라이징 구간을 딜레이하여 공급하는 제1 딜레이 회로;

상기 레벨시프터의 제2 구동신호 출력단에 일단이 연결되는 제2 저항과, 상기 제2 저항의 타단과 동작전원 사이에 연결되고 상기 제2 구동신호가 하이레벨일 때 턴온 되는 제2 스위치를 구비하고, 상기 제2 구동신호의 폴링구간을 딜레이하여 공급하는 제2 딜레이 회로; 및

상기 제1 딜레이 회로의 구동신호에 따라 스위칭 동작하는 제3 스위치와, 상기 제2 딜레이 회로의 구동신호에 따라 상기 제3 스위치와 상보적으로 스위칭 동작하는 제4 스위치를 포함하고, 상기 제4 스위치와 상기 제3 스위치는 상기 동작전원에서 접지로 서로 직렬로 연결되는 파워 스위칭회로

를 구비하는 것을 특징으로 하는 LCD 백라이트 인버터 구동회로.
제1항에 있어서, 상기 제1 딜레이 회로는,

상기 제1 저항과 상기 제3 스위치의 내부 캐패시터에 의해 결정되는 딜레이 시간에 따라 상기 제1 구동신호의 라이징 구간을 딜레이하는 것을 특징으로 하는 LCD 백라이트 인버터 구동회로.
제1항에 있어서, 상기 제2 딜레이 회로는,

상기 제2 저항과 상기 제4 스위치의 내부 캐패시터에 의해 결정되는 딜레이 시간에 따라 상기 제2 구동신호의 폴링구간을 딜레이하는 것을 특징으로 하는 LCD 백라이트 인버터 구동회로.
제1항에 있어서, 상기 제1 스위치는,

상기 제1 저항의 일단에 연결된 베이스와, 상기 제1 저항의 타단에 연결된 이미터와, 접지에 연결된 콜렉터를 갖는 PNP 타입 트랜지스터

인 것을 특징으로 하는 LCD 백라이트 인버터 구동회로.
제1항에 있어서, 상기 제2 스위치는,

상기 제2 저항의 일단에 연결된 베이스와, 상기 동작전원에 연결된 콜렉터와, 상기 제2 저항의 타단에 연결된 이미터를 갖는 NPN 타입의 트랜지스터

인 것을 특징으로 하는 LCD 백라이트 인버터 구동회로.
제1항에 있어서, 상기 제3 스위치는,

상기 제4 스위치에 연결된 드레인과, 상기 제1 저항의 타단에 연결된 게이트와, 접지에 연결된 소스를 구비한 N 채널 FET

인 것을 특징으로 하는 LCD 백라이트 인버터 구동회로.
제1항에 있어서, 상기 제4 스위치는,

상기 동작전원에 연결된 드레인과, 상기 제2 저항의 타단에 연결된 게이트와 상기 제3 스위치에 연결된 소스를 구비한 P 채널 FET

인 것을 특징으로 하는 LCD 백라이트 인버터 구동회로.
제1항에 있어서, 상기 레벨시프터는,

상기 제어부의 제1 구동신호 출력단에 일단이 연결된 캐패시터;

상기 동작전원에 캐소드가 연결되고 상기 캐패시터의 타단에 아노드가 연결된 제너 다이오드; 및

상기 제너 다이오드와 병렬로 연결된 제3 저항을 포함하고,

상기 캐패시터와 상기 제너다이오드의 연결단에서 제2 구동신호를 공급하는 것을 특징으로 하는 LCD 백라이트 인버터 구동회로.