TWI395177B - 多通道驅動電路及其驅動方法 - Google Patents

Description

多通道驅動電路及其驅動方法

本發明是有關於一種多通道驅動電路及其驅動方法，且特別是有關於一種可以有效削減電磁干擾之多通道驅動電路及其驅動方法。

當系統應用需要多通道(multi-channel)輸出驅動電路以驅動後級的多個負載時，往往會形成相當大的瞬間驅動電流，進而對整體系統的電磁干擾(Electromagnetic Interference，EMI)造成很大的影響。為了避免多通道輸出驅動電路輸出瞬間會產生的大電流，業界提出了一種規則式時間交錯延遲的方法，以降低瞬間主峰值電流(peak current)。

請參照第1圖，其繪示傳統多通道驅動電路應用規則式時間交錯延遲方法之時脈圖。於第1圖中，對應於N個通道之N個驅動訊號，每一個驅動訊號係依序地相差一延遲時間量Δτ，以驅動對應的待驅動元件。

由於在時間上錯開而非同時驅動後級的所有待驅動元件，故避免了多通道輸出驅動電路輸出瞬間會產生過高的主峰值電流。然而，由於每一個驅動訊號係依序地轉變為高準位電壓，導致在頻譜上會伴隨產生週期性的多個高次諧波(high-order harmonic tone)。請參照第2圖，其繪示傳統多通道驅動電路應用規則式時間交錯延遲方法之頻 譜圖。於第2圖中，在倍頻處會有雜訊的存在，使得訊號雜訊比(signal to noise ratio，SNR)變差。

本發明係有關於一種多通道驅動電路及其驅動方法，應用隨機性時間交錯驅動方法於多通道驅動電路，不僅降低多通道驅動電路輸出瞬間的主峰值電流，亦可削減伴隨產生的的高次諧波，更進一步地抑制了電磁干擾。

根據本發明之第一方面，提出一種多通道驅動電路驅動方法，包括下列步驟。接收對應於多個待驅動元件之多個驅動訊號。提供多個隨機時間延遲量。依據此些隨機時間延遲量分別調整此些驅動訊號為多個延遲驅動訊號。依據此些延遲驅動訊號分別驅動此些對應的待驅動元件。

根據本發明之第二方面，提出一種多通道驅動電路，包括一時間交錯延遲電路以及一隨機產生器。時間交錯延遲電路用以接收對應於多個待驅動元件之多個驅動訊號，並提供多個時間延遲量。隨機產生器耦接至時間交錯延遲電路。其中，隨機產生器使得此些驅動訊號隨機地分別依據此些時間延遲量被調整為多個延遲驅動訊號，以分別驅動此些對應的待驅動元件。

為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：

本發明係有提出一種多通道驅動電路及其驅動方法，其應用隨機性時間交錯驅動方法於多通道驅動電路，不僅降低多通道驅動電路輸出瞬間的主峰值電流，亦可削減伴隨產生的高次諧波，進一步抑制了電磁干擾並改善訊號雜訊比。

請參照第3圖，其繪示依照本發明較佳實施例之多通道驅動電路之方塊圖。多通道驅動電路300包括一時間交錯延遲電路310及一隨機產生器(randomizer)320。時間交錯延遲電路310用以接收對應於N個複數個待驅動元件(未繪示於圖)之複數個驅動訊號CS1~CSN，N為正整數。亦即，驅動訊號CS1~CSN實質上係分別屬於N個通道。時間交錯延遲電路310並提供多個時間延遲量(time delay)。隨機產生器320耦接至時間交錯延遲電路310，其用以使得驅動訊號CS1~CSN隨機地分別依據時間交錯延遲電路310所提供之多個時間延遲量被調整為多個延遲驅動訊號DCS1~DCSN，以分別驅動對應的N個待驅動元件。

於第3圖中，茲以時間交錯延遲電路310提供N個時間延遲量為例做說明。時間交錯延遲電路310包括N個時間延遲單元311~31N，每一個時間延遲單元所提供的時間延遲量彼此間不具有規則性及關聯性。隨機產生器320使得時間交錯延遲電路310所接收之N個通道的驅動訊號CS1~CSN隨機地分別傳輸至時間延遲單元311~31N。例如，通道1之驅動訊號CS1被傳輸至時間延遲單元312，或驅動訊號CS2被傳輸至時間延遲單元31N等。

驅動訊號CS1~CSN分別依據所傳輸至的時間延遲單元之時間延遲量，來進行不同的延遲，以產生具有不同延遲的延遲驅動訊號DCS1~DCSN。之後，隨機產生器320將延遲驅動訊號DCS1~DCSN傳輸回原先的通道，以驅動對應的N個待驅動元件。請參照第4圖，其繪示依照本發明較佳實施例之多通道驅動電路之時脈圖。於第4圖中，延遲驅動訊號DCS1~DCSN轉變為高準位電壓之順序彼此間不具有規則性及關聯性。

由於在時間上錯開而非同時驅動後級的所有待驅動元件，而且每一個延遲驅動訊號非依序地轉變為驅動所需之電壓，因此在頻譜上伴隨產生的週期性的多個高次諧波的副作用會被削減。請參照第5圖，其繪示依照本發明較佳實施例之多通道驅動電路之頻譜圖。於第5圖中，可以觀察得知雜訊被隨機化(randomized)且被擾亂(scrambled)，使得雜訊趨向於高斯分佈(Gaussian Distribution)之隨機白雜訊(white noise)。亦即，本實施例所揭露之多通道驅動電路，不僅降低輸出瞬間的主峰值電流，對伴隨產生的的高次諧波亦有削減的作用，改善了電磁干擾及訊號雜訊比。

請參照第6圖，其繪示依照本發明較佳實施例之多通道驅動電路之詳細方塊圖。於第6圖中，時間交錯延遲電路310更包括一第一切換電路330及一第二切換電路340，隨機產生器320控制第一切換電路330以隨機地分別傳輸驅動訊號CS1~CSN至時間延遲單元311~31N並被 調整為延遲驅動訊號DCS1~DCSN，隨機產生器320控制第二切換電路340使得延遲驅動訊號DCS1~DCSN傳輸回原先的通道，以驅動對應N個的待驅動元件。

此外，時間延遲單元311~31N可以分別用多個子時間延遲單元取代。請參照第7圖，其繪示依照本發明另一實施例之多通道驅動電路之方塊圖。多通道驅動電路700包括時間交錯延遲電路710及隨機產生器720。時間交錯延遲電路710包括一第一切換電路730、多個第一子時間延遲單元741~74N、一第二切換電路750、多個第二子時間延遲單元761~76N以及一第三切換電路770。

隨機產生器720控制第一切換電路730，以隨機地分別傳輸驅動訊號CS1~CSN至第一子時間延遲單元741~74N，驅動訊號CS1~CSN依據多個第一時間延遲量被調整為多個第一延遲驅動訊號。隨機產生器720控制第二切換電路750，以隨機地分別傳輸多個第一延遲驅動訊號至第二子時間延遲單元761~76N，第一延遲驅動訊號依據多個第二時間延遲量被調整為多個延遲驅動訊號DCS1~DCSN。隨機產生器720控制第三切換電路770使得延遲驅動訊號DCS1~DCSN得以驅動對應的待驅動元件。

此外，亦可以應用分群驅動的技術以節省功率消耗。例如將時間交錯延遲電路所接收之N個驅動訊號區分為M組驅動訊號，其中N及M為正整數。如此一來，時間交錯延遲電路只需提供M個時間延遲量，此M個時間延遲 量彼此間不具有規則性及關聯性。隨機產生器使得M組驅動訊號隨機地分別依據此M個時間延遲量被調整，亦即，不同組驅動訊號依據不同時間延遲量被調整，而同一組中之驅動訊號係依據同一時間延遲量被調整。如此一來，不僅可以削減伴隨產生的的高次諧波，亦可降低功率消耗。

本發明亦提供一種多通道驅動電路驅動方法，請參照第8圖，其繪示依照本發明較佳實施例之多通道驅動電路驅動方法之流程圖。於步驟S800中，接收對應於多個待驅動元件之多個驅動訊號。於步驟S810中，提供多個隨機時間延遲量。於步驟S820中，依據此些隨機時間延遲量分別調整此些驅動訊號為多個延遲驅動訊號。於步驟S830中，依據此些延遲驅動訊號分別驅動對應的待驅動元件。上述之多通道驅動電路驅動方法，其操作原理已詳述於多通道驅動電路300及700中，故於此不再重述。

此外，本發明較佳地使用於發光二極體之背光模組的驅動操作，亦即，前述的多通道驅動電路300及700本身可視為一發光二極體驅動電路，其可藉由時間交錯的方法，分散背光模組中每一部分的驅動時間點，進而降低驅動時所造成的雜訊。然而，上述的應用僅為一實施例，而非本發明的限制。

本發明上述實施例所揭露之多通道驅動電路及其驅動方法，將隨機性時間交錯驅動方法應用於多通道驅動電路中，使得延遲驅動訊號轉變為驅動所需之電壓，而其時序彼此間不具有規則性及關聯性。如此一來，不僅可降低 多通道驅動電路輸出瞬間的主峰值電流，亦可使得雜訊趨向於高斯分佈之隨機白雜訊，削減了伴隨產生的的高次諧波，進一步抑制了電磁干擾並改善訊號雜訊比。

綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

300、700‧‧‧多通道驅動電路

310、710‧‧‧時間交錯延遲電路

311~31N‧‧‧時間延遲單元

320、720‧‧‧隨機產生器

330、730‧‧‧第一切換電路

340、750‧‧‧第二切換電路

741~74N‧‧‧第一子時間延遲單元

761~76N‧‧‧第二子時間延遲單元

770‧‧‧第三切換電路

第1圖繪示傳統多通道驅動電路應用規則式時間交錯延遲方法之時脈圖。

第2圖繪示傳統多通道驅動電路應用規則式時間交錯延遲方法之頻譜圖。

第3圖繪示依照本發明較佳實施例之多通道驅動電路之方塊圖。

第4圖繪示依照本發明較佳實施例之多通道驅動電路之時脈圖。

第5圖繪示依照本發明較佳實施例之多通道驅動電路之頻譜圖。

第6圖繪示依照本發明較佳實施例之多通道驅動電路之詳細方塊圖。

第7圖繪示依照本發明另一實施例之多通道驅動電路之方塊圖。

第8圖繪示依照本發明較佳實施例之多通道驅動電路驅動方法之流程圖。

Claims (8)

1. 一種多通道驅動電路之驅動方法，該驅動方法包括：a.接收對應於N個待驅動元件之N個驅動訊號，該N個驅動訊號被區分為M組驅動訊號，其中N及M為正整數M>2且N≧M；b.提供M個隨機時間延遲量；c.依據該M個隨機時間延遲量分別調整該M組驅動訊號為N個延遲驅動訊號；以及d.依據該N個延遲驅動訊號分別驅動該N個對應的待驅動元件。
2. 如申請專利範圍第1項所述之驅動方法，其係應用來驅動發光二極體的背光模組。
3. 一種多通道驅動電路，包括：一時間交錯延遲電路，用以接收對應於N個待驅動元件之N個驅動訊號，並提供M個時間延遲量，該N個驅動訊號被區分為M組驅動訊號，其中N及M為正整數，M>2且N≧M；以及一隨機產生器，耦接至該時間交錯延遲電路；其中，該隨機產生器使得該M組驅動訊號隨機地分別依據該M個時間延遲量被調整為N個延遲驅動訊號，以分別驅動該N個對應的待驅動元件。
4. 如申請專利範圍第3項所述之多通道驅動電路，其中M=N，該時間交錯延遲電路包括N個時間延遲單 元，分別用以提供該N個時間延遲量，該隨機產生器使得該N個驅動訊號隨機地分別傳輸至該N個時間延遲單元，以分別進行延遲，進而產生該N個延遲驅動訊號。
5. 如申請專利範圍第4項所述之多通道驅動電路，其中該時間交錯延遲電路更包括一第一切換電路及一第二切換電路，該隨機產生器控制該第一切換電路以隨機地分別傳輸該N個驅動訊號至該N個時間延遲單元，該隨機產生器控制該第二切換電路使得該N個延遲驅動訊號得以驅動該N個對應的待驅動元件。
6. 如申請專利範圍第3項所述之多通道驅動電路，其中M=N，該時間交錯延遲電路包括一第一切換電路、N個第一子時間延遲單元、一第二切換電路、N個第二子時間延遲單元以及一第三切換電路，該N個第一子時間延遲單元用以提供N個第一子時間延遲量，該N個第二子時間延遲單元用以提供N個第二子時間延遲量，該隨機產生器控制該第一切換電路，以隨機地分別傳輸該N個驅動訊號至該N個第一子時間延遲單元，該N個驅動訊號依據該N個第一子時間延遲量被調整為N個第一延遲驅動訊號，該隨機產生器控制該第二切換電路，以隨機地分別傳輸該N個第一延遲驅動訊號至該N個第二子時間延遲單元，該N個第一延遲驅動訊號依據該N個第二子時間延遲量被調整為該N個延遲驅動訊號，該隨機產生器控制該第三切換電路使得該N個延遲驅動訊號得以驅動該N個對應的待驅動元件。
7. 如申請專利範圍第3項所述之多通道驅動電路，其中M=N，該時間交錯延遲電路接收對應於該N個待驅動元件之該N個驅動訊號，並提供該N個時間延遲量，該隨機產生器使得該N個驅動訊號隨機地分別依據該N個時間延遲量被調整為該N個延遲驅動訊號。
8. 如申請專利範圍第3項所述之多通道驅動電路，其係應用於發光二極體背光模組的驅動電路。