CN105958972B - Pwm控制电路及pwm信号生成方法 - Google Patents
Pwm控制电路及pwm信号生成方法 Download PDFInfo
- Publication number
- CN105958972B CN105958972B CN201610402022.XA CN201610402022A CN105958972B CN 105958972 B CN105958972 B CN 105958972B CN 201610402022 A CN201610402022 A CN 201610402022A CN 105958972 B CN105958972 B CN 105958972B
- Authority
- CN
- China
- Prior art keywords
- pulse
- signal
- umber
- subcycle
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims abstract description 19
- JEIPFZHSYJVQDO-UHFFFAOYSA-N ferric oxide Chemical compound O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 claims description 127
- 230000004913 activation Effects 0.000 claims description 26
- 230000003111 delayed effect Effects 0.000 claims description 13
- 210000001367 artery Anatomy 0.000 claims description 9
- 210000003462 vein Anatomy 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 7
- 101100129590 Schizosaccharomyces pombe (strain 972 / ATCC 24843) mcp5 gene Proteins 0.000 description 18
- 210000000689 upper leg Anatomy 0.000 description 13
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 210000004556 brain Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
本发明公开了一种PWM控制电路以及PWM信号生成方法，通过在一个同步周期中，设置子周期个数、实际输出的脉冲的个数以及每个脉冲的高电平时间，来调节PWM信号的平均占空比，以使得其满足驱动要求，这不仅大大增加了系统调节的灵活性，而且在不增加系统控制复杂性的基础上，拓宽了PWM信号的平均占空比的范围。本发明技术的PWM控制电路还可输出多路PWM信号，每路的参数能够根据用户的需求独立设置。且每一路PWM信号中，脉冲的对齐模式也可以根据用户的需求来自由设定，这使得本发明技术的PWM控制电路能够满足用户的多种要求。
Description
技术领域
本发明涉及一种电力电子技术，更具体地说，涉及一种应用于背光电路中的PWM控制电路及PWM信号生成方法。
背景技术
在电子工业中，背光是一种照明的形式，常被用于LCD显示上。背光式和前光式不同之处在于背光是从侧边或是背后照射，背光式被用来增加在低光源环境中的照明度和电脑显示器、液晶荧幕上的亮度。在液晶电视LCD TV系统中，使用发光二极管LED作为背光源来照亮像素。
现有技术中，一种实现LED调光的方法是直接调节输出电流至所期望的范围，该输出电流用于驱动LED发光。通常会使输出电流在一个非零的最小值至最大输出电流之间变化。
另一种实现LED调光的方法是，通过开通和关断与LED串联连接的开关管，使得输出电流在零和最大输出电流之间切换，以达到使得平均输出电流满足驱动要求的目的。这种调光技术可以基于数字控制信号，例如脉冲宽度调制信号等。
在第二种LED调光方法中，调光的线性度将随着占空比的减小而降低。解决这一问题的一种方法是把PWM控制方式和PFM控制方式相结合。当占空比高于一定阈值时，系统采用PWM控制方式；当占空比低于一定阈值时，系统采用PFM控制方式。然而，这种方法增加了系统的复杂性，导致调光控制电路的芯片面积将变得更大，不利于小型化。
发明内容
有鉴于此，本发明提供了一种PWM控制电路以及PWM信号生成方法，以解决现有技术中系统控制较复杂，且芯片面积较大的问题。
第一方面，提供一种PWM控制电路，其特征在于，包括：
当前子周期计数电路，用于根据同步信号和子周期信号，对处于当前时刻的子周期进行计数，生成当前子周期数，所述子周期信号用于表征所述子周期的周期时间或频率；
比较电路，用于根据第一脉冲数和第二脉冲数，以及所述当前子周期数，产生激活信号，所述激活信号用于表征当前子周期是否输出脉冲，所述第一脉冲数为一个同步周期内所包含的子周期个数，所述第二脉冲数用于表征每个同步周期实际需要输出的脉冲数；
PWM生成电路，用于根据所述同步信号、所述子周期信号、所述激活信号以及一高电平时间信号，生成PWM信号。
优选地，所述PWM控制电路还包括一延时电路，用于根据所述同步信号和延时时间生成延时同步信号，其中，相邻的两个所述延时同步信号之间即为一个延时同步周期。
优选地，所述比较电路还接收一对齐模式信号，所述对齐模式信号为头对齐信号，
所述PWM信号的脉冲在所述同步信号的脉冲产生后的第一延时时间结束时开始产生，且在每一个子周期内，所述PWM信号的脉冲先为高电平后为低电平。
优选地，当所述当前子周期数不大于所述第二脉冲数时，所述激活信号为有效电平。
优选地，所述比较电路还接收一对齐模式信号，所述对齐模式信号为尾对齐信号，
所述PWM信号的脉冲在所述同步信号的脉冲产生后的第二延时时间结束时结束产生，且在每一个子周期内，所述PWM信号的脉冲先为低电平后为高电平。
优选地，当所述当前子周期数大于所述第一脉冲数与所述第二脉冲数的差值时，所述激活信号为有效电平。
优选地，所述第二脉冲数、所述当前子周期数均不大于所述第一脉冲数，所述第一脉冲数、第二脉冲数和所述当前子周期数均为大于零的自然数。
优选地，所述PWM生成电路包括持续脉冲发生器以及与门电路，
所述持续脉冲发生器，用于根据所述延时同步信号、所述子周期信号以及所述高电平时间信号，生成持续脉冲信号，
所述与门电路，接收所述持续脉冲信号和所述激活信号，以生成所述PWM信号。
优选地，所述持续脉冲发生器在每个所述延时同步周期内，在每一个所述子周期均产生一个脉冲。
优选地，所述当前子周期计数电路以所述延时同步信号为起点，以一个所述子周期的周期时间为步进，生成所述当前子周期数，所述当前子周期数用于表征当前子周期在当前延时同步周期中所处的次第。
第二方面，提供一种PWM信号生成方法，其特征在于，包括：
对处于当前时刻的子周期进行计数，生成当前子周期数；
在每个同步周期内，根据所述当前子周期数、已产生的脉冲数、第一脉冲数以及第二脉冲数，判断当前子周期是否需要输出脉冲，以生成PWM信号，所述第一脉冲数为一个同步周期内所包含的子周期个数，所述第二脉冲数用于表征每个延时同步周期实际需要输出的脉冲数。
优选地，还包括根据同步信号和延时时间生成延时同步信号，相邻的两个所述延时同步信号之间即为一个延时同步周期。
优选地，在第一模式下，在每一个延时同步周期内，所述PWM信号的脉冲在所述同步信号的脉冲产生后的第一延时时间结束时开始输出，且在每一个子周期内，所述PWM信号的脉冲先为高电平后为低电平。
优选地，在每一个延时同步周期内，判断已产生的脉冲数是否等于所述第二脉冲数，若是，则等待下一个延时同步周期；若否，则当前子周期继续输出脉冲，且已产生的脉冲数加1。
优选地，在第二模式下，在每一个延时同步周期内，所述PWM信号的脉冲在同步信号的脉冲产生后的第二延时时间结束时结束输出，且在每一个子周期内，所述PWM信号的脉冲先为低电平后为高电平。
优选地，在每一个延时同步周期内，先判断当前子周期数是否等于所述第一脉冲数与所述第二脉冲数的差值与1的和，
若是，则判断已产生的脉冲数是否等于所述第二脉冲数，若是，则等待下一个延时同步周期；若否，则当前子周期继续输出脉冲，且已产生的脉冲数加1；
若否，则等待当前子周期数等于所述第一脉冲数与所述第二脉冲数的差值与1的和。
本发明技术的PWM控制电路通过在一个延时同步周期中，设置子周期个数、实际输出的脉冲的个数以及每个脉冲的高电平时间，来调节PWM信号的平均占空比，以使得其满足驱动要求，这不仅大大增加了系统调节的灵活性，而且在不增加系统控制复杂性的基础上，拓宽了PWM信号的平均占空比的范围。本发明技术的PWM控制电路还可输出多路PWM信号，每路的参数能够根据用户的需求独立设置。且每一路PWM信号中，脉冲的对齐模式也可以根据用户的需求来自由设定，这使得本发明技术的PWM控制电路能够满足用户的多种要求。
本发明的PWM信号生成方法根据所述当前子周期数、已产生的脉冲数、第一脉冲数以及第二脉冲数，判断当前子周期是否需要输出脉冲，以生成期望的PWM信号。采用本发明的PWM信号生成方法，能够实现灵活地调节PWM信号的平均占空比，也避免了现有技术中由于单独调节PWM信号的高电平时间，在某些条件下，功耗过大的问题，或者现有技术中，通过脉冲宽度调节和脉冲频率调节结合的方式来调节平均输出电流，而导致控制复杂的问题。而且，能够较方便地实现两种脉冲对齐模式，满足用户多方面的需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为依据本发明的PWM控制电路的结构框图；
图2为依据本发明的PWM控制电路的一个工作波形图；
图3为依据本发明的PWM控制电路的另一个工作波形图；
图4为依据本发明的PWM信号生成方法的工作流程图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图1为依据本发明的PWM控制电路的结构框图，如图1所示，PWM控制电路包括延时电路11、当前子周期计数电路12、比较电路13以及PWM生成电路14。
延时电路11，用于根据同步信号Vsyn1和延时时间Tdelay生成延时同步信号Vsyn2，即将同步信号Vsyn1按照输入的延时时间Tdelay进行延时。其中，相邻的两个延时同步信号Vsyn2之间即为一个延时同步周期，每个延时同步周期内包含具有第一脉冲数个数的子周期，第一脉冲数记为num1。
当前子周期计数电路12，用于根据延时同步信号Vsyn2和子周期信号Vsub，对处于当前延时同步周期中的当前时刻的子周期进行计数，生成当前子周期数num3。所述子周期信号Vsub用于表征每个子周期的周期时间或者子周期的频率。
当第一脉冲数num1被设置好后，一个延时同步周期便被均分为第一脉冲数个子周期，则每个子周期的周期时间为一个延时同步周期的时间与第一脉冲数的比值，当获得子周期的周期时间Tsub后，根据周期与频率的关系，便可以获得子周期的频率，由此，可以得到子周期信号Vsub。
优选地，当前子周期计数电路12以延时同步信号Vsyn2为起点，以一个子周期的周期时间为步进，对子周期进行计数，以生成当前子周期数num3，当前子周期数num3用于表征当前子周期在当前延时同步周期中所处的次第。
比较电路13，用于根据第一脉冲数num1和第二脉冲数num2，以及当前子周期数num3，产生激活信号Ven，激活信号Ven用于表征当前子周期是否需要输出脉冲，第二脉冲数num2用于表征每个延时同步周期实际需要输出的脉冲数。其中，第二脉冲数num2、当前子周期数num3均不大于第一脉冲数num1，第一脉冲数num1、第二脉冲数num2和当前子周期数num3均为大于零的自然数。
优选地，比较电路13还接收一对齐模式信号Vmode，对齐模式信号有头对齐信号Vmode1和尾对齐信号Vmode2两种选择：
当对齐模式信号Vmode为头对齐信号Vmode1时，在每一个延迟同步周期内，PWM信号的脉冲在同步信号Vsyn1的脉冲产生后的第一延时时间Tdelay1结束时开始产生，也即，以一个延时同步信号Vsyn2的脉冲为起点，开始产生PWM信号的脉冲。且在每一个子周期内，PWM信号的脉冲均是先为高电平后为低电平。当当前子周期数num3不大于(即小于或者等于)第二脉冲数num2时，激活信号Ven为有效电平，在本发明实施例中，有效电平以高电平为例来进行说明，可以理解的是，在其他实施方式中，有效电平也可以为低电平。
当对齐模式信号Vmode为尾对齐信号Vmode2时，在每一个延时同步周期内，PWM信号的脉冲在同步信号Vsyn1的脉冲产生后的第二延时时间Tdelay2结束时结束产生，也即，以一个延时同步信号Vsyn2的脉冲为终点，结束产生PWM信号的脉冲。且在每一个子周期内，PWM信号的脉冲先为低电平后为高电平。当当前子周期数num3大于第一脉冲数num1与第二脉冲数num2的差值时，激活信号Ven为有效电平。
需要说明的是，比较电路13接收头对齐信号Vmode1，还是接收尾对齐信号Vmode2，是根据用户的需求决定的，用户根据想要实现的画面效果或者图像显示的“拖尾效应”，来选择相对应的对齐模式信号。
PWM生成电路14，用于根据延时同步信号Vsyn2、子周期信号Vsub、一高电平时间信号Thigh以及激活信号Ven，生成PWM信号。
PWM生成电路14包括持续脉冲发生器141以及与门电路142。
持续脉冲发生器141，用于根据延时同步信号Vsyn2、子周期信号Vsub、以及高电平时间信号Thigh，生成持续脉冲信号Vcons。延时同步信号Vsyn2决定了每个延时同步周期内，PWM信号的脉冲开始产生的时间或者，结束产生的时间；子周期信号Vsub决定了每个子周期的周期时间或者子周期的频率，由于持续脉冲发生器141在每个延时同步周期内，在每一个子周期均产生一个脉冲，所以子周期信号Vsub决定PWM信号的脉冲的周期时间；高电平时间信号Thigh用于表征在每个子周期内，脉冲的高电平时间长度，由此，当上述三个信号确定后，一个延时同步周期内的持续脉冲信号Vcons便可以唯一确定。优选地，不同延时同步周期的第一脉冲数num1以及第二脉冲数num2是不变的，PWM信号的高电平时间信号Thigh会随着驱动的需求相应地改变，以使PWM信号满足工作要求。
与门电路142，用于接收持续脉冲信号Vcons和激活信号Ven，以生成所述PWM信号。与门电路142的两个输入端分别输入持续脉冲信号Vcons和激活信号Ven，在一个子周期内，当激活信号Ven为高电平时，当前子周期PWM生成电路输出脉冲；当激活信号Ven为有低电平时，当前子周期PWM生成电路不输出脉冲。由于激活信号Ven综合反映了第一脉冲数num1、第二脉冲数num2以及对齐模式信号Vmode的信息，持续脉冲信号Vcons综合反映了子周期信号Vsub、以及高电平时间信号Thigh的信息，故两者经过逻辑电路处理后，可以得出需要的PWM信号。
需要说明的是，图1中所示的PWM控制电路以输出一路PWM信号为例，若需要输出多路PWM信号，则可以通过并联多个上述PWM控制电路来实现。其中，每一路的参数，如第一脉冲数num1、第二脉冲数num2、延时时间Tdealy以及高电平时间Thigh，都可以根据用户的需求来分别设置。
其中，延时时间Tdealy与上述PWM控制电路的应用场合和应用其的系统的工作模式相关。例如，在液晶电视LCD TV的背光电路中，延时时间Tdealy与电视画面扫描模式有关，在其中一些模式下，各路PWM信号的延时时间需要错开，而在另外一些模式下，各路PWM信号的延时时间跟通道数没有关系，这些均取决于用户使用的图像处理的算法。
图2为依据本发明的PWM控制电路的一个工作波形图。图2给出了一个头对齐模式下的工作波形图，如图2所示，其第一脉冲数为6，第二脉冲数为3，这意味着，在每个延时同步周期中，有6个子周期，每个子周期时间Tsub为一个延时同步周期时间Tsyn的1/6，实际输出3个脉冲，PWM信号的脉冲在同步信号Vsyn1的脉冲产生后的第一延时时间Tdelay1结束时开始产生，也即，以一个延时同步信号Vsyn2的脉冲为起点，在前3个子周期内输出PWM信号的脉冲，在每一个子周期内，PWM信号的脉冲先为高电平后为低电平。且在不同的延时同步周期中，PWM信号的脉冲的高电平时间不同。图2中，实际输出的PWM信号由实线所示的脉冲构成。
优选地，PWM控制电路还接收一系统时钟信号clock，与时间有关的信号，如延时时间Tdealy、高电平时间信号Thigh以及同步信号Vsyn1等，都可以以此为基准来进行计时。
激活信号Ven在当前子周期数num3不大于(即小于或者等于)第二脉冲数num2(这里为3)时，激活信号Ven为有效电平，也即，在第1、第2、第3个子周期，产生脉冲。
从图2中所示的PWM信号的波形中可以看出，每个延时同步周期中，PWM信号的平均占空比为，
其中，
PWM信号的平均占空比Dave由第一脉冲数num1、第二脉冲数num2、子周期时间Tsub以及高电平时间信号Thigh共同决定，用PWM信号控制LED的驱动电路，驱动电路驱动LED发光，若要改变LED的发光亮度，可以通过改变第一脉冲数num1、第二脉冲数num2、子周期时间Tsub或者高电平时间信号Thigh中的一个或者多个来实现。
优选地，可以使得第一脉冲数num1固定，在延时同步周期也不变的情况下，子周期时间Tsub也是不变的，通过改变第二脉冲数num2和/或高电平时间信号Thigh，来调节各路PWM信号的平均占空比Dave，从而调节LED的发光亮度；通过改变延时时间Tdelay，来调节多路PWM脉冲信号之间的相位关系，从而满足系统不同工作模式的要求。由于改变第二脉冲数num2、高电平时间信号Thigh和延时时间Tdelay都可以由用户根据需求来设置，这大大增加了系统调节的灵活性；在第二脉冲数num2和高电平时间信号Thigh取值合适时，PWM信号的平均占空比Dave可以从0％至100％的范围内变化，即在不增加系统复杂性的基础上，拓宽了PWM信号的平均占空比的范围；由于可以通过多个参数来调节PWM信号的平均占空比，也避免了现有技术中由于单独调节PWM信号的高电平时间，在某些条件下，功耗过大的问题。
图3为依据本发明的PWM控制电路的另一个工作波形图；图3给出了一个尾对齐模式下的工作波形图，如图3所示，其第一脉冲数为6，第二脉冲数为2，这意味着，在每个延时同步周期中，有6个子周期，每个子周期时间Tsub为一个延时同步周期时间Tsyn的1/6，实际输出2个脉冲，PWM信号的脉冲在同步信号Vsyn1的脉冲产生后的第二延时时间Tdelay2结束时结束产生，也即，以一个延时同步信号Vsyn2的脉冲为终点，结束产生PWM信号的脉冲。且在每一个子周期内，PWM信号的脉冲先为低电平后为高电平。
激活信号Ven在当前子周期数num3大于第一脉冲数num1(这里为6)与第二脉冲数num2(这里为2)的差值(这里为4)时，激活信号Ven为有效电平，也即，在第5、第6个子周期，产生脉冲。
另外，本发明还提供一种PWM信号生成方法，包括以下步骤：
S01：根据同步信号Vsyn1和延时时间Tdelay生成延时同步信号Vsyn2，相邻的两个延时同步信号之间即为一个延时同步周期，每个所述延时同步周期内包含具有第一脉冲数num1个数的子周期；
S02：对处于当前时刻的所述子周期进行计数，生成当前子周期数num3；
S03：在每个子周期内，根据子周期信号Vsub和高电平时间信号Thigh产生脉冲，所述子周期信号Vsub用于表征每个子周期的周期时间Tsub或者子周期频率；
S04：在每个所述延时同步周期内，根据所述当前子周期数num3、已产生的脉冲数num4、所述第一脉冲数num1以及第二脉冲数num2，判断当前子周期是否需要输出脉冲，以生成PWM信号，所述第二脉冲数num2用于表征每个延时同步周期实际需要输出的脉冲数，所述已产生的脉冲数是指在每个延时同步周期中，已经输出的脉冲数。
在第一模式下，这里指头对齐模式，在每一个延时同步周期内，PWM信号的脉冲在同步信号的脉冲产生后的第一延时时间结束时开始输出，且在每一个子周期内，PWM信号的脉冲先为高电平后为低电平。
在第二模式下，这里指尾对齐模式，在每一个延时同步周期内，所述PWM信号的脉冲在同步信号的脉冲产生后的第二延时时间结束时结束输出，且在每一个子周期内，所述PWM信号的脉冲先为低电平后为高电平。
图4为依据本发明的PWM信号生成方法的工作流程图。如图4所示：
在每一个延时同步周期开始后，先判断是否为头对齐模式，若是头对齐，则判断已产生的脉冲数num4是否等于所述第二脉冲数num2，若等于第二脉冲数num2，则等待下一个延时同步周期；若不等于第二脉冲数num2，则当前子周期继续输出脉冲，且已产生的脉冲数num4加1。
例如，在图2中，为头对齐模式下的工作波形，该模式下，PWM信号的脉冲在延时同步信号Vsyn2的脉冲产生后立即产生，当已产生的脉冲数num4小于第二脉冲数num2(这里为3)时，需要继续产生脉冲，且将当前已产生的脉冲数num4加1,；当已产生的脉冲数num4已经等于第二脉冲数num2(这里为3)时，则表示当前延时同步周期内，不需要继续产生脉冲，等待下一个延时同步周期即可。
在每一个延时同步周期内，若判断后不是头对齐模式，则表明为尾对齐模式，此时需要先判断当前子周期数num3是否等于所述第一脉冲数num1与所述第二脉冲数num2的差值与1的和：
若是，则判断已产生的脉冲数num4是否等于第二脉冲数num2，若等于第二脉冲数num2，则等待下一个延时同步周期；若不等于第二脉冲数num2，则当前子周期继续输出脉冲，且已产生的脉冲数num4加1；
若否，则继续等待直至当前子周期数num3等于所述第一脉冲数num1与所述第二脉冲数num2的差值与1的和。
例如，在图3中，为尾对齐模式下的工作波形，该模式下，PWM信号的脉冲在延时同步信号Vsyn2的脉冲产生后立即结束产生，由于该模式下，PWM信号的脉冲是在当前延时同步周期的最后几个子周期产生，则需要先判断，当前子周期是否为开始产生脉冲的那个子周期，判断的具体方法为，判断当前子周期数num3是否等于所述第一脉冲数num1与所述第二脉冲数num2的差值与1的和，这里，即判断当前子周期数num3是否等于6-2+1即5：
当当前子周期数num3等于5时，则再去判断已产生的脉冲数num4是否等于第二脉冲数num2(这里为2)，当已产生的脉冲数num4不等于第二脉冲数num2(这里为2)时，则表示需要继续产生脉冲，且将当前已产生的脉冲数num4加1；当已产生的脉冲数num4已经等于第二脉冲数num2(这里为2)时，则表示当前延时同步周期内，不需要继续产生脉冲，等待下一个延时同步周期即可。
当当前子周期数num3小于5时，则需要继续等待直至当前子周期数num3等于5。
本发明的PWM信号生成方法根据所述当前子周期数、已产生的脉冲数、第一脉冲数以及第二脉冲数，判断当前子周期是否需要输出脉冲，以生成期望的PWM信号。采用本发明的PWM信号生成方法，能够实现灵活地调节PWM信号的平均占空比，也避免了现有技术中由于单独调节PWM信号的高电平时间，在某些条件下，功耗过大的问题，或者现有技术中，通过脉冲宽度调节和脉冲频率调节结合的方式来调节平均输出电流，而导致控制复杂的问题。而且，能够较方便地实现两种脉冲对齐模式，满足用户多方面的需求。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (16)
1.一种PWM控制电路，其特征在于，包括：
当前子周期计数电路，用于根据同步信号和子周期信号，对处于当前时刻的子周期进行计数，生成当前子周期数，所述子周期信号用于表征所述子周期的周期时间或频率；
比较电路，用于根据第一脉冲数和第二脉冲数，以及所述当前子周期数，产生激活信号，所述激活信号用于表征当前子周期是否输出脉冲，所述第一脉冲数为一个同步周期内所包含的子周期个数，所述第二脉冲数用于表征每个同步周期实际需要输出的脉冲数；
PWM生成电路，用于根据所述同步信号、所述子周期信号、所述激活信号以及一高电平时间信号，生成PWM信号。
2.根据权利要求1所述的PWM控制电路，其特征在于，所述PWM控制电路还包括一延时电路，用于根据所述同步信号和延时时间生成延时同步信号，其中，相邻的两个所述延时同步信号之间即为一个延时同步周期。
3.根据权利要求2所述的PWM控制电路，其特征在于，所述比较电路还接收一对齐模式信号，所述对齐模式信号为头对齐信号，
所述PWM信号的脉冲在所述同步信号的脉冲产生后的第一延时时间结束时开始产生，且在每一个子周期内，所述PWM信号的脉冲先为高电平后为低电平。
4.根据权利要求3所述的PWM控制电路，其特征在于，当所述当前子周期数不大于所述第二脉冲数时，所述激活信号为有效电平。
5.根据权利要求2所述的PWM控制电路，其特征在于，所述比较电路还接收一对齐模式信号，所述对齐模式信号为尾对齐信号，
所述PWM信号的脉冲在所述同步信号的脉冲产生后的第二延时时间结束时结束产生，且在每一个子周期内，所述PWM信号的脉冲先为低电平后为高电平。
6.根据权利要求5所述的PWM控制电路，其特征在于，当所述当前子周期数大于所述第一脉冲数与所述第二脉冲数的差值时，所述激活信号为有效电平。
7.根据权利要求1所述的PWM控制电路，其特征在于，所述第二脉冲数、所述当前子周期数均不大于所述第一脉冲数，所述第一脉冲数、第二脉冲数和所述当前子周期数均为大于零的自然数。
8.根据权利要求4或6所述的PWM控制电路，其特征在于，所述PWM生成电路包括持续脉冲发生器以及与门电路，
所述持续脉冲发生器，用于根据所述延时同步信号、所述子周期信号以及所述高电平时间信号，生成持续脉冲信号，
所述与门电路，接收所述持续脉冲信号和所述激活信号，以生成所述PWM信号。
9.根据权利要求8所述的PWM控制电路，其特征在于，所述持续脉冲发生器在每个所述延时同步周期内，在每一个所述子周期均产生一个脉冲。
10.根据权利要求2所述的PWM控制电路，其特征在于，所述当前子周期计数电路以所述延时同步信号为起点，以一个所述子周期的周期时间为步进，生成所述当前子周期数，所述当前子周期数用于表征当前子周期在当前延时同步周期中所处的次第。
11.一种PWM信号生成方法，其特征在于，包括：
对处于当前时刻的子周期进行计数，生成当前子周期数；
在每个同步周期内，根据所述当前子周期数、已产生的脉冲数、第一脉冲数以及第二脉冲数，判断当前子周期是否需要输出脉冲，以生成PWM信号，所述第一脉冲数为一个同步周期内所包含的子周期个数，所述第二脉冲数用于表征每个延时同步周期实际需要输出的脉冲数。
12.根据权利要求11所述的PWM信号生成方法，其特征在于，还包括根据同步信号和延时时间生成延时同步信号，相邻的两个所述延时同步信号之间即为一个延时同步周期。
13.根据权利要求12所述的PWM信号生成方法，其特征在于，在第一模式下，在每一个延时同步周期内，所述PWM信号的脉冲在所述同步信号的脉冲产生后的第一延时时间结束时开始输出，且在每一个子周期内，所述PWM信号的脉冲先为高电平后为低电平。
14.根据权利要求13所述的PWM信号生成方法，其特征在于，在每一个延时同步周期内，判断已产生的脉冲数是否等于所述第二脉冲数，若是，则等待下一个延时同步周期；若否，则当前子周期继续输出脉冲，且已产生的脉冲数加1。
15.根据权利要求12所述的PWM信号生成方法，其特征在于，在第二模式下，在每一个延时同步周期内，所述PWM信号的脉冲在同步信号的脉冲产生后的第二延时时间结束时结束输出，且在每一个子周期内，所述PWM信号的脉冲先为低电平后为高电平。
16.根据权利要求15所述的PWM信号生成方法，其特征在于，在每一个延时同步周期内，先判断当前子周期数是否等于所述第一脉冲数与所述第二脉冲数的差值与1的和，
若是，则判断已产生的脉冲数是否等于所述第二脉冲数，若是，则等待下一个延时同步周期；若否，则当前子周期继续输出脉冲，且已产生的脉冲数加1；
若否，则等待当前子周期数等于所述第一脉冲数与所述第二脉冲数的差值与1的和。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610402022.XA CN105958972B (zh) | 2016-06-07 | 2016-06-07 | Pwm控制电路及pwm信号生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610402022.XA CN105958972B (zh) | 2016-06-07 | 2016-06-07 | Pwm控制电路及pwm信号生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105958972A CN105958972A (zh) | 2016-09-21 |
| CN105958972B true CN105958972B (zh) | 2018-11-27 |
Family
ID=56908964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610402022.XA Active CN105958972B (zh) | 2016-06-07 | 2016-06-07 | Pwm控制电路及pwm信号生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105958972B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545125B (zh) * | 2017-09-21 | 2023-11-14 | 富满微电子集团股份有限公司 | 采用脉冲宽度补偿算法的脉冲调制控制方法及系统 |
| CN108551336B (zh) * | 2018-03-26 | 2022-01-18 | 南京矽力微电子技术有限公司 | 脉冲信号占空比的计算方法和计算电路 |
| CN113162589A (zh) * | 2021-02-23 | 2021-07-23 | 潍坊歌尔微电子有限公司 | 时序调整方法、终端设备及存储介质 |
| CN114429756B (zh) * | 2021-12-31 | 2024-02-23 | 上海矽力杰微电子技术有限公司 | 背光扫描方法，背光驱动器以及显示设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101515761B (zh) * | 2009-04-03 | 2011-01-05 | 北京新雷能有限责任公司 | 一种可调节死区时间的反激电路的同步整流电路 |
| CN101652004B (zh) * | 2009-04-10 | 2013-01-23 | 成都芯源系统有限公司 | 白光led电路及控制白光led平均电流的方法 |
| KR20130055606A (ko) * | 2010-04-15 | 2013-05-28 | 노벨러스 시스템즈, 인코포레이티드 | 가스 및 액체 주입 방법들 및 장치 |
| CN204069407U (zh) * | 2014-04-02 | 2014-12-31 | 杭州士兰控股有限公司 | Led调光装置 |
-
2016
- 2016-06-07 CN CN201610402022.XA patent/CN105958972B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105958972A (zh) | 2016-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3446548B1 (en) | Lighting applications, in particular led based lighting applications | |
| US11122662B2 (en) | Modular lighting application | |
| CN105958972B (zh) | Pwm控制电路及pwm信号生成方法 | |
| US8599915B2 (en) | Phase-shifted pulse width modulation signal generation device and method therefor | |
| EP1994799B1 (en) | Led dimming control technique for increasing the maximum pwm dimming ratio and avoiding led flicker | |
| JP6096332B2 (ja) | 照明装置を制御する方法、照明コントローラ及び照明システム | |
| US7768216B2 (en) | Control circuit and method for controlling light emitting diodes | |
| CN107959990A (zh) | 电力供应器瞬态或用于多重led通道系统的可听噪声减小方法 | |
| TW201607368A (zh) | 用於改善發光二極體壽命及調光裝置中之顏色品質之方法及系統 | |
| CN103582240A (zh) | 控制led光源的调光控制器、驱动电路和调光方法 | |
| CN102446487B (zh) | 单电感器多led灯串的驱动器及方法 | |
| JP2009188135A (ja) | Ｌｅｄドライバおよび電子機器 | |
| CN104936338A (zh) | 与市电同步的pwm调光 | |
| CN105206228B (zh) | 亮度线性变化自行调节的led扫描阵列驱动芯片和调节方法 | |
| CN1909754B (zh) | 光源装置与其可调光的发光二极管控制电路 | |
| JP2010533885A (ja) | 回路装置及びセグメントｌｅｄバックライトの駆動方法 | |
| KR101167201B1 (ko) | 다이렉트 모드를 갖는 디지털 ｐｗｍ 방식에서 디밍 신호를 이용한 ｄｃ－ｄｃ 컨버터용 ｐｗｍ 신호 생성회로 및 이를 이용한 ｌｅｄ 구동회로 | |
| CN113498233A (zh) | 用于多通道led驱动器的智能无闪烁pwm生成 | |
| CN102918928A (zh) | 用于控制具有一定数量半导体发光物的被布置用于指示和标记机场交通区的发光装置的光通量的方法 | |
| CN104768284A (zh) | 消除基于led的显示系统中的可见闪烁 | |
| US9101023B2 (en) | Light-emitting element driving circuit and display device | |
| Zhao et al. | An energy conservation based high-efficiency dimmable multi-channel LED driver | |
| CN201078622Y (zh) | 一种提供高功率发光二极管的彩色混光控制装置 | |
| CN109922572A (zh) | 一种μLED电流模式像素驱动电路系统 | |
| TWI723837B (zh) | 電流驅動裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province Patentee after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd. Address before: 310012 room A1501, science and Technology Park, East Software Park, No. 90, Wensanlu Road, Zhejiang, China Patentee before: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd. |