CN1489342A - 连接可寻址荫蔽端口和用于串行总线网络的协议 - Google Patents

连接可寻址荫蔽端口和用于串行总线网络的协议 Download PDF

Info

Publication number
CN1489342A
CN1489342A CNA031530362A CN03153036A CN1489342A CN 1489342 A CN1489342 A CN 1489342A CN A031530362 A CNA031530362 A CN A031530362A CN 03153036 A CN03153036 A CN 03153036A CN 1489342 A CN1489342 A CN 1489342A
Authority
CN
China
Prior art keywords
circuit
serial bus
asp
lasp
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031530362A
Other languages
English (en)
Inventor
R��N����ϣ
R·N·乔希
M·S·加里
K·L·威廉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN1489342A publication Critical patent/CN1489342A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

连接可寻址荫蔽端口(LASP)和协议允许寻址所述LASP并使用单个协议或协议旁路输入配置LASP的多个次测试访问端口(TAP)的连接。级联多个LASP并使用LASP协议或协议旁路输入配置其次TAP的连接。

Description

连接可寻址荫蔽端口和用于串行总线网络的协议
技术领域
本发明一般涉及串行总线在装置、系统、电路板或网络之间通信中的应用，尤其涉及串行底板总线。本发明可用于使用或可以使用串行通信总线的任何环境中，包括电路板、底板、集成电路和系统。
技术背景
IEEE标准1149.1(JTAG)提供边界扫描体系结构和用于集成电路(IC)的串行测试总线(test bus)。在电路板级测试中，多个IC可以在测试总线上连接在一起以便同时访问所有IC。配备这些JTAG集成电路的电路板可以在底板层使用两个基本接入方案连接。第一方案是串联菊链电路板在一起来允许同时访问所有电路板。第二个方案是提供每个电路板一个可寻址接口以便单独访问电路板。第一方案的缺点在于如果一个电路板从底板中除去，则不能访问其它的电路板。第二方案通过使用可寻址方案访问底板内其余的电路板来解决这个问题。第二方案的实例在美国专利6,363,443中有详细描述，并通过应用加入这里。
通过在单独扫描通路上划分IC的子设备设计一些电路板是较佳的。这种分割允许分别访问IC的子设备组，这给出了几个优点。一个优点是以更高的JTAG测试总线时钟速率访问的IC可以包含于一个组中，而以更低的测试总线时钟速率运作的IC可以置于另一个组中。因此测试总线加速收集(binning)是可能的。在分别的扫描通路上划分IC的另一个优点是它允许访问第一访问通路组来启动自测试操作，随后，在该组进行自测试时，访问另一个扫描通路组来启动该IC组的测试。再一个优点是某些IC可以包括可以通过JTAG测试总线实现的仿真和调试特性。能将这些类型的IC与其它IC分置于不同组中可以使基于调试和仿真操作的JTAG执行效率有所提升。
美国专利6,363,443中描述的可寻址荫蔽端口(Addressable Shadow Port)(ASP)使用在JTAG测试总线上透明地传输的荫蔽协议。在底板层，荫蔽协议用于沿底板测试总线发送地址来启用多个电路板驻留的ASP中的一个。一旦启用，该可寻址电路板ASP允许底板JTAG测试总线与可寻址电路板的IC通信。如果该电路板具有多个扫描通路来允许访问上述分组形式中的IC，则每个扫描通路组都将需要ASP和相关地址。因此具有多个扫描通路的电路板将要求多个ASP中的每一个都具有不同的地址。
已知允许系统的主扫描通路用次扫描通路增大的连接器电路，该副扫描电路可以从主扫描通路中单独选择。这些是通过将具有指令的寄存器置于扫描通路之间来配置的。
发明内容
本发明总的目的是提供一种用于与串行总线上的装置进行通信的电路和改进的方法。
根据本发明的第一方面，本目的以及其它目的和特征是通过用于在装置之间通过串行总线通信的系统实现的，该串行总线使用通过沿串行总线发送包含所选ASP电路地址的广播消息所选择的可寻址荫蔽端口(ASP)电路。在该ASP电路上提供多个输出端口，每个输出端口能将串行总线从控器连接到串行总线。广播消息中的第一配置代码确定数据信号通过ASP电路的路由，由此串行通路将包括一个、一些或所有连接到ASP电路输出端口的串行总线从控器。
本发明的第二方面包括用于在装置之间通过串行总线通信的系统，该串行总线使用通过沿串行总线发送包含所选ASP电路地址的广播消息所选择的可寻址荫蔽端口(ASP)电路。在ASP电路上提供级联输入线和级联输出线，该级联输入线能接收来自另一个ASP电路的数据信号，该级联输出线能传送数据信号到另一个ASP电路。广播消息的第二配置代码确定ASP电路是否作为独立电路工作，或它是否从级联输入线接收数据以及是否通过级联输出线传送数据。
本发明的第三方面提供通过在装置之间通过串行总线通信的方法给出，该串行总线使用具有多个输出端口的可寻址荫蔽端口(ASP)电路。沿串行总线发送广播消息，该广播消息包括所选ASP电路的地址和第一配置代码。该第一配置代码确定数据信号通过所选ASP电路的路由。配置该所选ASP电路以使数据通路不包括或包括连接到多个输出端口中的某一个上的一些或所有串行总线的从控器。
本发明的第四方面包括用于在装置之间通过串行总线通信的方法，该串行总线使用具有测试数据输入线和级联输入线以及测试数据输出线和级联输出线的可寻址荫蔽端口(ASP)电路。沿串行总线发送广播消息，该广播消息包括所选ASP电路的地址和第二配置代码。该第二配置代码决定输入信号是由测试数据输入线接收还是由级联输入线接收以及输出信号是由测试数据输出线发送还是由级联输出线发送。根据第二配置代码配置所选ASP电路以便由测试数据输入线或级联输入线接收数据以及由测试数据输出线或级联输出线发送数据。
本发明的第五方面包括可寻址连接系统。一主控器传递数据。提供至少一个可以接收来自主控器的数据的从控器。可寻址连接电路连接于主控器和从控器之间，并响应广播消息通过其地址识别所选连接电路。该连接电路具有多个输出端口，其中的一个连接到至少一个从控器。连接电路中的输出配置电路响应广播消息的第一配置代码来配置该多个输出端口，从而使具有主控器的数据通路将包括不连接到，或连接到一些或全部输出端口的从控器。
本发明的第六方面给出可寻址连接系统。一主控器进行数据通信。提供至少一个从控器来接收来自主控器的数据。可寻址连接电路连接于主控器和从控器之间并响应广播消息来通过其地址识别所选连接电路。该连接电路具有级联输入线和级联输出线，该级联输入线能接收来自另一个可寻址连接电路的数据，而该级联输出线能发送数据到另一个可寻址连接电路，该连接电路还具有分别连接到串行总线的测试数据输入线和测试数据输出线。连接电路中的级联配置电路响应广播消息的第二配置代码来配置连接电路输入线和输出线，以便通过测试数据输入线或级联输入线接收输入数据并通过测试数据输出线或级联输出线发送输出数据。
本发明的第七方面包括用于在装置之间通过串行总线通信的系统，该串行总线使用通过沿串行总线发送包含所选ASP电路地址的广播消息选择的可寻址荫蔽端口(ASP)电路。一组级联ASP电路包括为沿测试数据输入线接收输入数据并沿级联输出线发送输出数据而配置的第一ASP电路。配置最末ASP电路以便沿级联输入线接收输入数据和沿测试数据输出线发送输出数据，其中该最末ASP电路根据广播消息中的位置数据确定其在级联ASP电路组中的位置并确定它就是发送确认消息给广播消息的发送端的电路。
本发明的第八方面包括用于在装置之间通过串行总线通信的方法，该串行总线使用多个可寻址荫蔽端口(ASP)。从消息源发送广播消息到串行总线上的所有装置，该广播消息包括所选ASP电路的地址和至少一个配置串行总线上的ASP电路使其用于级联连接的配置消息。配置总线上的ASP电路为至少第一ASP电路和最末ASP电路，该最末ASP电路由包含于配置消息的位置数据确定其位置以及确定它就是把广播消息作为确认消息发送回消息源的电路。
本发明的第九方面包括用于在装置之间通过串行总线通信的系统，该串行总线使用通过沿串行总线发送包含所选ASP电路地址的广播消息选择的可寻址荫蔽端口(ASP)电路。ASP电路包括多个输出端口，每个输出端口能将串行总线从控器连接到该串行总线。ASP电路中的配置电路响应广播消息的第一配置代码以决定数据信号通过ASP电路的路由，由此在通路中没有连接到输出端口的串行总线从控器，或有一些或全部连接到输出端口的串行总线从控器。ASP电路上的旁路输入接收硬连线的旁路代码，该旁路代码确定ASP电路的配置并撤销(overrule)由广播消息的配置代码设置的配置。
附图说明
图1所示是实现本发明的LASP电路所需的电路框图。
图2所示是本发明的协议的IDLE比特对的转换时序图。
图3所示是本发明的协议的SELECT比特对的转换时序图。
图4所示是本发明的协议的逻辑1数据比特对的转换时序图。
图5所示是本发明的协议的逻辑0数据比特对的转换时序图。
图6所示是本发明的选择和确认协议。
图7-图14所示是当LASP不与一个或多个LASP级联(单个LASP)时，主TAP到次TAP的连接。它包括配置主和次TAP连接所需的LASP协议和协议旁路输入的命令字段的实例。
图15-图22所示是当LASP与一个或多个LASP级联并且是级联链的第一LASP时，主和次TAP的连接。它包括配置主和次TAP连接所需的LASP协议和协议旁路输入的命令字段的实例。
图23-图30所示是当LASP与一个或多个LASP级联并且不是级联链的第一和最末LASP时，主和次TAP的连接。它包括配置主和次TAP连接所需的LASP协议和协议旁路输入的命令字段的实例。
图31-图38所示是当LASP与一个或多个LASP级联并且不是级联链的第一而是最末LASP时，主和次TAP的连接。它包括配置主和次TAP连接所需的LASP协议和协议旁路输入的命令字段的实例。
图39-图40所示是用使用LASP的配置字段的次TAP连接和数据通路制成的表格。
图41-图42所示是用使用旁路输入的次TAP连接和数据通路制成的表格。
图43所示是用于寻址和配置3个级联LASP的主到次TAP连接的完整的选择和确认协议的实例。
图44所示是使用串行总线主控器(SBM)的底板到电路板连接和3个级联的LASP的实例。
图45-图51所示是3个使用LASP协议或旁路输入的级联LASP的主和次TAP连接和扫描数据通路。
具体实施方式
在本说明书中，将使用以下简称。
TAP表示测试访问端口，即连接到1149.1总线的装置的标准硬件接口。
TMS表示测试模式选择线，即1149.1总线的控制线。
TDO表示测试数据输出线，即1149.1总线传输串行数据到其上的线中的一个。
TDI表示测试数据输入线，即1149.1总线传输数据到其上的线中的一个。
TCK表示测试时钟线，即用于使连接于1149.1串行总线的所有装置在装置之间同步传输的公共时钟线。
串行总线从控器是能由串行总线主控器通过串行总线网络通信和启用的装置或电路。此应用中所用的串行总线从控器涉及任何明确定义的逻辑块或具有用于与串行总线接口的输入和输出电路的电路。为简化起见，本申请将串行总线从控器视为印制于包含多个插入系统底板的IC的电路板上。但是，应该理解本发明可以用于符合下述串行总线从控器定义的应用中：(1)IC的子电路，(2)公共衬底上的IC(即，多芯片组件)，(3)在印刷电路板上的IC，(3)插入系统底板的电路板，(4)子系统中的底板，(5)系统中的子系统，或(6)连接到其它系统的系统。在本申请的其余部分中，串行总线从控器将被称作SBS。
串行总线主控器是能输出必要的控制信号以便和串行总线从控器通过串行总线网络通信的电路或装置。
这里定义串行总线主控器和电路，它们提供在底板内将SBM通过1149.1串行总线网络连接到许多电路板之一的可寻址方法。这里的电路和相关协议被称作连接可寻址荫蔽端口(LASP)。术语“荫蔽”表示协议和电路的性质，由于它位于其相关的串行总线的本底上。术语“连接”表示它连接多个SBS和级联多个LASP以扩展菊链的能力。该LASP协议被设计为能与标题为“Addressable shadow port andprotocol for serial bus networks″于2002年3月26日授予Whetsel的美国专利6,363,443所揭示的可寻址荫蔽端口(ASP)协议共存并完全兼容。在1149.1串行总线工作时，LASP不工作且不干扰总线的工作。当1149.1底板串行总线在空载(IDLE)或复位(RESET)状态时，LASP可以启用。当在底板内需要将SBM连接到某一电路板时，LASP启用。在LASP用于将电路板连接到SBM后，LASP被禁止并且对于1149.1串行总线或与之相关的任何总线的正常运行是透明的。由于本发明是通过其独特的协议运作的，它并非1149.1协议的一个部分，为此在没有对1149.1标准进行修改或不需要附加硬件转换电路的情况下，提供了一种针对将1149.1标准范围扩展到底板环境的解决方案。
图1是示出实现本发明的LASP的电路图。该LASP电路包括用于接合底板1149.1串行总线信号(PTDI，PTMS，PTCK，PTDO)的主TAP，和接合电路板层1149.1串行总线信号的次TAP。每个次TAP和信号(STDI，STMS，STCK，STDO)接口。该实施例使用具有一个主TAP和三个次TAP的LASP。理论上，LASP是能用于将一组主TAP信号与一组次TAP信号直接连接的简单开关；例如，将底板TAP信号与电路板级TAP连接。该LASP提供在这两接口上所需的全部信号缓冲。可以使用LASP协议或协议旁路输入(BYP5-BYP0)来配置主次TAP的连接。
LASP的多数操作与PTCK输入同步。PTCK总是直接缓冲到(STCK2-STCK0)输出。可以配置PTDO来接收(STDI2-STDI0)。可以配置(STCO2-STCO0)来接收PTDI、(STDI2-STDI0)或级联测试数据输入(CTDI)。可以配置级联测试数据输出(CTDO)来接收(STDI2-STDI0)或(CTDI)。CTDI输入和CTDO输出便于级联多个LASP，这将在以下说明。可以同样地配置(STMS2-STMS0)输出来接收PTMS输入。当断开任何一个次TAP时，其对应的STMS为高阻抗。在断开该次TAP时，对应的STMS保持其最终的低电平或高电平，使该次TAP保持其最后的稳定状态。
输入到LASP的地址被用于识别装有LASP的电路板。输入到LASP的位置信号被用于识别该LASP在级联链中的位置。该实施例采用10位(A9-A0)的地址输入和3位(P2-P0)的位置输入。
用于LASP协议接收和LASP协议发送的逻辑块分别负责选择协议的接收和确认协议的发送。该连接控制逻辑块负责监控1149.1底板串行总线的状态和地址匹配。根据LASP协议的结果或协议旁路(BYP5-BYP0)输入，连接控制逻辑块还配置主和次TAP的连接。在连接中，它还设置CON2-CON1输出的状态。
在选择协议传输期间，LASP协议接收逻辑电路从SBM接收PTDI输入序列。如果在选择协议传输期间接收的地址和位置与输入到连接控制逻辑块的电路板的地址和位置匹配，则连接控制逻辑块根据在选择协议传输期间接收的配置来配置主TAP与次TAP的连接。随后，LASP协议传输逻辑块通过PTDO输出发送确认协议回SBM，该确认协议包含电路板的地址、位置和配置。SBM响应接收到该确认协议而输出1149.1串行总线协议到底板上以便连续地输入数据到所选电路板和从该所选电路板输出数据，通过由连接控制逻辑块构成的主TAP和次TAP之间的连接。
如果在选择协议传输期间接收的地址与电路板地址输入不匹配，则连接控制逻辑块不会在主TAP和次TAP之间建立连接，并不会发送确认协议到SBM。响应没有接收确认协议，SBM检测出电路板地址不存在或不能响应，因而不会尝试传输串行数据到使用1149.1串行总线协议的电路板。
为了使SBM和LASP在不使用1149.1的TMS控制信号的情况下传送选择和确认协议，采用类似于为ASP开发的编码方案，允许控制和数据信息在单个线路通道上一同发送。在图6中，该编码方案允许SBM从其TDO输出发送选择协议到LASP的PTDI输入。同样地，该编码方案允许所选LASP从其PTDO输出发送确认协议到SBM的TDI输入。在两种处理(transaction)中，沿单个底板线路通道发送协议。选择协议通过SBM的TDO输出和LASP的PTDI输入之间的线路通道。确认协议通过所选LASP的PTDO输出和SBM的TDI输入之间的线路通道。可扩展该编码方案以允许多个LASP的级联。当多个LASP被级联时，编码方案允许SBM从其TDO输出发送选择协议到所有级联的LASP的PTDI输入。同样地，该编码方案允许所选级联链中的最后的LASP从其PTDO输出发送确认协议到SBM的TDI输入。
选择和确认协议都需要一种发送控制方法来标示：(1)空载条件，(2)起动数据传输条件(start data transfer condition)以及(3)终止数据传输条件(stopdata transfer condition)。此外，两协议都需要一种在起动和终止数据传输条件之间的间隔期间的发送数据方法。
为了实现控制信号和数据信号两者在单个线路上发送，LASP使用由ASP使用的比特对编码方案。这样，LASP与ASP共存并完全兼容。在选择和确认协议期间，该编码的比特对在SBM和LASP之间与底板TCK信号同步传输。需要两个TCK来发送每个编码的比特对。图2-5表明了该比特对编码。图2表明了空载比特对，图3表明了选择比特对，图4表明了逻辑1比特对，而图5表明了逻辑0比特对。
图2中，称为空载(I)的编码控制信号，通过从发送端传输两个连续的逻辑1比特到接收端来标识。在选择协议期间，SBM(发送端)在其TDO输出上输出空载比特对到LASP(接收端)的PTDI输入。在确认协议期间，所选的LASP(发送端)在其PTDO输出上输出空载比特对到SBM(接收端)的TDI输入。在图2的时序图上，可以看到空载比特对在TCK的下降沿从发送端输出，并在TCK的上升沿输入到接收端。
图3中，称为选择(S)的编码控制信号，通过从发送端发送两个连续的逻辑0比特到接收端来识别。在选择协议期间，SBM(发送端)在其TDO输出上输出选择比特对到LASP(接收端)的PTDI输入。在确认协议期间，所选ASP(发送端)在其PTDO输出上输出空载比特对到SBM(接收端)的TDI输入。在图3的时序图上，可以看到选择比特对在TCK的下降沿从发送端输出，并在TCK的上升沿输入到接收端。
图4中，称为数据(D)的编码的逻辑1信号，通过从发送端发送逻辑0比特后发送逻辑1比特到接收端来标识。在选择协议期间，SBM(发送端)在其TDO输出上输出逻辑1数据比特对到LASP(接收端)的PTDI输入。在确认协议期间，所选LASP(发送端)在其PTDO输出上输出逻辑1数据比特对到SBM(接收端)的TDI输入。在图4的时序图上，可以看到逻辑1比特对在TCK的下降沿从发送端输出，并在TCK的上升沿输入到接收端。
图5中，称为数据(D)的编码逻辑0信号，过从发送端发送逻辑1比特后发送逻辑0比特到接收端来标识。在选择协议期间，SBM(发送端)在其TDO输出上输出逻辑0数据比特对到LASP(接收端)的PTDI输入。在确认协议期间，所选LASP(发送端)在其PTDO输出上输出逻辑0数据比特对到SBM(接收端)的TDI输入。在图5的时序图上，可以看到逻辑0比特对在TCK的下降沿从发送端输出，并在TCK的上升沿输入到接收端。
注意，逻辑1数据比特对由0和1比特的序列表示而逻辑0数据比特对由1和0比特的序列表示，可以颠倒这种定义而不背离本发明。还要注意，比特对的上升沿和下降沿的时序性质可以按应用的需要重新定义而不背离本发明。
由两个连续1表示的空载比特对和由两个连续0表示的选择比特对可以转换而不背离本发明。当1149.1串行总线在其复位或空载状态时，来自SBM和从控器的TDO输出禁用到高逻辑电平。当1149.1串行总线在其复位或空载状态时，协议可以在总线上输出。由于选择和确认协议都通过输出空载比特对起始或终止，空载比特对处于和禁止的TDO输出同样的逻辑电平，即高电平，是有意义的。因此，该对所示由两个连续1表示空载比特对的定义使在1149.1的协议和当前协议之间能清楚地转换。通过使用该空载比特对的定义还可以避免LASP协议的无意接入。
图6是完整的LASP协议的实例，它包括选择协议的接收，如果适用的话，随后是确认协议的传输。选择和确认协议两者都由包含消息的两个字段(地址和命令)组成。选择比特对在帧的起始端和终止端界定(frame)每个字段，空载比特对在帧的起始端和终止端界定消息。地址由10个数据比特对构成，这些比特对通过与地址输入(A9-A0)匹配来表示和选择LASP。命令包括两个子字段，即位置和配置。位置识别LASP在级联链中的物理位置并通过与地址输入(P2-P0)的匹配在级联组中选择LASP。当配置LASP为独立时，其输入(P2-P0)限制为低。配置被用于配置其地址和位置匹配的LASP的主TAP和次TAP的连接。图6的协议顺序中的“T”信号表示来自SBM的TDO输出和来自ASP的PTD0输出上的三态(tri-state)条件。只要在复位或空载状态中1149.1串行总线为空载，则该三态条件置于TDO和PTD0输出。当在协议顺序中示出T信号，则由于连接于PTD0和TDO输出的TDI和PTDI输入上的上拉(pull-up)电阻器，线路通道上的逻辑电平将为逻辑1。
LASP协议通过定义空载比特对为两个逻辑1来利用1149.1上拉(pull-up)要求，从而当协议为空载时，即当没有传输选择或确认协议时，在总线上驱动的逻辑电平与T信号逻辑电平是不能区别的。因此空载比特对编码必须使该技术对于1149.1串行总线的正常工作是透明的。在可替换的串行总线中，其中总线的不工作状态驱动数据线路通道为低逻辑电平，于是有必要编码空载比特对为两个逻辑0并编码选择比特对为两个逻辑1以使该技术能和串行总线协议透明地工作。
可供选择的是，主TAP到次TAP的连接结构可以通过在协议旁路(BYP5)的输入处施加一低电平来实现。其余的协议旁路(BYP4-BYP0)的输入被用于配置次TAP的连接。这项操作是异步的。由于该旁路特性允许电路板电平自动测试设备来将LASP作为简单的收发器，它在电路板测试环境中特别有用。当BYP5输入为高，LASP自由响应相关的隐蔽协议。否则，当BYP5为低，LASP协议被忽略。
不管次TAP连接状态是通过使用LASP协议或使用协议旁路输入来实现，该状态都由在连接(CON2-CON0)输出的低电平表示。同样的，当次TAP从主TAP上断开，相应的CON输出设为高。
在LASP协议或协议旁路输入的帮助下连接次TAP的所有方法如图7-图38所示。
图7-图14示出当LASP没有和一个或多个LASP级联时，主TAP到次TAP的连接。在这种情况中，当使用LASP协议连接次TAP时，在选择协议解码期间在收到比特对后位置比特为“000”。输入(P2-P0)也被设为低。当使用(BYP5-BYP0)输入连接次TAP时，BYP4和BYP3输入被设为低。当(BYP2-BYP0)输入被设为高或在选择协议期间接收的配置比特被解码为“111”，则随后没有次TAP被连接。
图7示出关闭全部3个TAP的单个(非级联)LASP。图8示出TAP0设为开的单个LASP并说明数据流入和流出SBS。图9示出TAP1设为开的单个LASP并通过粗线说明数据流入和流出SBS。图10示出TAP0和1设为开的单个LASP并通过粗线说明数据流入和流出SBS。图11示出TAP2设为开的单个LASP并通过粗线说明数据流入和流出SBS。图12示出TAP0和2设为开的单个LASP并通过粗线说明数据流入和流出SBS。图13示出TAP1和2设为开的单个LASP并通过粗线说明数据流入和流出SBS。图14示出全部3个TAP0、1和2都设为开的单个LASP并通过粗线说明数据流入和流出SBS。
图15到图22示出当LASP与一个或多个LASP级联并且该LASP为级联链第一LASP时的主到次TAP。在该实施例中使用级联3个LASP的实例。在这种情况下，当使用LASP协议连接主和次TAP时，在解码选择协议期间接收到比特对之后位置比特为“000”。当使用(BYP5-BYP0)输入连接主和次TAP时，BYP4被设为低而BYP3被设为高。当(BYP2-BYP0)输入被设为高或在选择协议期间接收的配置比特被解码为“111”，则随后没有次TAP被连接。
图15示出级联LASP链中的第一个LASP，它不是链最末一个，其所有3个TAP为关。图16示出级联LASP链中的第一个LASP，它不是链最末一个，其TAP0设为开并通过粗线说明数据流入和流出SBS。图17示出级联LASP链中的第一个LASP，它不是链最末一个，其TAP1设为开并通过粗线说明数据流入和流出SBS。图18示出级联LASP链中的第一个LASP，它不是链最末一个，其TAP0和1设为开并通过粗线说明数据流入和流出SBS。图19示出级联LASP链中的第一个LASP，它不是链最末一个，其TAP2设为开并通过粗线说明数据流入和流出SBS。图20示出级联LASP链中的第一个LASP，它不是链最末一个，其TAP0和2设为开并通过粗线说明数据流入和流出SBS。图21示出级联LASP链中的第一个LASP，它不是链最末一个，其TAP1和2设为开并通过粗线说明数据流入和流出SBS。图22示出级联LASP链中的第一个LASP，它不是链最末一个，其全部3个TAP0、1和2设为开并通过粗线说明数据流入和流出SBS。
图23到图30示出当LASP与一个或多个LASP级联且其不是链的第一个也不是最末一个时，主和次TAP的连接。该实施例中使用3个LASP级联的实例。在这种情况下，当使用LASP协议连接主和次TAP时，在解码选择协议期间接收到比特对之后位置比特为“001”。当使用(BYP5-BYP0)输入连接主和次TAP时，BYP4和BYP3被设为高。当(BYP2-BYP0)输入被设为高或在选择协议期间接收的配置比特被解码为“111”时，则随后没有次TAP被连接。而输入CTDI连接到输出CTDO。
图23示出级联LASP链中的LASP，它既不是链的第一个也不是最末一个，其全部3个TAP都设为关。图24示出级联的LASP链中的LASP，它既不是链的第一个也不是最末一个，其TAP0设为开并通过粗线示出数据流入和流出SBS。图25示出级联的LASP链中的LASP，它既不是链的第一个也不是最末一个，其TAP1设为开并通过粗线示出数据流入和流出SBS。图26示出级联的LASP链中的LASP，它既不是链的第一个也不是最末一个，其TAP0和1设为开并通过粗线示出数据流入和流出SBS。图27示出级联的LASP链中的LASP，它既不是链的第一个也不是最末一个，其TAP2设为开并通过粗线示出数据流入和流出SBS。图28示出级联的LASP链中的LASP，它既不是链的第一个也不是最末一个，其TAP0和2设为开并通过粗线示出数据流入和流出SBS。图29示出级联的LASP链中的LASP，它既不是链的第一个也不是最末一个，其TAP1和2设为开并通过粗线示出数据流入和流出SBS。图30示出级联的LASP链中的LASP，它既不是链的第一个也不是最末一个，其全部3个TAP0、1和2设为开并通过粗线示出数据流入和流出SBS。
图31到38示出当LASP与一个或多个LASP级联且其不是链的第一个而是最末一个时，主和次TAP的连接。该实施例中使用3个LASP级联的实例。在这种情况下，当使用LASP协议连接主和次TAP时，在解码选择协议期间接收到比特对之后位置比特为“010”。当使用(BYP5-BYP0)输入连接主和次TAP时，BYP4被设为高而BYP3被设为低。当(BYP2-BYP0)输入被设为高或在选择协议期间接收的配置比特被解码为“111”时，则随后没有次TAP被连接。
图31示出级联LASP链中的最后一个LASP，它不是链的第一个，其全部3个TAP都设为关。图32示出级联LASP链中的最后一个LASP，它不是链的第一个，其TAP0设为开并通过粗线示出数据流入和流出SBS。图33示出级联LASP链中的最后一个LASP，它不是链的第一个，其TAP1设为开并通过粗线示出数据流入和流出SBS。图34示出级联LASP链中的最后一个LASP，它不是链的第一个，其TAP0和1设为开并通过粗线示出数据流入和流出SBS。图35示出级联LASP链中的最后一个LASP，它不是链的第一个，其TAP2设为开并通过粗线示出数据流入和流出SBS。图36示出级联LASP链中的最后一个LASP，它不是链的第一个，其TAP0和2设为开并通过粗线示出数据流入和流出SBS。图37示出级联LASP链中的最后一个LASP，它不是链的第一个，其TAP1和2设为开并通过粗线示出数据流入和流出SBS。图38示出级联LASP链中的最后一个LASP，它不是链的第一个，其全部3个TAP0、1和2为开并通过粗线示出数据流入和流出SBS。
以上所有情况被制成如图39到42的表格。图39和40概括了使用协议的前述所有实施例。图41和42概括了使用旁路模式的前述所有实施例。
图43是用于寻址和连接3个级联LASP的主和次TAP的完整的选择和确认协议的实例。每个协议包括地址和命令字段。对于级联链中的每个LASP，命令字段包括位置字段和配置字段。选择比特对在帧起始端和终止端制定地址和命令字段消息，而空隙比特对在帧起始端和终止端制定消息。所有级联的LASP具有其连接在一起的管脚A9-A0，这样它们具有同样的地址。如果在选择协议中对级联链中的特别LASP的位置和配置没有收到，随后如上所述，其次TAP断开而CTDI和CTDO根据其在连接链中的位置连接/断开。
图44示出3个级联的LASP。每个LASP被布线于其主TAP到源于SBM的共用(多点)TAP信号(PTDI，PTCK，PTMS，PTDO)并且作为次信号(STDI，STCK，STMS，STDO)输出这些信号到SBS的所选组或从该所选组输入这些信号。LASP电路的CTDI输入被布线到级联链中的前一个LASP的CTDO输出。级联链中第一LASP的CTDI没有布线并且用内部上拉(PULL-UP)拉到高。级联链中最末的LASP的CTDO输出没有布线。
图45示出主TAP到次TAP的连接以及使用LASP协议或协议旁路输入的3个级联LASP的扫描数据通路。级联链的第一个LASP只有STAP0工作，第二LASP有STAP0和STAP2工作而第三或最末LASP有全部3个次TAP(STAP0、STAP1、STAP2)工作。LASP和SBS的连接由粗线表示。
图46示出主TAP到次TAP的连接以及使用LASP协议或协议通路输入的3个级联LASP的扫描数据旁路。这里，在选择协议期间，用于第一个LASP(LASP0)的位置和配置没有收到或如果收到则配置比特解码为“111”。级联链中的第一个LASP的所有3个次TAP都不工作。现在第二个LASP如级联链的第一个LASP一样地工作并有STAP0和STAP2工作。第三个LASP有所有3个次TAP(STAP0、STAP1、STAP2)工作。当使用协议旁路输入时，第一个LASP电路的BYP4和BYP3被设为高，第二个LASP的BYP4输入被设为低且BYP3输入设为高以使它能象级联链的第一个LASP一样工作。LASP和SBS的连接由粗线表示。
图47示出主TAP到次TAP的连接以及使用LASP协议或协议旁路输入的3个级联LASP的扫描数据通路。这里，在选择协议期间，用于第二个LASP的位置和配置没有收到或如果收到则配置比特解码为“111”。级联链中的第一LASP只有STAP0工作。第二LASP的全部3个次TAP都不工作但CTDI输入连接到CTDO输出。第三LASP的3个次TAP都工作。LASP和SBS的连接由粗线表示。
图48示出主TAP到次TAP的连接以及使用LASP协议或协议旁路输入的3个级联LASP电路的扫描数据通路。这里，在选择协议期间，用于第三个LASP电路的位置和配置没有收到或如果收到则配置比特解码为“111”。级联链中的第一LASP只有STAP0工作。第二LASP的STAP0和STAP2工作且该LASP和级联链的最末LASP一样工作。这确定了从整个LASP协议它是链中的最末LASP和将它自己配置为将LASP协议作为到SBM的确认消息输出到PTDO线。该第三LASP的全部3个次TAP都不工作。当使用协议旁路输入时，第二LASP的BYP4输入设为高而BYP3输入设为低以使其能象级联链的最末LASP一样工作。第三LASP的BYP4和BYP3输入被设为高。LASP和SBS的连接由粗线表示。
图49示出主TAP到次TAP的连接以及使用LASP协议或协议旁路输入的3个级联LASP的扫描数据通路。这里，在选择协议期间，用于第二和三个LASP的位置和配置没有收到或如果收到则配置比特解码为“111”。级联链中的第一LASP只有STAP0工作并和单个LASP(非级联)一样工作。第二和第三LASP的3个次TAP都不工作。当使用协议旁路输入时，第一LASP的BYP4和BYP3输入设为低以使它能象单个LASP(非级联)一样工作。第二和第三LASP的BYP4和BYP3输入被设为高。LASP0到PTDI以及PTDO和SBS的连接用粗线表示。
图50示出主TAP到次TAP的连接以及使用LASP协议或协议旁路路输入的3个级联LASP的扫描数据通路。这里，在选择协议期间，用于第一和第三个LASP的位置和配置没有收到或如果收到则配置比特解码为“111”。级联链中的第二LASP的STAP0和STAP2工作且现在该第二LASP象单个装置(非级联)一样工作。第一和第三LASP的全部3个次TAP都不工作。当使用协议旁路输入时，第二LASP的BYP4和BYP3输入设为低以使其象单个LASP(非级联)一样工作。第一和第三LASP的BYP4和BYP3输入被设为高。 LASP1到PTDI以及PTDO和SBS的连接由粗线表示。
图51示出主TAP到次TAP的连接以及使用LASP协议或协议旁路输入的3个级联LASP的扫描数据通路。这里，在选择协议期间，用于第一和第二个LASP的位置和配置没有收到或如果收到则配置比特解码为“111”。级联链中的第三LASP的全部次TAP工作且现在象单个装置(非级联)一样工作。第一和第二LASP的全部次TAP都不工作。当使用协议旁路输入时，第三LASP的BYP4和BYP3输入设为低以使它象单个LASP(非级联)一样工作。第一和第二LASP的BYP4和BYP3输入被设为高。LASP2到PTDI以及PTDO和SBS的连接由粗线表示。
这里结合较佳实施例具体显示并描述本发明，但本领域的熟练技术人员应该理解，可以在本发明中作各种变化和改进而不背离由附加权利要求定义的本发明的精神和范围。

Claims (9)

1.一种用于在装置之间通过串行总线通信的改进系统，所述串行总线使用通过沿串行总线发送并包含所选ASP电路地址的广播消息选择的可寻址荫蔽端口ASP电路，其特征在于，包括：
ASP电路上的多个输出端口，每个输出端口用于将串行总线从控器连接到串行总线；
广播消息中的第一配置代码，用于确定数据信号通过ASP电路的路由，由此串行通路将包括一个、一些或所有连接到ASP电路输出端口的串行总线从控器。
2.一种用于在装置之间通过串行总线通信的改进系统，所述串行总线使用通过沿串行总线发送包含所选ASP电路地址的广播消息所选择的可寻址荫蔽端口ASP电路，其特征在于，包括：
ASP电路上的级联输入线和级联输出线，所述级联输入线用于接收来自另一个ASP电路的数据信号，所述级联输出线用于传送数据信号到另一个ASP电路，以及
广播消息中的第二配置代码，用于确定ASP电路是否作为独立电路工作，或它是否从级联输入线接收数据，以及是否通过级联输出线传送数据。
3.用于在装置之间通过串行总线通信的方法，所述串行总线使用具有多个输出端口的可寻址荫蔽端口ASP电路，其特征在于，包括：
经串行总线发送广播消息，所述广播消息包括所选ASP电路的地址和第一配置代码，所述第一配置代码确定数据信号通过所选ASP电路的路由；
配置所述所选ASP电路以使数据通路不包括或包括连接到多个输出端口中的某一个的一些或所有串行总线从控器。
4.用于在装置之间通过串行总线通信的方法，所述串行总线使用具有测试数据输入线和级联输入线以及测试数据输出线和级联输出线的可寻址荫蔽端口(ASP)电路，其特征在于，包括：
通过串行总线发送广播消息，所述广播消息包括所选ASP电路的地址和第二配置代码，所述第二配置代码决定输入信号是由测试数据输入线接收还是由级联输入线接收以及输出信号是由测试数据输出线发送还是由级联输出线发送；以及
根据第二配置代码配置所选ASP电路以便由测试数据输入线或级联输入线接收数据并由测试数据输出线或级联输出线发送数据。
5.可寻址连接系统，其特征在于，包括：
用于传递数据的主控器；
至少一个可以接收来自主控器的数据的从控器；
连接于主控器和从控器之间的可寻址连接电路，响应广播消息通过其地址识别所选连接电路，所述连接电路具有多个输出端口，所述多个输出端口的一个连接到所述至少一个从控器；以及
连接电路中的输出配置电路，它响应广播消息的第一配置代码来配置所述多个输出端口，从而使具有主控器的数据通路将包括不连接到输出端口，或连接到一些或全部输出端口的从控器。
6.可寻址连接系统，其特征在于，包括：
用于传递数据的主控器；
至少一个可以接收来自主控器的数据的从控器；
可寻址连接电路，它连接于主控器和从控器之间并响应广播消息来通过其地址识别所选连接电路，所述连接电路具有级联输入线和级联输出线，所述级联输入线能接收来自另一个可寻址连接电路的数据，而所述级联输出线能发送数据到另一个可寻址连接电路，所述连接电路还具有分别连接到串行总线的测试数据输入线和测试数据输出线；
连接电路中的级联配置电路响应广播消息的第二配置代码来配置连接电路输入线和输出线，以便通过测试数据输入线或级联输入线接收输入数据并通过测试数据输出线或级联输出线发送输出数据。
7.用于在装置之间通过串行总线通信的系统，所述串行总线使用通过沿串行总线发送并包含所选ASP电路地址的广播消息选择的可寻址荫蔽端口(ASP)电路，其特征在于，一组级联ASP电路包括：
第一ASP电路，用于在测试数据输入线上接收输入数据并沿级联输出线发送输出数据；
最末ASP电路，用于在级联输入线上接收输入数据和在测试数据输出线上发送输出数据，其中所述最末ASP电路根据广播消息中的位置数据确定其在级联ASP电路组中的位置并确定它就是发送确认消息给广播消息源的电路。
8.用于在装置之间通过串行总线通信的方法，所述串行总线使用多个可寻址荫蔽端口(ASP)，其特征在于，包括：
从消息源发送广播消息到串行总线上的所有装置，所述广播消息包括所选ASP电路的地址和至少一个配置串行总线上的ASP电路使其用于级联连接的配置消息；
配置总线上的ASP电路使之为至少第一ASP电路和最末ASP电路，所述最末ASP电路由包含于配置消息的位置数据确定其位置并确定它就是把作为确认消息的广播消息发送回消息源的电路。
9.用于在装置之间通过串行总线通信的系统，所述串行总线使用通过沿串行总线发送包含所选ASP电路地址的广播消息选择的可寻址荫蔽端口(ASP)电路，其特征在于，ASP电路包括：
多个输出端口，每个输出端口用于将串行总线受控连接到所述串行总线；
ASP电路中的配置电路，它响应广播消息的第一配置代码以决定数据信号通过ASP电路的路由，由此在通路中没有连接到输出端口的串行总线从控器，或有一些或全部连接到输出端口的串行总线从控器；以及
ASP电路上的旁路输入，用于接收硬连线的旁路代码，所述旁路代码确定ASP电路的配置并撤销由广播消息中的配置代码设置的配置。
CNA031530362A 2002-08-08 2003-08-08 连接可寻址荫蔽端口和用于串行总线网络的协议 Pending CN1489342A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US40190802P 2002-08-08 2002-08-08
US60/401,908 2002-08-08
US10/331,628 2002-12-30
US10/331,628 US6968408B2 (en) 2002-08-08 2002-12-30 Linking addressable shadow port and protocol for serial bus networks

Publications (1)

Publication Number Publication Date
CN1489342A true CN1489342A (zh) 2004-04-14

Family

ID=31891040

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031530362A Pending CN1489342A (zh) 2002-08-08 2003-08-08 连接可寻址荫蔽端口和用于串行总线网络的协议

Country Status (5)

Country Link
US (3) US6968408B2 (zh)
JP (1) JP2004070963A (zh)
KR (1) KR20040014335A (zh)
CN (1) CN1489342A (zh)
TW (1) TWI326414B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6968408B2 (en) * 2002-08-08 2005-11-22 Texas Instruments Incorporated Linking addressable shadow port and protocol for serial bus networks
DE60309931T2 (de) * 2002-12-20 2007-09-13 Koninklijke Philips Electronics N.V. Verbindung mehrerer testzugriffsportsteuerungsvorrichtungen durch ein einzeltestzugriffsport
DE102004057532A1 (de) * 2004-11-29 2006-06-01 Infineon Technologies Ag Verfahren zum Testen von Halbleiter-Chips unter Verwendung von Registersätzen
US7818641B2 (en) 2006-10-18 2010-10-19 Texas Instruments Incorporated Interface to full and reduce pin JTAG devices
TWI331223B (en) * 2007-04-24 2010-10-01 Function Res Inc Boundary scan connector test method capable of fully utilizing test i/o modules
US7647442B2 (en) * 2007-05-22 2010-01-12 Keng-Kuei Su Series-connected control system
US8046650B2 (en) * 2008-03-14 2011-10-25 Texas Instruments Incorporated TAP with control circuitry connected to device address port
US8006151B2 (en) * 2008-03-28 2011-08-23 Texas Instruments Incorporated TAP and shadow port operating on rising and falling TCK
US9710410B2 (en) * 2013-10-31 2017-07-18 Qualcomm Incorporated Camera control slave devices with multiple slave device identifiers
US9875210B2 (en) * 2014-06-27 2018-01-23 Intel Corporation Method and apparatus of USB 3.1 retimer presence detect and index
RU2693911C1 (ru) * 2016-02-26 2019-07-05 Майкро Моушн, Инк. Обмен данными с двумя или более подчиненными устройствами

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483518A (en) * 1992-06-17 1996-01-09 Texas Instruments Incorporated Addressable shadow port and protocol for serial bus networks
US5640521A (en) * 1992-06-17 1997-06-17 Texas Instruments Incorporated Addressable shadow port and protocol with remote I/O, contol and interrupt ports
US5617420A (en) * 1992-06-17 1997-04-01 Texas Instrument Incorporated Hierarchical connection method, apparatus, and protocol
US5448576A (en) * 1992-10-29 1995-09-05 Bull Hn Information Systems Inc. Boundary scan architecture extension
US5453992A (en) * 1993-08-02 1995-09-26 Texas Instruments Incorporated Method and apparatus for selectable parallel execution of test operations
US5630147A (en) * 1993-12-17 1997-05-13 Intel Corporation System management shadow port
US5481186A (en) * 1994-10-03 1996-01-02 At&T Corp. Method and apparatus for integrated testing of a system containing digital and radio frequency circuits
US5887146A (en) * 1995-08-14 1999-03-23 Data General Corporation Symmetric multiprocessing computer with non-uniform memory access architecture
US6625643B1 (en) * 1998-11-13 2003-09-23 Akamai Technologies, Inc. System and method for resource management on a data network
US6912606B2 (en) * 2001-06-08 2005-06-28 Sycamore Networks, Inc. Generic serial bus architecture
US6968408B2 (en) * 2002-08-08 2005-11-22 Texas Instruments Incorporated Linking addressable shadow port and protocol for serial bus networks
US6908408B2 (en) * 2003-09-12 2005-06-21 Ford Global Technologies, Llc Multiple-speed power transmission for motor vehicles

Also Published As

Publication number Publication date
US7177965B2 (en) 2007-02-13
US7353307B2 (en) 2008-04-01
TWI326414B (en) 2010-06-21
TW200408959A (en) 2004-06-01
US20070067519A1 (en) 2007-03-22
KR20040014335A (ko) 2004-02-14
US20040037303A1 (en) 2004-02-26
US20050289267A1 (en) 2005-12-29
US6968408B2 (en) 2005-11-22
JP2004070963A (ja) 2004-03-04

Similar Documents

Publication Publication Date Title
EP1402684B1 (en) Network documentation system with electronic modules
CN1489342A (zh) 连接可寻址荫蔽端口和用于串行总线网络的协议
CN1192675C (zh) 自动媒体交换设备和方法
JPH05211540A (ja) モデム制御信号のためのマルチプレクス機構
US20020188782A1 (en) Generic serial bus architecture
CN1178620A (zh) 用于令牌环网络的多端口局域网切换器
CN1220795A (zh) 利用不同传输速率的通信总线
CN1842714A (zh) 具有jtag端口、tap连接模块和芯片外tap接口端口的集成电路
JPH10232792A (ja) 集積回路装置及びその通信方法
CN1295766A (zh) 对交叉连接系统的连接进行电子识别的系统和方法
EP0862115B1 (en) Trigger sequencing controller
CN1711724A (zh) 自动协商的系统、方法和设备
CN108646172B (zh) 一种芯片测试装置
CN1197008C (zh) 防止总线争用的方法和装置
US6760586B1 (en) System and method for processing a handover of digital enhanced cordless telecommunication (DECT) line cards in a switching system
CN112506839B (zh) 一种一对多spi总线切换方法及装置
CN100488117C (zh) 一种电信设备自动获取拓扑关系的方法
CN112506840B (zh) 一种多对多spi总线切换方法
KR100255421B1 (ko) 전전자교환기에서의데이터처리용통합단말장치및방법
CN210955467U (zh) Led屏幕控制模块和led屏幕
KR920008267B1 (ko) 단말제어장치용 멀티포트서비스장치
CN1599369A (zh) 物理地址转换装置及转换方法
CN1205788A (zh) 用于设置集成电路的操作模式的方法和集成电路
CN1032890C (zh) 通信线路匹配装置及其方法
CN1232186A (zh) 地址解码电路与地址解码的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication