CN1197008C - 防止总线争用的方法和装置 - Google Patents

Abstract

在多功能集成电路接受测试时防止总线争用的系统。所述系统是在适合于接收一系列可用于测试集成电路功能性的测试输入信号的集成电路(100)中实现的。所述集成电路包括至少一根以通信连络方式连接各多功能块(101-104)的总线(110)。所述集成电路至少包括第一功能块和第二功能块，第一功能块和第二功能块都连接到总线并连接成接收测试输入信号。所述集成电路还包括允许输出控制器。允许输出控制器连接到第二功能块并且如果第一功能块的相应输出端被激励则可用来禁止第二功能块的至少一个输出端。这保证了测试输入信号能通过第一功能块和第二功能块传播、同时不引起第一功能块和第二功能块之间的总线(110)争用。

Description

防止总线争用的方法和装置

技术领域

本发明涉及集成电路装置的可测试性设计领域。更具体地说，本发明涉及控制内部总线以试图避免内部扫描测试期间在集成电路装置内的总线争用的方法和系统。

背景技术

计算机系统，软件应用以及置于它们周围的装置和过程在功能和复杂性上持续增长。社会对这种系统的依赖性也同样增加，使得让系统满足其设计者所预期的性能要求成为关键。通常，系统越强大越复杂，其用途和有效性就越大。然而，由于由这些计算机和软件实现的系统和过程变得更加强大，所以检测并纠正系统内的缺陷也变得越来越困难。

由于集成电路，特别是集成电路的逻辑部分变得更加复杂和稠密，对它们进行测试以确保获得正确和完整的功能已逐渐变得更加困难。例如，在现有技术情况下，由于在集成电路小片内装配的晶体管数量增加，所以，花费在对出现在制造工艺线上的集成电路进行测试的时间也增加了。因此，对最新的和密度最高的集成电路，测试费用将非常大。非常复杂的测试程序即自动测试模式生成(ATPG)程序被用来分析各种反映集成电路设计特征的网表，并由此产生用于在自动测试设备(ATE)系统中的测试各种装置的测试模式(例如，也称为测试程序或测试向量)。

ATPG程序或工具的目的是产生准确、高度集中(例如测试集成电路中的大部分具体化电路)并尽可能高效的测试模式以减少费用。因此，日益重要的逻辑合成过程部分包括设计ASICs和其他具有内在可测试性的复杂集成电路。这称为可测试性设计，或DFT。

DFT过程的一个有疑问的方面涉及高稠密性，即在一个或多个内部总线上包含多功能单元的多功能集成电路。在基于芯片的系统设计的现有技术中使用内部三态信号或多驱动器总线已经变得很普遍了。使用测试复杂设计的内部扫描测试方法也很普遍。一般，现有技术设计相互影响的设计和测试这两个方面是矛盾的。

现有的ATPG工具在解释和控制这样的结构时是有困难的，但是尽管如此，仍然有以下要求：在任何给定的时间仅有一个驱动器主动地驱动一个共享信号。多个有效的驱动器会产生不期望的测试结果，并可能在生产测试时潜在地损害元件。当多驱动器受到来自包括自主电路以启动它们各自的总线驱动器的单独功能块的独立的控制时，解决这个问题将变得更加困难。

解决多个功能单元争用一个或一个以上的内部总线这个问题的一种先有技术方案是实现迫使ATPG工具解决所有总线争用问题的方法。然而，这导致较低的故障覆盖率以及物理上较长的模式产生时间。此外，许多ATPG程序和工具并不支持这种方案。

另外，支持解决和防止总线争用的工具仅能获得有限的成功。这些工具虽然保证将不会产生引起关于任何信号或总线的总线争用的ATPG模式，但是对所述工具来说这通常很难做到。结果通常是特别长的编译时间和极差的故障覆盖率。

因此，需要能够消除集成电路装置多功能单元中的任何潜在的总线争用的解决方案。需要主动控制多功能单元的多总线驱动器以消除总线争用的解决方案。所要求的解决方案应该通过设计保证在ATPG工具可能产生的任何给定扫描测试方式下都不会产生总线争用，并因此产生将带来高得多的故障覆盖率和快得多的编译时间的测试模式。所需要的解决方案应该易于实现，结构一致并有最小的门区域且系统性能对设计有影响。

发明简介

本发明是消除集成电路装置多功能单元间的任何潜在总线争用的方法和系统。本发明提供了一种主动地控制多功能单元的多总线驱动器、以便在它们被一系列测试输入信号(例如，ATPG测试模式、向量等)激励时、消除功能单元间总线争用的解决方案。本发明的方法和系统通过设计保证在任何ATPG工具可能产生的任何扫描测试方式下都不会出现总线争用，因此使得ATPG工具产生了形成高得多的故障覆盖率的测试模式。此外，因为ATPG工具不必确保不出现总线争用，所以可以产生具有快得多的编译时间的测试模式。本发明的系统易于实现，结构一致，具有最小门区域且系统性能影响集成电路装置的整体设计。

在一个实施例中，在电路接受测试时，本发明作为一个防止在多功能集成电路内的总线争用的系统实现。这个系统是在集成电路中实现的，该集成电路适合于接收一系列可用于测试集成电路功能的测试输入信号。集成电路包括至少一条以通信连络方式将多种功能联接在一起的总线。集成电路至少包括第一功能块和第二功能块。第一功能块和第二功能块都连接至总线(例如PCI总线)并连接成接收来自外部连接的ATE装置的测试输入信号。集成电路还包括一系列允许输出控制器。允许输出控制器连接到每个功能块，并当第一功能块的相应输出信号被激励时，可用来禁止第二功能块的输出驱动器。这保证能通过第一功能块和第二功能块以及其他较低优先级的块传播测试输入信号而不引起总线争用。

附图简介

与本说明书结合并形成该说明书一部分的附图说明了本发明的实施例，并和描述一道解释本发明的原理。

图1示出了基于本发明实施例的PCI(外围部件互连)的一般方框图。

图2更详细地示出了根据本发明实施例的图1中的集成电路的实现。

图3示出了根据本发明实施例修改已有的功能块的必要的逻辑方框图。

图4示出了根据本发明实施例的测试块的OE控制的示例的内部逻辑，其中三态驱动器具有有效低电平允许输出(OE)逻辑。

图5示出了根据本发明的实施例为三态驱动器定义的测试块的OE控制的示例，所述三态驱动器具有有效高电平允许输出逻辑。

图6示出了根据本发明第一替换实施例的系统。

图7示出了根据本发明第一替换实施例的PCI总线判定器的原理图。

图8示出了根据本发明第一替换实施例、由功能块用来产生用于PCI总线的地址/数据部分的允许输出(OE)的典型逻辑电路。

图9示出了根据本发明的第一替换实施例的、功能块保证在扫描测试方式下不出现总线争用所需要的逻辑电路。

图10示出了根据本发明的第一替换实施例的逻辑电路，其中允许输出是和有效低电平相对的有效高电平。

图11示出了根据本发明的第二替换实施例的只测试块的原理图。

图12示出了根据本发明的一个替换实施例的操作过程的各步骤的流程图。

实施本发明的最佳方式

将详细涉及本发明最佳实施例、即利用集中的控制资源控制内部总线以防止内部扫描测试期间出现总线争用的方法和系统，附图中解释了所述方法和系统的示例。由于将联系最佳实施例来描述本发明，所以应该指出，本发明并不被限制于这些实施例。相反，本发明将覆盖各种替换、修改和相等物，上述这些都可能包含在由所附的权利要求书所定义的发明的本质和范围内。此外，在以下对本发明的详细描述中，给出了许多具体的细节以提供对本发明的彻底了解。然而，对本领域的一般技术人员而言，很明显没有这些具体细节也可以实行本发明。在其他示例中，考虑到不必造成本发明的某些方面模糊不清，没有详细描述众所周知的方法，步骤，元件和电路。

本发明是用于消除集成电路装置的多功能块间的任何潜在总线争用的方法和系统。本发明提供了一个解决方案，即当多功能块被一系列测试输入(例如，ATPG测试模式、向量等)激励时，主动控制多功能块的多总线驱动器，以消除多功能块间的总线争用。本发明的所述方法和系统通过设计保证在ATPG工具可能产生的给定的任何扫描测试模式下都不会出现总线争用，因此使得ATPG工具产生形成高得多的故障覆盖率的测试模式。此外，因为ATPG工具并不必保证不出现总线争用，所以可以产生具有快得多的编译时间的测试模式。本发明的系统易于实现，结构一致，具有最小门区域且系统性能对集成电路装置的整体设计有影响。下面将进一步描述本发明和其益处。

现在参考图1，图中示出了根据本发明一个实施例的多功能集成电路100的方框图。图1示出了基于本发明实施例的PCI(外围部件互连)一般方框图。然而，应该指出本发明的方法和系统也可以在其他类型的共享总线和/或其他类型的总线标准(例如AMBA总线、ASB、AHB、APB等)上实施。

如图1所示，集成电路100包括四个多功能块101-104，每个都连接到共享总线110。在此实施例中，功能块101-104是PCI代理(例如分别为PCI主体/目标知1、PCI主体/目标#2、PCI主体/目标#3、PCI主体/目标#4)，而共享总线110是PCI总线。功能块101-103是PCI主体/目标代理(例如既起PCI启动程序的作用、又起PCI从设备的作用)。功能块103是PCI仅有目标代理。块101-104和总线110都集成在集成电路100中并共同地提供集成电路100的功能和用途。

如上所述，本发明是以防止功能块101-104之间的争用总线110的系统的形式实现的。在一般操作期间，集成电路100操作用到的PCI协议避免块101-104之间的总线争用。集成电路100包括必要的控制逻辑电路和支持电路以便以完全PCI顺应系统的形式操作块101-104和总线110(例如，总线判定、装置配置、联接和控制等)。因此在一般操作期间，几乎不存在总线争用的危险。然而，众所周知，在测试期间，由在集成电路100中进行扫描以测试其功能的各种测试向量、测试模式、扫描模式等引入的总线争用的危险很大。本发明部分地通过保证不管集成电路100经受何种测试模式、向量等、将不存在在块101-104之间出现总线争用的可能性而起作用。

仍参考图1，本发明提供了一种主动控制功能块101-104的各个总线驱动器的解决方案。该主动控制保证在功能块被一系列的测试输入(例如，ATPG测试模式、向量等)激励时，消除块101-104之间出现总线争用的任何可能性。使用包含在系统100的设计中的控制逻辑电路可以实现该主动控制。该控制逻辑电路配置成保证在ATPG工具产生的任何扫描测试模式下都不会出现总线争用。因此，在集成电路100的测试模式产生期间，ATPG工具并不必决定性地分析每个潜在的测试向量以验证争用是否将出现。通过这样做，ATPG处理的效率高得多(例如，比通常应用的效率要高一个数量级)。增加的效率使ATPG工具可以更完整地处理集成电路100，例如，它使ATPG工具可以产生将形成高得多的故障覆盖率的测试模式。此外，因为ATPG工具并不必保证不出现总线争用，所以增加的效率使得可产生具有快得多的编译时间的测试模式。本发明的另一个优点在于这样一个事实：可以把控制逻辑电路的实现容易地加到已存在的多功能集成电路设计上去。逻辑电路的实现在结构上一致并有最小门区域，而且系统性能对多功能集成电路装置(例如，集成电路100)的设计有影响。

图2更详细地示出了根据本发明一个实施例的集成电路100的实现。如图2所示，图中显示了本实施例的功能块101-104以及它们各自的互连。功能块101-104中的每一个都能在一般操作期间驱动总线110，而且在扫描测试期间必须受到控制以避免总线争用。功能块101-104中的每一个都被配置成输出及接收一系列的允许输出信号，如箭头205所示(此后一起称为允许输出信号205)。允许输出信号205响应专用于总线110的特定信号或信号组并通过为下面表1中所示的相应信号或信号组启动或禁止块101-104各自的输出驱动器而起作用。如图2所示，允许输出信号205从块101串联到块104，除了块103(PCI目标3号)中部分允许输出信号205绕过块103并继续连接到块104。这是因为块103是PCI仅有目标代理因此不需要驱动PCI信号FRAME#，IRDY#和CBE#。允许输出信号205和他们相应的PCI信号的关系显示在下面的表1中。

表1

ad_oe_n	AD[31:0]
		frame_oe_n	FRAME#
trdy-oe_n	TRDY#
		cbe_oe_n	C/BE#[3:0]
par_oe_n	PAR
		decsel_oe_n	DEVSEL#
stop_oe_n	Stop#
		perr_oe_n	PERR#
serr_oe_n	SERR#

仍然参考图2，根据本发明，允许输出信号在‘“或”链’中从一个功能块串联至另一个功能块以产生块101-104间的优先等级。这种优先等级防止来自不同块的输出驱动器在任何给定时刻同时被激励。在本实施例中，每个块的允许输出信号从块101到块104串联在一起以形成逻辑上的优先链，如图2所示。块允许输出信号的确定将必要的防止其他具有较低优先级的块的插入。类似地，如果一个具有特定优先权的块正在有效地驱动信号或总线而一个具有更高优先权的块也被激励了，则具有较低优先权的驱动器将立刻被停用。

图2还示出通过扫描测试方式信号线连接到块101-104中的每一个的TAP(测试接入端口)控制器200。在这个实施例中，TAP控制器200产生扫描测试方式信号201以便于当进行扫描测试时通知每个功能块101-104。如上所述，每个功能块101-104对PCI总线上的每个主信号组都有一个允许输出信号输入端(AD、PAR、CBE、FRAME#、IRDY#、DEVSEL#、STOP#、PERR#、和SERR#)。这些允许输出信号输入端(例如，允许输出信号205)通知各个块是否有较高优先权的块在驱动PCI总线。每个功能块对PCI总线上的每个主信号组也有相应的允许输出信号输出。如图2所示，这些允许输出信号的输出串联到下一优先权的功能块的允许输出信号的输入端。

例如，仍然参考图2，功能块101具有最高优先权而功能块104具有最低优先权。如果功能块101(例如，PCI主体/目标#1)正在扫描测试方式下(例如，ATPG工具被迫产生扫描模式)驱动总线110的AD[31:0]FRAME#，和STOP#信号线，则功能块101确定它的ad_oe_1，frame_oe-1，和stop_oe_1输出。功能块102则可以看到这些被确定的信号，并且即使ATPG工具产生一个告知它去驱动这些信号的扫描模式也不会驱动这些信号。功能块102(例如，PCI主体/目标#2)将通过确定它的ad_oe_2，frame_oe_2和stop_oe_2信号把该信息传送到较低优先权块。应该指出，块101使它的允许输出信号输入端连接到低电平(逻辑零)。这使块101成为最高优先权块因为它将永远是抢先的。块104使它的允许输出信号输出端保持开路。这使它成为最低优先权块因为它永远不会抢先于其他装置。以这种方式，已确定的ad_oe_1，frame_oe_1和stop_oe_1输出端被顺序串联，从最高优先权块到最低优先权块。

应该指出，块103是仅有目标的PCI代理。因为块103没有总线控制功能，所以它在它的接口处并不具有来自总线110的FRAME#、IRDY#和C/BE(3:0)信号。在这种情况下，允许输出信号frame_oe_2，irdy_oe_2和cbe_oe_2绕过块103而连接到块104。

还应该指出在本实施例中，允许输出信号的输入和输出都是有效的高电平信号。例如，如果在扫描测试方式下块101-104中的一个发现它的允许输出信号之一输入为高，则它将不会驱动PCI总线的相应部分而将转向确定相应的允许输出信号输出。

现在参考图3，图中显示了根据本发明实施例的修改已存在功能块所需要的逻辑电路方框图。图3显示了和本发明一起使用的互连逻辑电路(例如，保证扫描测试时在总线110上不会出现总线争用)。在这种情况下，显示了块102。图3中所示的块102代表了实现PCI主体/目标的一般逻辑电路，减少了驱动PCI总线的三态驱动器。本发明的这种实现方案需要每个允许输出信号都有一个额外的“用于测试的OE控制”块。图中显示了4个这样的用于测试的OE控制块301-304。用于测试的OE控制块从存在的块(例如，块102)中得到允许输出信号cr_xx_oe_n(其中‘xx’对应信号类型，例如ad，frame，irdy等)，并且从下一个更高优先权的PCI装置获得扫描测试方式信号和允许输出信号、从块101获得xx_oe_in信号，并产生三态驱动器的实际允许输出和输出到下一个较低优先权块的允许输出信号以及块103的xx_oe_n。应该指出，图3假定了三态驱动器(例如，三态驱动器311-314)的有效低电平允许输出逻辑(例如，三态驱动器311-314)。

现在参考图4，图中显示根据本发明一个实施例的测试控制器400的OE控制的示例的内部逻辑电路。控制器400显示了根据具有有效低电平允许输出逻辑的三态驱动器的逻辑电路(例如，三态驱动器401)。在本实施例中，控制器400有三个输入端和两个输出端。如果扫描测试方式输入端201为低，则“测试允许输出”逻辑电路被禁止而且块的允许输出信号，cr<signal>oe_n被用来控制三态驱动器401。如果扫描测试方式201为高，则“测试允许输出”逻辑电路被启动而且从下一个较高优先权块输入的允许输出信号和<signal>_oe_n被用来控制这个块的允许输出。如果<signal>_oe_in为高，则前一块正在驱动总线110。在这种情况下，控制器400解除对三态驱动器401的确定而确定输出到下一个较低优先权的PCI装置的允许输出控制信号，即<signal>_oe_out.如果<signal>_oe_in为低，则块的允许输出信号，cr<signal>_oe_n被用来控制三态驱动器401。如果cr<signal>_oe_n确定为低，则控制器400确定输出到下一个较低优先权块的允许输出控制，<signal>_oe_n告知它不要驱动总线110。

图5显示根据本发明的一个实施例的、为三态驱动器(例如，驱动器501)配置的具有有效高电平允许输出逻辑的用于测试的OE控制器、即控制器500的例子。控制器500以与图4中的控制器400大致相似的方式工作。然而，控制器500的内部逻辑是为具有有效高电平允许输出逻辑的三态驱动器而配置的。

这样，图1-5描述的实施例保证在扫描测试期间不会出现总线争用。通过这样做，由ATPG工具执行的ATPG处理进行得更加有效率，需要少得多的时间来产生高质量的测试模式/向量。此外，这些测试模式/向量提供了比那些根据先有技术产生的好得多的故障覆盖率，在先有技术中ATPG需要解决所有的总线争用问题。可以通过修改预期的集成电路中的每个功能块而很容易地使本发明的实现硬件具体化。

第一替换实施例

现在参考图6，图中显示根据本发明另一个实施例的系统600。尽管图1-5的实施例使用了分布式的解决方案以禁止功能块101-104驱动总线110上的信号，但系统600的另一个实施例使用集中资源使块611-614中的一个能够驱动整个总线610。如同图1-5的实施例一样，就PCI总线的实现而论描述了图6的实施例，然而，应该指出，系统600也可以扩展到其他类型的总线结构。

如图6所示，功能块611-613是PCI主体/目标代理而功能块614是PCI仅有目标代理。PCI仅有目标代理包括寄存器或PCI总线610可进入的内存资源。PCI仅有主体代理包括判断总线归属的能力和接入寄存器或总线610的内存资源，但通常不含有它自身的寄存器或内存资源。PCI主体/目标装置既包括目标资源又包括接入其他资源的主体能力。

系统600是包括以下部件的一般PCI总线系统：单个PCI总线判定器601；具有PCI主体和目标接口的块611-613；以及作为仅有目标PCI代理的单块614。所述具有主体接口驱动总线的块向判定器601要求信号(例如，总线请求603)。判定器601驱动总线授予信号602到每个PCI主体代理(例如，块611-613)。块614，作为仅有目标PCI代理，不使用请求或授予信号。

图6的另一个实施例利用PCI总线判定器601将总线610授予块611-614中的一个来防止扫描期间的总线争用。根据本实施例，在扫描测试期间这样修改块611-614来接收这种授予，使得确定的块抽样授予意味着“驱动总线”，而解除确定的抽样授予意味着“不驱动总线”。因为用以产生总线授予的PCI总线判定器601内的触发器是在扫描链上的，所以ATPG工具可以这样强制扫描数据，使得块611-614中的合适者按照要求驱动总线610。

图6的实施例包括处理两种特殊情况的逻辑电路。第一种情况是在集成电路包括不使用总线授予信号的PCI仅有目标类型的功能块的条件下实现何种逻辑电路。第二种情况是在ATPG工具在扫描测试期间引起多个授予信号的确定的条件下如何处理。下面讨论这些特殊情况的解决方案。

仍然参考图6，根据本实施例，PCI总线判定器601作为在扫描测试方式下启动每个功能块的三态驱动器的中央资源。块611-614中的在扫描测试期间确定其总线授予的任何一个将驱动PCI总线610(AD[31:0]，CBE，PAR，PERR#，SERR#，FRAME#，IRDY#，TRDY#，DEVSEL#和STOP#)。这包括PCI仅有目标的代理和仅有主体的代理。应该指出，关于仅有目标的代理的“特别”总线授予604是只在扫描测试方式时工作的PCI总线判定器601的输出。

如果选择了仅有目标的块，则PCI总线判定器601驱动PCI主体类型的信号，CBE，FRAME#，以及IRDY#。这是因为这样的事实：仅有目标的代理不需要在一般操作下驱动这些信号并因此在它的接口处将不会有这些信号。相似地，如果选择了仅有主体的代理，则PCI总线判定器601驱动PCI目标代理独特信号，TRDY#，DEVSEL#，和STOP#，因为仅有主体类型的代理在一般操作下不需要驱动它们。

内部PCI总线的实现未使FRAME#、IRDY#、TRDY#、STOP#、DEVSEL#、REQ#(0:N)、PERR#、SERR#和/或INT(A:D)信号成为三态信号。在这样的实现方案下，PCI总线判定器601不需要象前一段描述的那样去驱动这些信号。

如果选择了目标类型或主体类型的代理则不用使PCI总线判定器601去驱动CBE、FRAME#、IRDY#、DEVSEL#、和STOP#信号，存在这样的实现方案，使得可以选择不驱动这些信号而是让它们浮动。这将导致某些故障覆盖减少，但不足以成为增加判定器设计中的额外的复杂性的理由。

在扫描测试期间，PCI总线判定器601负责确定唯一的授予信号。负责产生PCI总线授予的判定器中的各触发器处(flip flops)在扫描链上，以致于ATPG工具可以将数据转移入它们以便于把总线610授予功能块611-614中它所要求的无论哪个。然而，ATPG工具也可尝试确定多总线授予。PCI总线判定器601仍然必须保证仅选择块611-614中的一个。如果没有选择任何装置，则PCI总线判定器601将总线601授予“缺省”块。这种缺省块可以是611-614中的任何一个，或总线610上的任何这样的块。

现在参考图7，图中显示了根据本发明另一实施例的PCI总线判定器700的方框图。PCI总线判定器700的描述显示了需要用来实现授予信号(例如，图6中的授予信号603-604)并产生信号CBE[3:0]、FRAME#、IRDY#、TRDY#、DEVSEL#、和STOP#的逻辑电路。PCI总线判定器700是具有四个PCI主体/目标类型代理和两个PCI仅有仅有目标类型代理的判定器的例子。目标授予信号图示为tgnt(1:0)。在本实施例中，传统PCI总线判定器705的逻辑电路的附加物为驱动目标授予信号的触发器702-704，产生CBE[3:0]、FRAME#、IRDY#、TRDY#、DEVSEL#和STOP#的组合逻辑电路701，以及保证在扫描测试期间仅有一个授予被确定的组合逻辑电路704。在一般操作期间(扫描测试方式＝0)的PCI总线授予，gnt_n(3:0)从触发器706-709被直接驱动，解除“目标授予”的确定，并且使CBE(3:0)，FRAME#、IRDY#、TRDY#、DEVSEL#和STOP#成为三态信号。在扫描测试期间(扫描测试方式＝1)gnt_n和tgnt_n输出从触发器706-709和702-703分别被驱动(例如，通过ATPG工具)除非确定了多个授予。如果通过触发器确定多个授予，则组合逻辑电路704必须选择各授予中确定的一个、同时解除对所有其他授予的确定。如果触发器没有确定授予，则组合逻辑电路704必须选择各授予中确定的一个、同时解除对所有其他授予的确定。如果授予信号被确认为是一个目标授予信号，则CBE(3:0)，FRAME#，和IRDY#被驱动到一个常量(在本实例中示为零)。如果确定的授予信号是用于PCI仅有主体类型代理的，则TRDY#，DEVSEL#，和STOP#被驱动。

图8显示了根据本发明实施例(例如，ad(31:0))由功能块用来产生PCI总线610地址/数据部分的允许输出的典型逻辑电路。它仅显示了为整个总线610产生的允许输出。多个触发器对总线的不同部分产生允许输出是普遍的，然而这是对本实现方案的一个易于并入的扩展。

图9显示了根据本实施例的、功能块保证在扫描测试方式期间不会出现任何总线争用所需要的逻辑电路。在一般操作(扫描测试方式＝0)期间，功能块的一般允许输出信号，cr_ad_oe_n被用来启用它的输出驱动器。然而，根据本实施例，在扫描测试(扫描测试方式＝1)期间，授予信号，gnt_n将被动来启用输出驱动器。图9的描述假定允许输出是有效的低电平。

图10显示根据本实施例的逻辑电路，其中允许输出是与有效低电平相对立的有效高电平。因此，图6-10的另一个实施例保证在扫描测试期间不会出现总线争用。与所有总线争用问题都留待ATPG工具解决的先有技术相比，这极大的减轻了ATPG的工作而且将在更快的编译时间的条件下提供大大改善的故障覆盖率。如与图1-5的实施例一样，另一个实施例可以通过修改系统中的每个功能块和中央PCI总线判定器而易于实现。

第二个替换实施例

还可以实现根据本发明的第二个替换实施例。这个第二替换实施例与图6-10的第一替换实施例是大体一致的，除了这样一个事实即在扫描测试方式期间用于控制每个功能块的集中化资源的不是PCI总线判定器而是独立存在的“只测试”模块。因为这个实施例并不需要改变PCI总线判定器的设计，所以所需要的逻辑电路被并入“只测试”模块中。然后这种“只测试”模块产生选择信号而不是授予信号。每个功能块在扫描测试期间使用这些选择信号、而不是在图6-10的第一替换实施例中提供的授予信号来驱动总线。每个PCI装置内的逻辑电路与图6-10的第一替换实施例的逻辑电路是大致相似的。

图11显示了根据本发明第二替换实施例的“只测试”模块1100的方框图。只测试模块1100是与加到图7的PCI总线判定器705的大致相同的电路。应该指出，就第二替换实施例而言目标类型选择信号和主体类型信号之间没有区别，正如第一替换实施例中的目标类型授予和主体类型授予之间没有区别一样。

现在参考图12，图中显示了根据本发明一个实施例的过程1200的步骤的流程图。过程1200显示了根据本发明的多功能集成电路的一般操作步骤。过程1200描述了一般操作步骤，因此，过程1200对描述上面介绍的不同实施例的操作都是可用的(例如，图1-5的实施例，以及第一和第二替换实施例)。然而，下面将就图1-5的实施例而论来介绍过程1200。

过程1200开始于步骤1201，在这个步骤中根据本发明一个实施例(例如，图1的集成电路100)的多功能集成电路接收ATPG测试向量(例如，通过扫描链，引脚等)。如上所述，ATE机器将测试向量/测试模式转移入集成电路100中而TAP(例如，图2的TAP200)被用来将集成电路置于测试模式下。

在步骤1202中，响应在步骤1201中接收到的测试向量，对集成电路的每个功能块确定扫描测试方式信号“scantestmode”。这个信号通过配置测试功能块而起作用，将它们从一般操作模式转变成测试模式。在上述每个实施例中，扫描测试方式信号激励本发明的逻辑电路。

在步骤1203中，作为步骤1201中将测试向量加到集成电路功能块的结果，启动了各功能块之一以测试其操作特性。

在步骤1204中，所有其他的功能块都被本发明的逻辑电路禁止。如上所述，在图1-5的实施例中，所述逻辑电路被每个功能块分享。在第一和第二实施例中，执行程序的逻辑电路集中在判定器(例如，图6的PCI总线判定器601)或单独的仅测试装置(例如，图11的仅测试装置1100)中。通过这样做，不管应用的任何向量/测试模式的效果，仅有一个功能块可以驱动总线信号。

在步骤1205中，本发明的执行程序的逻辑电路继续监督除了正在驱动总线的功能块、即由于将新测试向量转移进来而被启动的块之处，是否有更高等级优先权的块。

在步骤1206中，在启动了更高等级优先权块的情况下，立即禁止正在驱动总线的低优先权块、同时启动更高优先权块的输出驱动器。如上所述，执行程序的逻辑电路保证了没有来自不同功能块的两个输出驱动器集能同时驱动各自的总线信号线。

在步骤1207和1210中，继续本发明的测试处理，在完全验证了集成电路功能的情况下，新的测试向量不断地转移进来而得到的测试数据不断地转移出去。

在步骤1208中，其中已完成测试处理，在整个集成电路中解除对扫描测试方式信号的确认。在测试模式之后这重新配置了本发明的功能块和逻辑电路，并且进入正常工作模式。

接着，在步骤1209中，集成电路继续进行到正常工作。如上所述，在正常工作下，功能块的输出驱动器由他们各自的正常工作模式逻辑电路(例如，根据PCI规格)来控制。本发明的执行程序的逻辑电路将“睡眠”直到另一个扫描测试方式的确定，意味着另一个测试过程的开始。

因此，本发明提供了消除集成电路装置的多功能块间任何潜在的总线争用的方法和系统。本发明提供了主动控制多功能块的多总线驱动器以消除当被一系列测试脉冲(例如，ATPG测试模式、向量等)开启时功能块间的总线争用。本发明的方法和系统通过设计保证在ATPG工具产生的任何扫描测试方式下都不会出现总线争用，因此允许ATPG工具产生将导致高得多的故障覆盖率的测试模式。此外，因为ATPG工具不必要保证总线争用不会出现，所以可以产生具有快得多的编译时间的测试模式。本发明的系统易于实现，结构一致，并具有最小门区域而且系统性能影响集成电路装置的整体设计。

给出本发明具体实施例的前述描述是为了解释和说明的目的。这些描述并不是规定为无遗漏的或用于将本发明限制在所公开的准确形式，很明显根据上述的教义许多修改和变化都是可能的。选择并描述这些实施例是为了最佳地解释本发明原理以及它的实际应用，因此使得其他本专业的技术人员可以最佳地利用本发明以及为了适应具体使用企图而做出各种修改的多种实施例。目的在于通过所附的权利要求书以及它们的等价物来定义本发明的范围。

Claims (13)

1.一种防止接受测试时在集成电路中出现总线争用的系统，所述集成电路被配置为多个功能块，所述系统包括：

集成电路，它适合于接收一系列用于测试该集成电路的功能性的测试输入信号；

包括在所述集成电路内的总线；

包括在所述集成电路内的至少第一功能块和第二功能块，所述第一功能块和第二功能块连接到总线并连接以接收测试输入信号；

其特征在于，

包括在所述集成电路内的一个允许输出控制器，所述允许输出控制器连接到所述第二功能块并且用来在所述第一功能块的相应输出被激励时禁止第二功能块的至少一个输出、使得所述测试输入信号能够传输通过所述第一功能块和第二功能块、同时防止在所述第一功能块和第二功能块间出现总线争用，其中第一功能块的优先权高于第二功能块的优先权，这由所述允许输出控制器来实现，使得第一功能块能够在测试期间比第二功能块先占总线。

2.权利要求1的系统，其特征在于包括在所述集成电路内的所述总线是外围部件互连总线而所述第一功能块和所述第二功能块是外围部件互连功能块。

3.权利要求1的系统，其特征在于所述允许输出控制器禁止至少一个输出端，其方法是禁止所述第二功能块的所述至少一个输出的输出驱动器。

4.权利要求1的系统，其特征在于所述集成电路包括多个连接到所述第二功能块的允许输出控制器，所述多个允许输出控制器分别连接到各自的包括总线的总线信号线组，使得所述多个允许输出控制器中的相应的控制器可以有选择地禁止所述总线信号线组以便使所述第一功能块有选择地先占所述总线信号线组。

5.权利要求2的系统，其特征在于一系列功能块以优先权从最高到最低的顺序连接在一起；以及一系列允许输出控制器分别连接到所述功能块，并用于在所述功能块中较高优先权的功能块的相应输出被激励时，禁止各相应功能块的至少一个输出，使得测试输入信号能够传输通过所述功能块、同时防止所述功能块间出现外围部件互连总线争用。

6.权利要求5的系统，其特征在于所述允许输出控制器系列分别连接到各自的包括所述外围部件互连总线的外围部件互连总线信号线组，使得所述允许输出控制器中相应的控制器可以有选择地禁止所述外围部件互连总线信号线组以便可以有选择地先占所述外围部件互连总线信号线组。

7.权利要求6的系统，其特征在于所述允许输出控制器组包括所述外围部件互连信号AD[31:01]，FRAME#，TRDY#，C/BE#[3:01]，PAR，DEVSEL#，STOP#，PERR#和SERR#。

8.权利要求1的系统，其特征在于所述集成电路还包括用于将所述集成电路置于测试模式的测试接入端口控制器。

9.一种防止接受测试时在集成电路中出现总线争用的方法，所述集成电路被配置为多个功能块，所述方法包括：

接收一系列用于在所述集成电路中测试所述集成电路的功能性的测试输入信号；至少在包括在所述集成电路中的第一功能块和第二功能块中接收所述测试输入信号，所述第一功能块和所述第二功能块连接到所述总线；

其特征在于以下步骤，

如果所述第一功能块的相应输出端被激活则禁止所述第二功能块的至少一个输出端：使得所述测试输入信号能通过所述第一功能块和所述第二功能块传播、同时防止所述第一功能块和第二功能块之间的总线争用，所述禁止操作由包括在所述集成电路中的允许输出控制器执行，所述允许输出控制器连接到所述第二功能块，其中第一功能块的优先权高于第二功能块的优先权，这由所述允许输出控制器来实现，使得第一功能块能够比第二功能块先占总线。

10.权利要求9的方法，其特征在于包括在所述集成电路中的所述总线是外围部件互连总线并且所述第一功能块和所述第二功能块是外围部件互连功能块。

11.权利要求9中的方法，其特征在于还包括以下步骤：通过禁止所述第二功能块的所述至少一个输出端的输出驱动器来禁止所述至少一个输出端，禁止操作是由所述允许输出控制器执行的。

12.权利要求9中的方法，其特征在于还包括以下步骤：有选择地禁止所述多个允许输出控制器中的相应控制器、使得所述第一功能块可以有选择地先占所述总线信号线组，所述禁止操作是由分别连接到相应的包括所述总线的总线信号线组的多个允许输出控制器执行的。

13.权利要求9中的方法，其特征在于所述集成电路还包括用于接收所述测试脉冲系列的测试接入端口控制器，所述TAP控制器还用于产生扫描测试方式信号，所述扫描测试方式信号将所述允许输出控制器设置为测试方式。

Images