CN112506840B - 一种多对多spi总线切换方法 - Google Patents
一种多对多spi总线切换方法 Download PDFInfo
- Publication number
- CN112506840B CN112506840B CN202011440570.4A CN202011440570A CN112506840B CN 112506840 B CN112506840 B CN 112506840B CN 202011440570 A CN202011440570 A CN 202011440570A CN 112506840 B CN112506840 B CN 112506840B
- Authority
- CN
- China
- Prior art keywords
- switching
- spi
- signal
- bit
- many
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Abstract
本发明公开了一种多对多SPI总线切换方法,该方法首先设定异步传输参数和等待时间,然后定义切换指令和断开指令,当某主模块需要进行SPI通信时,首先发送切换指令,然后读取切换标志,如果切换标志为1,则进行SPI通信并在完成后发送断开指令,否则等待并重新发送切换指令、读取切换标志。该方法中每个主模块均可通过SPI信号线异步发送切换指令,通过切换标志判断是否切换成功,并通过断开指令断开与从模块的SPI总线连接。本发明方法有效避免了现有切换控制方式存在的硬件设计和切换控制复杂等问题,增强了切换控制灵活性,提高了切换效率,具有很高的实用价值。
Description
技术领域
本发明属于总线切换技术领域,涉及一种多对多SPI总线切换方法。
背景技术
SPI(Serial Peripheral Interface,串行外设接口)总线是一种高速同步总线,具有全双工、简单高效等优点,已经在电子设备中大量采用。该总线采用主从工作方式,即主模块与一个或多个从模块通信。为了充分利用硬件资源,经常需要采用多个主模块访问多个从模块的方式,即实现多对多SPI通信。多对多SPI通信涉及SPI总线切换,现有的多对多SPI总线切换多采用切换控制器件+切换控制总线实现方式,即除主、从模块SPI总线外,设计专用的切换控制总线传输切换控制指令,并通过切换控制器件实现SPI总线切换。该方式虽然达到了多对多SPI总线切换的目的,在一定程度上满足了特定的设计需求,但由于使用了专用的切换控制总线,导致所有主模块都需要通过该总线才能完成SPI总线切换,增加了切换控制复杂度,影响了切换控制的灵活性,且专用切换控制总线直接或间接与各主模块相连,占用了大量的硬件布线资源,使得PCB设计复杂度增加。
发明内容
(一)发明目的
本发明的目的是:针对现有多对多SPI总线切换方式存在的诸多问题,提供一种多对多SPI总线切换方法。
(二)技术方案
为了解决上述技术问题,本发明提供一种多对多SPI总线切换方法,其包括如下步骤:
步骤1,设定异步传输参数和等待时间;设定异步传输参数,即设定波特率、最大起始时延、起始位逻辑、校验方式、数据位数和位序;其中波特率为单个数据位宽度的倒数;最大起始时延即当传输异步信号时从CS#信号下降沿开始到起始位跳边沿开始的最大时延,如果在最大起始时延内没有收到起始位,则认为本次CS#低电平期间不传输异步信号;起始位逻辑即起始位为0还是1,该逻辑值应与MOSI常态逻辑相反,即当MOSI常态为1时,应将起始位定为0,否则应将起始位定为1;校验方式可选奇校验、偶校验和无校验,当校验方式为奇校验或偶校验时,校验位个数为1,否则校验位个数为0;数据位数即在CS#低电平期间、起始位之后传输的数据位的个数,该个数包含校验位,数据位中除去校验位的部分为原始数据位,当校验方式为无校验时,数据位即为原始数据位;位序即原始数据位的传输顺序,先传输最高有效位msb还是先传输最低有效位lsb,校验位在原始数据位之后传输;设定等待时间,即设定由判断切换失败到再次发送切换指令需等待的时间。
步骤2,定义切换指令和断开指令;定义切换指令,即为各SPI从模块编号,并建立切换指令与编号值的对应关系;定义断开指令,即定义与所有从模块SPI总线断开的指令;切换指令、断开指令长度与原始数据位长度均一致。
步骤3,发送切换指令、读取切换标志;当某主模块m需要进行SPI通信时,首先发送切换指令,然后读取切换标志;发送切换指令,即主模块m按步骤1中设定的异步传输参数,利用SPI总线信号线异步发送步骤2中定义的切换指令;具体是在保持SCLK信号不变的前提下,首先将CS#信号置为低电平,然后在最大起始时延内通过MOSI信号线发送起始位,之后依次完成各数据位发送并恢复MOSI信号常态逻辑,最后将CS#信号置为高电平,完成切换指令发送;读取切换标志,即在切换指令发送完成后,主模块m再次将CS#信号置为低电平,然后读取MISO信号,如果MISO信号为高电平,则表示切换标志为1,即切换成功,否则表示切换标志为0,即切换失败;在主模块m完成切换指令发送后,切换指令接收端根据接收到的切换指令有效性和指定的从模块SPI总线连接状态判断是否将主模块m的SPI总线切换至指定的SPI从模块;判断切换指令有效应同时满足以下条件:1)由CS#信号下降沿到起始位发送开始的时延小于步骤1中设定的最大起始时延;2)CS#信号低电平期间SCLK无跳边沿;3)CS#信号低电平期间MOSI信号线完成了起始位和所有数据位发送,并恢复至常态逻辑;4)接收到的切换指令是步骤2中已定义的切换指令;指定的从模块SPI总线连接状态即所指定从模块SPI总线是否已经与其他主模块相连;如果切换指令无效或指定从模块SPI总线已经与其他主模块相连,则切换指令接收端将切换标志置为0,否则将切换标志置为1并将主模块m的SPI总线切换至指定的SPI从模块,即通过可编程逻辑器件建立主模块m SPI总线CS#、SCLK、MOSI、MISO四根信号线与指定的SPI从模块CS#、SCLK、MOSI、MISO四根信号线的对应连接关系。
步骤4,完成SPI通信或等待;如果步骤3中主模块m读取的切换标志为1,则首先完成SPI通信,然后进行步骤5,否则根据步骤1中设定的等待时间进行等待,之后重新进行步骤3;完成SPI通信,即主模块m与指定的SPI从模块进行正常SPI通信并完成所需功能;在SPI正常通信过程中,在CS#信号低电平期间不允许出现SCLK未跳变情况。
步骤5,发送断开指令;即主模块m按步骤1中设定的异步传输参数,利用SPI总线信号线异步发送步骤2中定义的断开指令;具体是在保持SCLK信号不变的前提下,首先将CS#信号置为低电平,然后在最大起始时延内通过MOSI信号线发送起始位,之后依次完成各数据位发送并恢复MOSI信号常态逻辑,最后将CS#信号置为高电平,完成断开指令发送;当指令接收端接收到主模块m的有效断开指令时,将主模块m与已连接的从模块SPI总线断开,即令该主模块的SPI总线不与任何从模块相连,断开指令的有效性判断与切换指令相同;步骤5执行完成后,当主模块m需要再次进行SPI通信时,重新发送切换指令、读取切换标志,即进行步骤3。
(三)有益效果
上述技术方案所提供多对多SPI总线切换方法,每个主模块均可通过SPI信号线异步发送切换指令,通过切换标志判断是否切换成功,并通过断开指令断开与从模块的SPI总线连接,有效避免了现有切换控制方式存在的硬件设计和切换控制复杂等问题,增强了切换控制灵活性,提高了切换效率,具有很高的实用价值。
附图说明
图1是本发明一种多对多SPI总线切换方法的流程图。
图2是本发明一种多对多SPI总线切换方法的切换指令发送时序图。
具体实施方式
为使本发明的目的、内容和优点更加清楚,下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
参照图1和图2,本实施例中主模块、从模块数目均为16,本发明多对多SPI总线切换方法的具体实施步骤如下:
步骤1,设定异步传输参数和等待时间;设定异步传输参数,即设定波特率、最大起始时延、起始位逻辑、校验方式、数据位数和位序;其中波特率为单个数据位宽度的倒数,此实施例定为115200bps;最大起始时延即当传输异步信号时从CS#信号下降沿开始到起始位跳边沿开始的最大时延,此实施例定为20us,如果在20us内没有收到起始位,则认为本次CS#低电平期间不传输异步信号;起始位逻辑即起始位为0还是1,该逻辑值应与MOSI常态逻辑相反,即当MOSI常态为1时,应将起始位定为0,否则应将起始位定为1,此实施例MOSI常态值为1,因此将起始位定为0;校验方式可选奇校验、偶校验和无校验,当校验方式为奇校验或偶校验时,校验位个数为1,否则校验位个数为0,此实施例无校验;数据位数即在CS#低电平期间、起始位之后传输的数据位的个数,该个数包含校验位,数据位中除去校验位的部分为原始数据位,当校验方式为无校验时,数据位即为原始数据位,此实施例数据位个数为8;位序即原始数据位的传输顺序,先传输最高有效位msb还是先传输最低有效位lsb,校验位在原始数据位之后传输,此实施例先传最高位msb;设定等待时间,即设定由判断切换失败到再次发送切换指令需等待的时间,此实施例等待时间为1ms。
步骤2,定义切换指令和断开指令;定义切换指令,即为各SPI从模块编号,并建立切换指令与编号值的对应关系;定义断开指令,即定义与所有从模块SPI总线断开的指令;切换指令、断开指令长度与原始数据位长度均一致。此实施例将16个从模块编号为0~15,8位切换指令分为前4位和后4位两部分,其中前4位为指令,当前4位指令值为0b1001时表示该指令为切换指令,此时后四位对应切换到的从模块编号值,例如0b10010000表示切换到从模块1,0b10010001表示切换到从模块2,依此类推。当前4位指令值为0b0110时表示该指令为断开指令,此时后4位值不解析。
步骤3,发送切换指令、读取切换标志;当某主模块m(m=1,2,…,16)需要进行SPI通信时,首先发送切换指令,然后读取切换标志;发送切换指令,即主模块m按步骤1中设定的异步传输参数,利用SPI总线信号线异步发送步骤2中定义的切换指令;具体是在保持SCLK信号不变的前提下,首先将CS#信号置为低电平,然后在最大起始时延20us内通过MOSI信号线发送起始位,之后依次完成各数据位发送并恢复MOSI信号常态逻辑,最后将CS#信号置为高电平,完成切换指令发送;读取切换标志,即在切换指令发送完成后,主模块m再次将CS#信号置为低电平,然后读取MISO信号,如果MISO信号为高电平,则表示切换标志为1,即切换成功,否则表示切换标志为0,即切换失败;在主模块m完成切换指令发送后,切换指令接收端根据接收到的切换指令有效性和指定的从模块SPI总线连接状态判断是否将主模块m的SPI总线切换至指定的SPI从模块;判断切换指令有效应同时满足以下条件:1)由CS#信号下降沿到起始位发送开始的时延小于步骤1中设定的最大起始时延20us;2)CS#信号低电平期间SCLK无跳边沿;3)CS#信号低电平期间MOSI信号线完成了起始位和所有数据位发送,并恢复至常态逻辑;4)接收到的切换指令是步骤2中已定义的切换指令;指定的从模块SPI总线连接状态即所指定从模块SPI总线是否已经与其他主模块相连;如果切换指令无效或指定从模块SPI总线已经与其他主模块相连,则切换指令接收端将切换标志置为0,否则将切换标志置为1并将主模块m的SPI总线切换至指定的SPI从模块,即通过可编程逻辑器件建立主模块m SPI总线CS#、SCLK、MOSI、MISO四根信号线与指定的SPI从模块CS#、SCLK、MOSI、MISO四根信号线的对应连接关系。
步骤4,完成SPI通信或等待;如果步骤3中主模块m读取的切换标志为1,则首先完成SPI通信,然后进行步骤5,否则根据步骤1中设定的等待时间1ms进行等待,之后重新进行步骤3;完成SPI通信,即主模块m与指定的SPI从模块进行正常SPI通信并完成所需功能;在SPI正常通信过程中,在CS#信号低电平期间不允许出现SCLK未跳变情况。
步骤5,发送断开指令;即主模块m按步骤1中设定的异步传输参数,利用SPI总线信号线异步发送步骤2中定义的断开指令;具体是在保持SCLK信号不变的前提下,首先将CS#信号置为低电平,然后在最大起始时延内通过MOSI信号线发送起始位,之后依次完成各数据位发送并恢复MOSI信号常态逻辑,最后将CS#信号置为高电平,完成断开指令发送;当指令接收端接收到主模块m的有效断开指令时,将主模块m与已连接的从模块SPI总线断开,即令该主模块的SPI总线不与任何从模块相连,断开指令的有效性判断与切换指令相同;步骤5执行完成后,当主模块m需要再次进行SPI通信时,重新发送切换指令、读取切换标志,即进行步骤3。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。
Claims (9)
1.一种多对多SPI总线切换方法,其特征在于,包括如下步骤:
步骤1,设定异步传输参数和等待时间;
步骤2,定义切换指令和断开指令;
步骤3,发送切换指令、读取切换标志;
步骤4,完成SPI通信或等待;
步骤5,发送断开指令;
所述步骤1中,异步传输参数包括波特率、最大起始时延、起始位逻辑、校验方式、数据位数和位序;其中波特率为单个数据位宽度的倒数;最大起始时延即当传输异步信号时从CS#信号下降沿开始到起始位跳边沿开始的最大时延,如果在最大起始时延内没有收到起始位,则认为本次CS#低电平期间不传输异步信号;起始位逻辑即起始位为0还是1,该起始位应与MOSI常态逻辑相反,即当MOSI常态为1时,应将起始位定为0,否则应将起始位定为1;校验方式选奇校验、偶校验和无校验,当校验方式为奇校验或偶校验时,校验位个数为1,否则校验位个数为0;数据位数即在CS#低电平期间、起始位之后传输的数据位的个数,该个数包含校验位,数据位中除去校验位的部分为原始数据位,当校验方式为无校验时,数据位即为原始数据位;位序即原始数据位的传输顺序,先传输最高有效位msb还是先传输最低有效位lsb,校验位在原始数据位之后传输。
2.如权利要求1所述的多对多SPI总线切换方法,其特征在于,所述步骤1中,等待时间为由判断切换失败到再次发送切换指令需等待的时间。
3.如权利要求2所述的多对多SPI总线切换方法,其特征在于,所述步骤2中,切换指令为各SPI从模块编号,并建立切换指令与编号值的对应关系;断开指令为与所有从模块SPI总线断开的指令。
4.如权利要求3所述的多对多SPI总线切换方法,其特征在于,所述步骤2中,切换指令、断开指令长度与原始数据位长度均一致。
5.如权利要求4所述的多对多SPI总线切换方法,其特征在于,所述步骤3中,当某主模块m需要进行SPI通信时,首先发送切换指令,然后读取切换标志;发送切换指令,即主模块m按步骤1中设定的异步传输参数,利用SPI总线信号线异步发送步骤2中定义的切换指令;发送切换指令是在保持SCLK信号不变的前提下,首先将CS#信号置为低电平,然后在最大起始时延内通过MOSI信号线发送起始位,之后依次完成各数据位发送并恢复MOSI信号常态逻辑,最后将CS#信号置为高电平,完成切换指令发送。
6.如权利要求5所述的多对多SPI总线切换方法,其特征在于,所述步骤3中,读取切换标志,是在切换指令发送完成后,主模块m再次将CS#信号置为低电平,然后读取MISO信号,如果MISO信号为高电平,则表示切换标志为1,即切换成功,否则表示切换标志为0,即切换失败;在主模块m完成切换指令发送后,切换指令接收端根据接收到的切换指令有效性和指定的从模块SPI总线连接状态判断是否将主模块m的SPI总线切换至指定的SPI从模块。
7.如权利要求5所述的多对多SPI总线切换方法,其特征在于,所述步骤3中,判断切换指令有效应同时满足以下条件:1)由CS#信号下降沿到起始位发送开始的时延小于步骤1中设定的最大起始时延;2)CS#信号低电平期间SCLK无跳边沿;3)CS#信号低电平期间MOSI信号线完成了起始位和所有数据位发送,并恢复至常态逻辑;4)接收到的切换指令是步骤2中已定义的切换指令;指定的从模块SPI总线连接状态即所指定从模块SPI总线是否已经与其他主模块相连;如果切换指令无效或指定从模块SPI总线已经与其他主模块相连,则切换指令接收端将切换标志置为0,否则将切换标志置为1并将主模块m的SPI总线切换至指定的SPI从模块,即通过可编程逻辑器件建立主模块mSPI总线CS#、SCLK、MOSI、MISO四根信号线与指定的SPI 从模块CS#、SCLK、MOSI、MISO四根信号线的对应连接关系。
8.如权利要求6所述的多对多SPI总线切换方法,其特征在于,所述步骤4中,如果步骤3中主模块m读取的切换标志为1,则首先完成SPI通信,然后进行步骤5,否则根据步骤1中设定的等待时间进行等待,之后重新进行步骤3;完成SPI通信,即主模块m与指定的SPI从模块进行正常SPI通信并完成所需功能;在SPI正常通信过程中,在CS#信号低电平期间不允许出现SCLK未跳变情况。
9.如权利要求7所述的多对多SPI总线切换方法,其特征在于,所述步骤5中,主模块m按步骤1中设定的异步传输参数,利用SPI总线信号线异步发送步骤2中定义的断开指令;具体是在保持SCLK信号不变的前提下,首先将CS#信号置为低电平,然后在最大起始时延内通过MOSI信号线发送起始位,之后依次完成各数据位发送并恢复MOSI信号常态逻辑,最后将CS#信号置为高电平,完成断开指令发送;当指令接收端接收到主模块m的有效断开指令时,将主模块m与已连接的从模块SPI总线断开,即令该主模块的SPI总线不与任何从模块相连,断开指令的有效性判断与切换指令相同;步骤5执行完成后,当主模块m需要再次进行SPI通信时,重新发送切换指令、读取切换标志,即进行步骤3。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011440570.4A CN112506840B (zh) | 2020-12-07 | 2020-12-07 | 一种多对多spi总线切换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011440570.4A CN112506840B (zh) | 2020-12-07 | 2020-12-07 | 一种多对多spi总线切换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112506840A CN112506840A (zh) | 2021-03-16 |
CN112506840B true CN112506840B (zh) | 2022-11-18 |
Family
ID=74970759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011440570.4A Active CN112506840B (zh) | 2020-12-07 | 2020-12-07 | 一种多对多spi总线切换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112506840B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114780476B (zh) * | 2022-04-15 | 2024-03-22 | 北京经纬恒润科技股份有限公司 | 一种支持多主多从的spi分时复用电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1760952A1 (fr) * | 2005-09-02 | 2007-03-07 | Valeo Systèmes Thermiques | Procédé de commande de la vitesse de communication sur un bus LIN |
CN103116562A (zh) * | 2011-09-14 | 2013-05-22 | Vega格里沙贝两合公司 | 用于借助同步串行接口进行异步串行数据传输的方法 |
CN103744814A (zh) * | 2014-01-06 | 2014-04-23 | 深圳市芯海科技有限公司 | 一种通过两线实现高速通信方法 |
CN110502466A (zh) * | 2019-07-19 | 2019-11-26 | 苏州浪潮智能科技有限公司 | 一种spi总线多主-多从扩展的控制方法及装置 |
CN111241020A (zh) * | 2019-12-31 | 2020-06-05 | 广州展讯信息科技有限公司 | 一种基于fpga的串口切换装置、方法及存储介质 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6652702B2 (ja) * | 2015-12-25 | 2020-02-26 | 富士通クライアントコンピューティング株式会社 | 伝送システムおよびマスタ装置 |
-
2020
- 2020-12-07 CN CN202011440570.4A patent/CN112506840B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1760952A1 (fr) * | 2005-09-02 | 2007-03-07 | Valeo Systèmes Thermiques | Procédé de commande de la vitesse de communication sur un bus LIN |
CN103116562A (zh) * | 2011-09-14 | 2013-05-22 | Vega格里沙贝两合公司 | 用于借助同步串行接口进行异步串行数据传输的方法 |
CN103744814A (zh) * | 2014-01-06 | 2014-04-23 | 深圳市芯海科技有限公司 | 一种通过两线实现高速通信方法 |
CN110502466A (zh) * | 2019-07-19 | 2019-11-26 | 苏州浪潮智能科技有限公司 | 一种spi总线多主-多从扩展的控制方法及装置 |
CN111241020A (zh) * | 2019-12-31 | 2020-06-05 | 广州展讯信息科技有限公司 | 一种基于fpga的串口切换装置、方法及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN112506840A (zh) | 2021-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1123162C (zh) | 电子装置和桥站 | |
CN100573382C (zh) | 基于i2c的通信系统及通信方法 | |
CN107832250B (zh) | 一种基于spi的主从通讯时序方法 | |
EP0183273A2 (en) | Serial interface system flexibly applicable to a one-to-plurality connection | |
CN103218331A (zh) | 采用同步模式切换及帧优先级自动调整的总线装置及方法 | |
CN105260260A (zh) | 具有数据校验功能的spi数据传输设备及数据校验方法 | |
US20060277339A1 (en) | Communication apparatus, switching method, and switching program | |
US10331610B2 (en) | UART with automated protocols | |
CN112506840B (zh) | 一种多对多spi总线切换方法 | |
CN112269749A (zh) | I2c通信系统 | |
CN113792003A (zh) | 单总线通信单元、系统及方法 | |
CN107222379A (zh) | 一种串口通信的方法和装置 | |
CN112087241A (zh) | 一种电梯总线按钮单线通讯的实现方法 | |
US5765019A (en) | Microcomputer with built-in serial input-output circuit and collision detection circuit responsive to common input-output line being occupied | |
CN101281510B (zh) | 一种双i2c总线设置方法和双i2c总线系统 | |
CN112506839B (zh) | 一种一对多spi总线切换方法及装置 | |
CN112486887B (zh) | 一种利用spi总线传输异步信号的方法及装置 | |
CN113904762A (zh) | 一种带环形缓冲区的全双工485总线通信系统及方法 | |
CN115878534A (zh) | 串行外设接口spi通信方法 | |
CN112187408A (zh) | 数据处理方法、系统、装置、存储介质和处理器 | |
CN105718400A (zh) | 基于spi的通信方法 | |
CN116185936B (zh) | 一种spi通信数据收发异常检测控制系统及检测方法 | |
CN210578569U (zh) | 一种新型光耦通信与自动编码电路 | |
JP2011151769A (ja) | データ通信システム及びデータ通信方法 | |
CN116757152A (zh) | 基于高速串行接口的自动建链传输控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |