CN112269749A - I2c通信系统 - Google Patents

I2c通信系统 Download PDF

Info

Publication number
CN112269749A
CN112269749A CN202011193870.7A CN202011193870A CN112269749A CN 112269749 A CN112269749 A CN 112269749A CN 202011193870 A CN202011193870 A CN 202011193870A CN 112269749 A CN112269749 A CN 112269749A
Authority
CN
China
Prior art keywords
slave device
channel
controller
hardware
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011193870.7A
Other languages
English (en)
Other versions
CN112269749B (zh
Inventor
许林华
叶松青
许凌
赖太平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Xiamen Technology Co ltd
Original Assignee
Spreadtrum Xiamen Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Xiamen Technology Co ltd filed Critical Spreadtrum Xiamen Technology Co ltd
Priority to CN202011193870.7A priority Critical patent/CN112269749B/zh
Publication of CN112269749A publication Critical patent/CN112269749A/zh
Application granted granted Critical
Publication of CN112269749B publication Critical patent/CN112269749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Abstract

一种I2C通信系统，包括：主设备、从设备、硬件直连通道以及I2C控制器，其中：所述主设备通过所述硬件直连通道与所述I2C控制器连接，所述主设备在与所述从设备之间需要进行数据传输时，采用使能的所述硬件直连通道与所述I2C控制器之间进行数据传输；所述I2C控制器通过I2C总线与所述从设备连接，并通过所述I2C总线与所述从设备之间进行数据传输。上述方案，能够提高主设备与从设备之间的数据传输时效。

Description

I2C通信系统
技术领域
本发明实施例涉及通信领域，尤其涉及一种I2C通信系统。
背景技术
在终端设备的I2C数据传输场景中，通常需要中央处理机(Central ProcessingUnit，CPU)参于调度和资源分配。通常一些设备将需要发送的数据发送至CPU，由CPU通过外围总线(Advanced Peripheral Bus，APB)将数据发送至集成电路总线(Inter-IntegratedCircuit，I2C)控制器(controller)，开启I2C开始(start)后，将数据由先进先出队列(First Input First Output，FIFO)至TX发送或由FIFO至RX接收。
然而，现有技术中，I2C数据发送方式，数据发送受限于APB总线，在一些项目中，两个设备间需要快速完成数据的传输的场景中，由于需要CPU进行调度和资源分配，难以保证传输时效，无法满足高时效性数据传输需求。
例如，在手机低功耗调压的过程中，动态电压频率调整(Dynamic Voltage andFrequency Scaling，DVFS)IP核将调压信息发送至CPU，CPU通过APB总线将调压信息发送至I2C控制器。I2C控制器通过I2C总线将调压信息发送至电源管理芯片(Power ManagementIntegrated Circuit，PMIC)，若CPU与PMIC之间调压时间较慢时，会使手机卡顿，严重时可能会造成手机死机，影响用户体验，也会导致项目失败。
发明内容
本发明实施例解决的技术问题是现有I2C通信中，数据传输时效较低，无法满足数据时效性要求较高的项目需求。
为解决上述技术问题，本发明实施例提供一种I2C通信系统，包括：主设备、从设备、硬件直连通道以及I2C控制器，其中：所述主设备通过所述硬件直连通道与所述I2C控制器连接，所述主设备在与所述从设备之间需要进行数据传输时，采用使能的所述硬件直连通道与所述I2C控制器之间进行数据传输；所述I2C控制器通过I2C总线与所述从设备连接，并通过所述I2C总线与所述从设备之间进行数据传输。
可选的，所述I2C控制器包括通道寄存器，所述通道寄存器与所述硬件直连通道对应，所述通道寄存器用于存放所述硬件直连通道的通道信息以及所述从设备信息；所述主设备发送数据传输请求，通过使能的所述硬件直连通道与所述I2C控制器之间进行数据传输，所述数据传输请求用于拉起所述通道寄存器中的请求位，所述请求位用于指示所述主设备具有数据传输需求。
可选的，当所述硬件直连通道的数目为多个时，每个硬件直连通道分别设置有一一对应的通道寄存器。
可选的，当所述主设备向所述从设备写数据时，所述主设备发送所述数据传输请求之后，所述通道寄存器的请求位被拉起，通过使能的所述硬件直连通道将待传输数据传输至所述I2C控制器；所述I2C控制器将所述待传输数据经所述I2C总线传输至所述从设备，所述从设备信息包括：所述从设备的地址以及所述从设备的寄存器地址。
可选的，当所述主设备从所述从设备读数据时，所述通道寄存器的请求位被拉起后，所述I2C控制器通过所述I2C总线将读指示信息传输至所述从设备，并接收所述从设备传输的数据，将接收到的所述数据经所述硬件直连通道传输至所述主设备，其中，所述读指示信息包括所述从设备信息。
可选的，所述I2C控制器通过I2C总线与所述从设备之间进行数据传输之前，所述I2C控制器与所述从设备之间建立握手协议。
可选的，所述I2C控制器向所述从设备发送握手信息，并在预设时长内接收所述从设备响应于所述握手信息的反馈信息，建立与所述从设备的握手协议，其中，所述握手信息包括从设备信息，所述从设备信息包括：所述从设备的地址以及所述从设备的寄存器地址。
可选的，所述I2C控制器在预设时长内未收到所述反馈信息时，则重新向所述从设备发送所述握手信息，直至在所述预设时长内接收到所述反馈信息，或者完成预设次数的重传。
可选的，当使能的所述硬件直连通道的数目为多个时，所述I2C控制器获取每个硬件直连通道的优先级，按照所述每个硬件直连通道的优先级从高至低传输数据，其中，用于指示所述硬件直连通道的优先级的信息存储于所述硬件直连通道对应的通道寄存器。
可选的，当所述主设备向所述从设备写数据时，所述I2C控制器按照所述每个硬件直连通道的优先级从高至低，将数据通过所述I2C总线传输至所述从设备；或者，当所述主设备从所述从设备读数据时，所述I2C控制器按照所述每个硬件直连通道的优先级从高至低将从所述从设备接收到的数据传输至所述主设备。
可选的，所述硬件直连通道包括：发送通道和接收通道。
可选的，所述主设备包括动态电压频率IP核，所述从设备包括电源管理芯片。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例提供的I2C通信系统中，主设备与I2C控制器之间通过硬件直连通道进行数据传输，I2C控制器与从设备之间通过I2C总线连接，由于主设备与I2C控制器之间可以通过硬件直连通道进行数据传输，无须经由CPU调度及资源分配，从而可以提高主设备与I2C控制器之间的数据传输时效，缩短响应时间，加快响应速度，也即可以提高主设备与从设备之间的数据传输时效以及响应速度，从而满足一些对数据传输时效较高的项目的需求。
附图说明
图1是本发明实施例中的一种I2C通信系统的结构示意图。
具体实施方式
如背景技术所言，采用现有I2C数据传输方式时，数据发送以及接收的时效受限于APB总线。在一些需要两个设备间快速完成数据的传输的场景中，由于数据的传输需要CPU进行调度和资源分配，难以保证传输时效以及响应速度，无法满足高时效向数据传输需求，从而导致项目失败。
为解决上述技术问题，在本发明实施例中，主设备与I2C控制器之间通过硬件直连通道进行数据传输，I2C控制器与从设备之间通过I2C总线连接，由于主设备与I2C控制器之间可以通过硬件直连通道进行数据传输，无须经由CPU调度及资源分配，从而可以提高主设备与I2C控制器之间的数据传输时效，缩短响应时间，加快响应速度，也即可以提高主设备与从设备之间的数据传输时效以及响应速度，从而满足一些对数据传输时效要求较高的项目的需求。
为使本发明实施例的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图1，给出了本发明实施例中的一种I2C通信系统的结构示意图。下面结合图1对本实施例所述I2C通信系统的具体结构进行说明：
在具体实施中，I2C通信系统可以包括：主设备11、从设备13、硬件直连通道14以及I2C控制器12，其中：
所述主设备11通过所述硬件直连通道14与所述I2C控制器12连接。所述主设备11在与所述从设备13之间需要进行数据传输时，采用使能的硬件直连通道14与I2C控制器12之间进行数据传输，以经由I2C控制器12将数据传输至从设备13；
所述I2C控制器12通过I2C总线15与从设备13连接，I2C控制器12通过所述I2C总线15与从设备13之间进行数据传输。
在具体实施中，I2C控制器12可以设置有第一接口123，相应地，从设备13设置有第二接口131，第一接口123及第二接口131用于连接I2C总线15。也即，第一接口123和第二接口131通过I2C总线15相通信。
在具体实施中，硬件直连通道14可以预先被使能，用于表示硬件直连通道14的使能状态的使能信息可以存储于I2C控制器12。
在一些实施例中，具有I2C通信系统的终端设备中，当终端设备开机时即可使能硬件直连通道14，即使可以尚未有数据需要经由I2C控制器12从主设备11传输至从设备13。由此，可以在实际有数据需要传输时立即通过已经使能的硬件直连通道14完成传输，进一步提高数据传输时效。
可以理解的是，硬件直连通道14的使能时机也可以根据实际场景需求进行配置，此处不再一一举例。
在具体实施中，I2C控制器12可以包括通道寄存器(图中以“寄存器”标识)17，通道寄存器17与硬件直连通道14对应。通道寄存器17用于存放硬件直连通道14的通道信息以及从设备13的从设备信息。其中，通道信息可以包括使能信息，使能信息用于指示硬件直连通道14的使能状态，如被使能或者未被使能等。其中，从设备信息可以包括从设备的地址以及从设备的寄存器地址，可以根据从设备的地址确定将待传输数据传输至哪个从设备，以及根据从设备的寄存器地址确定传输至哪个寄存器。
在具体实施中，主设备11与I2C控制器12之间可以通过多个硬件直连通道14进行连接。多个硬件直连通道14可以包括发送通道和接收通道，发送通道的数目可以为一个或多个，接收通道的数目可以为一个或多个。其中，发送通道用于主设备11向I2C控制器12传输数据，接收通道用于主设备11从I2C控制器12接收数据。其中，发送通道及接收通道的格式及功能可以为多种，具体可以根据实际应用场景需求进行配置，此处不做限定。
在具体实施中，当硬件直连通道14的数目为多个时，相应地，通道寄存器17的数目也为多个，也即每个硬件直连通道14分别一一对应的设置有通道寄存器17。图1中仅示出了两个硬件直连通道14和对应的两个通道寄存器17，在实际应用中，硬件直连通道14的数目并不限于此，还可以为其他数目，此处不再一一举例。
当主设备11需要与从设备13之间进行数据传输时，主设备11发送数据传输请求(request)，通过使能的硬件直连通道14与I2C控制器12之间进行数据传输。其中，通道寄存器17设置有请求位，数据传输请求用于拉起通道寄存器17中的请求位，请求位用于指示主设备11具有数据传输需求。I2C控制器12可以根据通道寄存器17中的请求位来确定主设备11是否有数据传输需求，也即可以根据请求位来确定是否需要发送通道寄存器17中的数据。
在具体实施中，可以为通道寄存器17配置有对应的逻辑电路19，主设备11发送数据传输请求，根据数据传输请求经逻辑电路19可以拉起通道寄存器17中的请求位。例如，将请求位上拉至1。
在具体实施中，当主设备11向从设备13写数据时，主设备11发送数据传输请求之后，通道寄存器17的请求位被拉起(如，请求位被拉为1)。进一步，主设备11通过使能的硬件直连通道14将待传输数据传输至I2C控制器12。当I2C控制器12检测到通道寄存器17中的请求位被拉起时确定主设备11存在发送数据需求，相应的，I2C控制器12可以将待传输数据经I2C总线15传输至从设备13。
其中，主设备11可以通过配置为用于写数据的硬件直连通道14向I2C控制器12传输数据。
在具体实施中，当主设备11从所述从设备13读数据时，主设备11发送数据传输请求之后，通道寄存器17的请求位被拉起。此时，I2C控制器12可以通过I2C总线15将读指示信息传输至从设备13。I2C控制器12接收从设备13传输的数据。其中，读指示信息包括从设备信息，用于指示主设备11从所述从设备13读数据。其中，主设备11可以通过配置为用于读数据的硬件直连通道14接收I2C控制器传输的数据。
在具体实施中，硬件直连通道14的发送或接收的配置情况可以存储于对应的通道寄存器17，I2C控制器12可以根据通道寄存器17中存储的硬件直连通道14的发送或接收的配置情况，确定主设备11是从所述从设备13读数据，还是向从设备13写数据。
在具体实施中，I2C控制器12通过I2C总线15与从设备13之间进行数据传输时，I2C控制器12与从设备13之间建立握手协议，以进行通信握手。
具体而言，I2C控制器12向从设备13发送握手信息，从设备13收到握手信息之后，向I2C控制器12反馈握手信息对应的反馈信息(如采用ACK作为反馈信息)。I2C控制器12在预设时长内接收反馈信息，当接收到反馈信息之后，建立与从设备13的握手协议。其中，I2C控制器12根据通道寄存器17中的从设备信息生成握手信息，也即握手信息包括从设备信息，从设备信息包括从设备13的地址以及从设备13的寄存器地址。
进一步地，I2C控制器12在预设时长内未收到反馈信息时，则重新向从设备13发送握手信息，指示在预设时长内收到反馈信息，或者完成预设次数的重传，其中，重传的预设次数可以根据需求进行配置。通过配置重传机制，可以提高数据发送的成功率，也即确保I2C控制器12与从设备13之间通信的可靠性，进而确保主设备11与从设备13之前通信的正常进行。
当I2C控制器12与从设备13建立握手协议之后，I2C控制器12将主设备11经硬件直连通道14传输的待传输数据传输至从设备13。
在具体实施中，图1中仅示意了一个主设备11与I2C控制器12连接的示意图，在实际中，当多个主设备11与I2C控制器12连接时，每个主设备11分别通过对应的硬件直连通道14与所述I2C控制器12连接。相应的，通道寄存器17的数量也为多个，所述多个主设备11与多个通道寄存器17一一对应，并通过各自对应的硬件直连通道14进行数据传输。
在具体实施中，当使能的硬件直连通道14的数目为多个时，I2C控制器12获取每个硬件直连通道14的优先级，按照每个硬件直连通道14的优先级从高至低传输数据，其中，用于指示所述硬件直连通道14的优先级的信息存储于所述硬件直连通道14对应的通道寄存器17。
在本发明实施例中，通道寄存器17可以存储有通道信息、请求位以及从设备信息等，其中通道信息可以包括硬件直连通道14的使能信息以及优先级信息。
在具体实施中，当所述主设备11向所述从设备13写数据时，I2C控制器12按照所述每个硬件直连通道14的优先级从高至低，将接收到的数据通过所述I2C总线15传输至所述从设备13。
具体而言，I2C控制器12根据每个硬件直连通道14的优先级从高至低，将每个硬件直连通道14传输的待传输数据，按照硬件直连通道14优先级从高至低的顺序，将待传输数据传输至FIFO 124，并由FIFO 124将待传输数据通过I2C总线15传输至从设备13。
在具体实施中，当所述主设备11从所述从设备13读数据时，所述I2C控制器12按照所述每个硬件直连通道14的优先级从高至低将从所述从设备13接收到的数据传输至所述主设备11。
在具体实施中，I2C控制器12可以包括仲裁模块121(arbitrator)、传输模块(trans)122以及FIFO 124等。其中，I2C控制器12通过硬件直连通道14收到的待传输数据传输至仲裁模块121，仲裁模块121可以根据通道寄存器17中的优先级判断每个硬件直连通道14的优先级，传输模块122可以根据硬件直连通道14的优先级从高至低将仲裁模块121中的待传输数据传输至FIFO 124，经FIFO 124传输至从设备13。或者，在主设备11从所述从设备13读数据时，FIFO 124收到的数据经传输模块122及仲裁模块121，在经由硬件直连通道14传输至对应的主设备11。
需要说明的是，当被使能的硬件直连通道为多个时，I2C控制器根据硬件直连通道的通道优先级确定各个硬件直连通道的优先级之后，先获取优先级最高的硬件直连通道对应的通道寄存器中存储的从设备信息，并根据从设备信息生成握手信息发送至该从设备。进一步，收到从设备反馈的ACK之后，将I2C总线绑定至该从设备，此时，优先级最高的硬件直连通道对应的主设备与该从设备进行通信，I2C控制器将待传输数据发送至从设备。
进一步，当完成优先级最高的硬件直连通道对应的主设备与该从设备之间的数据传输之后，释放I2C总线。
接下来，从优先级仅次于最高优先级的硬件直连通道对应的通道寄存器获取从设备信息，根据本次获取的从设备信息生成握手信息进行通信握手，以进行优先级仅次于最高优先级的硬件直连通道对应的主设备与从设备之间的数据传输。
以此类推，直至完成所有的硬件直连通道连接的主设备与对应的从设备之间的数据传输。
由上可知，主设备与I2C控制器之间通过硬件直连通道进行数据传输，I2C控制器与从设备之间通过I2C总线连接。由于主设备与I2C控制器之间可以通过硬件直连通道进行数据传输，无须经由CPU调度及资源分配，也可以节省软件配置时间，从而可以提高主设备与I2C控制器之间的数据传输时效，缩短响应时间，加快响应速度。也即可以提高主设备与从设备之间的数据传输时效，还可以缩短响应时间，从而满足一些对数据传输时效要求较高的项目的需求。
在具体实施中，I2C控制器12中还可以包括时域同步模块(I2C_sync)、I2C寄存器文件(I2C_rf)等，其中，I2C_sync可以用于调整主设备11、从设备13以及I2C控制器12之间的时域同步一致性，I2C_rf可以用于通道信息以及从设备信息等。
在具体实施中，在手机的应用场景中，主设备11和I2C控制器12可以集成于系统级芯片(也可称为片上系统，System on Chip，SOC)，从设备13可以为SOC的外围设备。
例如，主设备11可以包括动态电压频率调整(Dynamic Voltage and FrequencyScaling，DVFS)IP核，所述从设备13可以包括电源管理芯片(Power ManagementIntegrated Circuit，PMIC)等。可以理解的是，根据实际应用场景需求，主设备11和从设备13也可以为其他设备，并不限于上述举例。
在手机的应用场景中，当主设备为DVFS IP核、从设备为PMIC时，在手机开机时，可以使能DVFS IP核与PMIC之间的硬件直连通道，将PMIC的地址以及PMIC的寄存器地址存储至通道寄存器，并将硬件直连通道的使能信息以及优先级信息作为通道信息存入通道寄存器。当DVFS IP核需要进行调压时，发起数据传输请求，拉起通道寄存器的请求位，DVFS IP核将待传输信息通过配置为发送通道的硬件直连通道发送至I2C控制器的仲裁模块，仲裁模块从通道寄存器中获取PMIC信息，并根据PMIC信息生成握手信息，将握手信息发送至PMIC，其中PMIC信息包括PMIC的地址以及PMIC的寄存器地址。I2C控制器收到PMIC反馈的ACK时，传输模块根据仲裁模块判断的硬件直连通道的优先级，将DVFS IP核通过硬件直连通道传输的待传输信息按优先级顺序传输至FIFO，由FIFO发送通过I2C总线将待传输数据传输至PMIC的寄存器，实现调压。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种I2C通信系统，其特征在于，包括：主设备、从设备、硬件直连通道以及I2C控制器，其中：
所述主设备通过所述硬件直连通道与所述I2C控制器连接，所述主设备在与所述从设备之间需要进行数据传输时，采用使能的所述硬件直连通道与所述I2C控制器之间进行数据传输；
所述I2C控制器通过I2C总线与所述从设备连接，并通过所述I2C总线与所述从设备之间进行数据传输。
2.如权利要求1所述的I2C通信系统，其特征在于，
所述I2C控制器包括通道寄存器，所述通道寄存器与所述硬件直连通道对应，所述通道寄存器用于存放所述硬件直连通道的通道信息以及所述从设备信息；
所述主设备发送数据传输请求，通过使能的所述硬件直连通道与所述I2C控制器之间进行数据传输，所述数据传输请求用于拉起所述通道寄存器中的请求位，所述请求位用于指示所述主设备具有数据传输需求。
3.如权利要求2所述的I2C通信系统，其特征在于，当所述硬件直连通道的数目为多个时，每个硬件直连通道分别设置有一一对应的通道寄存器。
4.如权利要求2所述的I2C通信系统，其特征在于，
当所述主设备向所述从设备写数据时，所述主设备发送所述数据传输请求之后，所述通道寄存器的请求位被拉起，通过使能的所述硬件直连通道将待传输数据传输至所述I2C控制器；
所述I2C控制器将所述待传输数据经所述I2C总线传输至所述从设备，所述从设备信息包括：所述从设备的地址以及所述从设备的寄存器地址。
5.如权利要求2所述的I2C通信系统，其特征在于，
当所述主设备从所述从设备读数据时，所述通道寄存器的请求位被拉起后，所述I2C控制器通过所述I2C总线将读指示信息传输至所述从设备，并接收所述从设备传输的数据，将接收到的所述数据经所述硬件直连通道传输至所述主设备，其中，所述读指示信息包括所述从设备信息。
6.如权利要求1所述的I2C通信系统，其特征在于，所述I2C控制器通过I2C总线与所述从设备之间进行数据传输之前，所述I2C控制器与所述从设备之间建立握手协议。
7.如权利要求6所述的I2C通信系统，其特征在于，所述I2C控制器向所述从设备发送握手信息，并在预设时长内接收所述从设备响应于所述握手信息的反馈信息，建立与所述从设备的握手协议，其中，所述握手信息包括从设备信息，所述从设备信息包括：所述从设备的地址以及所述从设备的寄存器地址。
8.如权利要求7所述的I2C通信系统，其特征在于，所述I2C控制器在预设时长内未收到所述反馈信息时，则重新向所述从设备发送所述握手信息，直至在所述预设时长内接收到所述反馈信息，或者完成预设次数的重传。
9.如权利要求1至8任一项所述的I2C通信系统，其特征在于，
当使能的所述硬件直连通道的数目为多个时，所述I2C控制器获取每个硬件直连通道的优先级，按照所述每个硬件直连通道的优先级从高至低传输数据，其中，用于指示所述硬件直连通道的优先级的信息存储于所述硬件直连通道对应的通道寄存器。
10.如权利要求9所述的I2C通信系统，其特征在于，
当所述主设备向所述从设备写数据时，所述I2C控制器按照所述每个硬件直连通道的优先级从高至低，将数据通过所述I2C总线传输至所述从设备；或者，当所述主设备从所述从设备读数据时，所述I2C控制器按照所述每个硬件直连通道的优先级从高至低将从所述从设备接收到的数据传输至所述主设备。
11.如权利要求1所述的I2C通信系统，其特征在于，所述硬件直连通道包括：发送通道和接收通道。
12.如权利要求1所述的I2C通信系统，其特征在于，所述主设备包括动态电压频率IP核，所述从设备包括电源管理芯片。
CN202011193870.7A 2020-10-30 2020-10-30 I2c通信系统 Active CN112269749B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011193870.7A CN112269749B (zh) 2020-10-30 2020-10-30 I2c通信系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011193870.7A CN112269749B (zh) 2020-10-30 2020-10-30 I2c通信系统

Publications (2)

Publication Number Publication Date
CN112269749A true CN112269749A (zh) 2021-01-26
CN112269749B CN112269749B (zh) 2022-10-25

Family

ID=74345416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011193870.7A Active CN112269749B (zh) 2020-10-30 2020-10-30 I2c通信系统

Country Status (1)

Country Link
CN (1) CN112269749B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112698614A (zh) * 2021-03-25 2021-04-23 之江实验室 一种任意字节读写用户侧逻辑控制器
CN114302256A (zh) * 2021-12-23 2022-04-08 锐捷网络股份有限公司 一种i2c通信防冲突方法及系统
CN114428758A (zh) * 2022-01-27 2022-05-03 Tcl空调器(中山)有限公司 基于iic总线的数据采集方法、系统、空调器及存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1482761A (zh) * 2002-09-13 2004-03-17 华为技术有限公司 一种通信系统的时间同步方法
US20040121797A1 (en) * 2002-12-20 2004-06-24 Gupta Vivek G. Portable communication device having dynamic power management contol and method therefor
CN101034383A (zh) * 2007-04-24 2007-09-12 北京中星微电子有限公司 一种实现软/硬件复用的dma控制器和传输方法
US20080162770A1 (en) * 2006-11-01 2008-07-03 Texas Instruments Incorporated Hardware voting mechanism for arbitrating scaling of shared voltage domain, integrated circuits, processes and systems
US20080307240A1 (en) * 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
CN207264377U (zh) * 2017-08-25 2018-04-20 深南电路股份有限公司 可编程i2c多路选择器和交换机
CN109656841A (zh) * 2018-11-16 2019-04-19 武汉精立电子技术有限公司 基于软件模拟i2c和硬件i2c的混合控制方法及装置
CN109684244A (zh) * 2018-11-14 2019-04-26 珠海慧联科技有限公司 用于多从机系统的i2c总线主机优化传输方法及装置
CN110597745A (zh) * 2019-09-20 2019-12-20 苏州浪潮智能科技有限公司 一种交换机系统多主多从i2c通信实现方法和装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1482761A (zh) * 2002-09-13 2004-03-17 华为技术有限公司 一种通信系统的时间同步方法
US20040121797A1 (en) * 2002-12-20 2004-06-24 Gupta Vivek G. Portable communication device having dynamic power management contol and method therefor
US20080162770A1 (en) * 2006-11-01 2008-07-03 Texas Instruments Incorporated Hardware voting mechanism for arbitrating scaling of shared voltage domain, integrated circuits, processes and systems
CN101034383A (zh) * 2007-04-24 2007-09-12 北京中星微电子有限公司 一种实现软/硬件复用的dma控制器和传输方法
US20080307240A1 (en) * 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
CN207264377U (zh) * 2017-08-25 2018-04-20 深南电路股份有限公司 可编程i2c多路选择器和交换机
CN109684244A (zh) * 2018-11-14 2019-04-26 珠海慧联科技有限公司 用于多从机系统的i2c总线主机优化传输方法及装置
CN109656841A (zh) * 2018-11-16 2019-04-19 武汉精立电子技术有限公司 基于软件模拟i2c和硬件i2c的混合控制方法及装置
CN110597745A (zh) * 2019-09-20 2019-12-20 苏州浪潮智能科技有限公司 一种交换机系统多主多从i2c通信实现方法和装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112698614A (zh) * 2021-03-25 2021-04-23 之江实验室 一种任意字节读写用户侧逻辑控制器
WO2022198880A1 (zh) * 2021-03-25 2022-09-29 之江实验室 一种任意字节读写用户侧逻辑控制器
CN114302256A (zh) * 2021-12-23 2022-04-08 锐捷网络股份有限公司 一种i2c通信防冲突方法及系统
CN114302256B (zh) * 2021-12-23 2024-04-16 锐捷网络股份有限公司 一种i2c通信防冲突方法及系统
CN114428758A (zh) * 2022-01-27 2022-05-03 Tcl空调器(中山)有限公司 基于iic总线的数据采集方法、系统、空调器及存储介质

Also Published As

Publication number Publication date
CN112269749B (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
CN112269749B (zh) I2c通信系统
TWI733752B (zh) 用於旁波帶通訊之系統及方法、以及實體非暫時性計算機可讀媒體
CN104396179B (zh) 用于听觉设备的基于灵活的串行总线的主从数据传输的系统和方法
US9479279B2 (en) Multiple protocol tunneling using time division operations
US10261930B2 (en) System, device and method for transmitting signals between different communication interfaces
US9003089B2 (en) Synchronous serial data-exchange system
EP3502908B1 (en) Spi-based data transmission method and device
US20060277339A1 (en) Communication apparatus, switching method, and switching program
CN113792003A (zh) 单总线通信单元、系统及方法
CN113641610A (zh) 处理器接口电路及处理器接口分时复用方法、电子设备
JP7437220B2 (ja) アダプタ装置及び通信方法
CN116909977A (zh) 一种多机通信方法及系统
CN103885910A (zh) 多设备在主模式下进行iic通信的方法及系统
CN113900985B (zh) Io和spi复用芯片、复用辅助芯片和数据交互方法
WO2023050128A1 (zh) 数据传输方法和装置
CN116383116A (zh) 一种基于spi总线的通信方法及装置
US8427955B2 (en) Method and apparatus for transferring data
CN114490465B (zh) 用于直接存储器访问的数据传输方法和装置
US11233514B2 (en) Semiconductor device including subsystem interfaces and communications method thereof
CN217562028U (zh) 一种基于sccb总线协议的多个主器件电路
KR20130078660A (ko) Ｕｓｂ 디바이스가 연결될 수 있는 전자장치 및 그 제어방법
WO2022124083A1 (ja) 通信装置、通信方法、およびプログラム
US20210318977A1 (en) Bus protocol for multiple chipsets
CN116467243A (zh) 基于i2c协议的通信方法、设备及系统
CN113141286A (zh) 一种基于单总线供电通信的通信方法及通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant