CN217562028U - 一种基于sccb总线协议的多个主器件电路 - Google Patents
一种基于sccb总线协议的多个主器件电路 Download PDFInfo
- Publication number
- CN217562028U CN217562028U CN202221650476.6U CN202221650476U CN217562028U CN 217562028 U CN217562028 U CN 217562028U CN 202221650476 U CN202221650476 U CN 202221650476U CN 217562028 U CN217562028 U CN 217562028U
- Authority
- CN
- China
- Prior art keywords
- master
- selector
- buffer
- sccb bus
- sccb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型提供一种基于SCCB总线协议的多个主器件电路,包括选择器、图像处理器和至少两个主控结构,所有所述主控结构分别与所述选择器通信连接,还分别与所述图像处理器通过SCCB总线连接,一个所述主控结构向所述选择器发送控制信息,所述选择器根据所述控制信息向需要启动所述SCCB总线的所述主控结构发送启动信息,向无需启动所述SCCB总线的所述主控结构发送不启动信息,需要启动的所述主控结构启动所述SCCB总线并与所述图像处理器进行数据传输,以解决在至少两个主器件同时想要占用SCCB总线时,SCCB总线没有总线仲裁功能的问题。
Description
技术领域
本实用新型提供一种电路领域,特别涉及一种基于SCCB总线协议的多个主器件电路。
背景技术
I2C总线具有两根双向信号线,其中一根是数据线SDA,另一根是时钟线SCL,在I2C总线上可以挂接很多器件,例如多个主器件和/或多个从器件,多个主器件会产生I2C总线裁决问题,即当多个主器件同时想要占用I2C总线时,企图启动I2C总线传输数据,就叫做总线竞争。I2C总线通过总线仲裁可以决定哪台主器件控制I2C总线。
目前的SCCB总线大多数采用两线式接口总线,即SCCB总线具有两根信号线,其分别为SIO_C串行时钟输入线和SIO_D串行双向数据线,其分别相当于I2C协议的时钟线SCL和数据线SDA,即SCCB总线的SIO_C串行时钟输入线相当于I2C协议的时钟线SCL,SCCB总线的SIO_D串行双向数据线相当于I2C协议的数据线SDA。但是在对于SCCB总线上挂接至少两个主器件时,当至少两个主器件同时想要占用SCCB总线时,企图启动SCCB总线传输数据,SCCB总线没有总线仲裁的功能来决定哪台主器件控制SCCB总线。
实用新型内容
本实用新型的目的在于,提供一种基于SCCB总线协议的多个主器件电路,可以解决在至少两个主器件同时想要占用SCCB总线时,SCCB总线没有总线仲裁功能的问题。
为了解决上述问题,本实用新型提供一种基于SCCB总线协议的多个主器件电路,包括选择器、图像处理器和至少两个主控结构,所有所述主控结构分别与所述选择器通信连接,还分别与所述图像处理器通过SCCB总线连接,一个所述主控结构向所述选择器发送控制信息,所述选择器根据所述控制信息向需要启动所述SCCB总线的所述主控结构发送启动信息,向无需启动所述SCCB总线的所述主控结构发送不启动信息,需要启动的所述主控结构启动所述SCCB总线并与所述图像处理器进行数据传输。
可选的,每个所述主控结构均包括主器件和缓冲器,所述主器件通过所述SCCB总线连接所述缓冲器。
进一步的,所述主器件包括CPU芯片,所述缓冲器包括I2C缓冲器。
进一步的,包括两个主控结构时,所述选择器为反相器。
进一步的,两个主控结构分别为第一主控结构和第二主控结构,所述选择器具有一个输入端口和两个输出端口,所述第一主控结构的主器件通过所述输入端口通信连接所述选择器,所述选择器的一个所述输出端口连接所述第一主控结构的所述缓冲器,所述选择器的另一个所述输出端口同时连接所述第二主控结构的所述主器件和所述缓冲器。
进一步的,包括至少三个主控结构时,所述选择器为译码器。
进一步的,所述选择器具有至少两个输入端口和多个输出端口,一个所述主控结构的主器件通过至少两个所述输入端口通信连接所述选择器,所述选择器通过多个所述输出端口分别连接每个所述主控结构,且所述输出端口的数量与所述主控结构的数量相同。
进一步的,包括第一主控结构至第四主控结构时,所述选择器具有第一输出端口至第四输出端口以及两个输入端口,所述第一主控结构的主器件通过两个所述输入端口通信连接所述选择器,所述第一输出端口连接所述第一主控结构的所述缓冲器,第二输出端口同时连接所述第二主控结构的所述主器件和所述缓冲器,第三输出端口同时连接所述第三主控结构的所述主器件和所述缓冲器,所述第四输出端口同时连接所述第四主控结构的所述主器件和所述缓冲器。
进一步的,所有所述主器件和所述缓冲器均为低电平有效的器件。
可选的,所述控制信息包括选择哪一个所述主控结构启动所述SCCB总线的信息。
与现有技术相比,本实用新型具有以下有益效果:
本实用新型提供一种基于SCCB总线协议的多个主器件电路,包括选择器、图像处理器和至少两个主控结构,所有所述主控结构分别与所述选择器通信连接,还分别与所述图像处理器通过SCCB总线连接,一个所述主控结构向所述选择器发送控制信息,所述选择器根据所述控制信息向需要启动所述SCCB总线的所述主控结构发送启动信息,向无需启动所述SCCB总线的所述主控结构发送不启动信息,需要启动的所述主控结构启动所述SCCB总线并与所述图像处理器进行数据传输,以解决在至少两个主器件同时想要占用SCCB总线时,SCCB总线没有总线仲裁功能的问题,即解决了多个主器件对图像传感器控制的问题。
附图说明
图1为本实用新型一实施例提供的一种基于SCCB总线协议的两个主器件电路的框图;
图2为本实用新型一实施例提供的一种基于SCCB总线协议的四个主器件电路的框图。
附图标记说明:
1-第一主控结构;11-第一主器件;12-第一缓冲器;2-第二主控结构;21-第二主器件;22-第二缓冲器;20-选择器;30-图像处理器;40-图像传感器;3-第三主控结构;31-第三主器件;32-第三缓冲器;4-第四主控结构;41-第四主器件;42-第四缓冲器。
具体实施方式
本实用新型的核心思想在于,提供一种基于SCCB总线协议的多个主器件电路,包括选择器、图像处理器和至少两个主控结构,所有所述主控结构分别与所述选择器通信连接,还分别与所述图像处理器通过SCCB总线连接,一个所述主控结构向所述选择器发送控制信息,所述选择器根据所述控制信息向需要启动所述SCCB总线的所述主控结构发送启动信息,向无需启动所述SCCB总线的所述主控结构发送不启动信息,需要启动的所述主控结构启动所述SCCB总线并与所述图像处理器进行数据传输,以解决在至少两个主器件同时想要占用SCCB总线时,SCCB总线没有总线仲裁功能的问题,即解决了多个主器件对图像传感器控制的问题。
以下将对本实用新型的一种基于SCCB总线协议的多个主器件电路作进一步的详细描述。下面将参照附图对本实用新型进行更详细描述,其中表示了本实用新型的优选实施例,应该理解本领域技术人员可以修改在此描述的本实用新型而仍然实现本实用新型的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本实用新型的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间,但是对于本领域技术人员来说仅仅是常规工作。
为使本实用新型的目的、特征更明显易懂,下面结合附图对本实用新型的具体实施方式作进一步的说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本实用新型实施例的目的。
图1为本实施例提供的一种基于SCCB总线协议的两个主器件电路的框图。图2为本实施例提供的一种基于SCCB总线协议的四个主器件电路的框图。如图1和图2所示,本实施例提供一种基于SCCB总线协议的多个主器件电路,包括选择器20、图像处理器30和至少两个主控结构,所有所述主控结构分别与所述选择器20通信连接,还分别与所述图像处理器30通过SCCB总线连接,一个所述主控结构向所述选择器20发送控制信息,所述选择器20根据所述控制信息向需要启动所述SCCB总线的所述主控结构发送启动信息,向无需启动所述SCCB总线的所述主控结构发送不启动信息,需要启动的所述主控结构启动所述SCCB总线并与所述图像处理器30进行数据传输。
至少两个主控结构包括第一主控结构1至第n主控结构,所述选择器20包括输入端和输出端,其中,n≥2,且为正整数。所述第一主控结构1至第n主控结构分别与所述选择器20通信连接,所述第一主控结构1至第n主控结构分别与所述图像处理器30通过SCCB总线连接。所述第一主控结构1向所述选择器20发送控制信息,其中,所述控制信息包括选择哪一个所述主控结构启动所述SCCB总线的信息,也就是说,所述第一主控结构1至第n主控结构中哪个主控结构可以启动SCCB总线传输数据的信息。所述选择器20根据所述控制信息向所述第一主控结构1至第n主控结构分别发送是否启动SCCB总线传输数据的信息,需要启动SCCB总线传输数据的主控结构与所述图像处理器30之间的SCCB总线启动并与所述图像处理器30之间进行数据传输。在本实施例中,所有所述主器件和缓冲器均为低电平有效的器件。
每个所述主控结构均包括主器件和缓冲器,所述主器件和缓冲器通过SCCB总线连接。其中,所述主器件例如为CPU芯片,所述缓冲器例如为I2C缓冲器,使得所述主器件和图像处理器30之间通过I2C缓冲器提高SCCB总线的驱动能力。
请参阅图1,以n=2为例,所述基于SCCB总线协议的多个主器件电路包括两个主控结构,分别为第一主控结构1和第二主控结构2。所述第一主控结构1包括第一主器件11和第一缓冲器12,所述第二主控结构2包括第二主器件21和第二缓冲器22。
所述第一主器件11和第一缓冲器12通过所述SCCB总线连接,所述第二主器件21和第二缓冲器22也通过所述SCCB总线连接,所述选择器20例如是反相器,其包括一输入端口和两个输出端口(即第一输出端口和第二输出端口),所述第一主器件11通过一GPIO接口和所述选择器20的输入端口通信连接,使得所述第一主器件11将所述控制信号发送给选择器20,所述选择器20的第一输出端口连接所述第一缓冲器12(例如所述第一缓冲器12的使能接口),以向所述第一缓冲器12发送是否启动第一主器件11和图像处理器30之间的SCCB总线的信息,所述选择器20的第二输出端口同时连接所述第二主器件21和第二缓冲器22,以向所述第二主器件21发送是否传输数据的信息,并向所述第二缓冲器22发送是否启动第二主器件21和图像处理器30之间的SCCB总线的信息。所述第一缓冲器12和第二缓冲器22分别与所述图像处理器30通过所述SCCB总线连接。
在本实施例中,所述第一主器件11、第二主器件21、第一缓冲器12和第二缓冲器22均为低电平有效的器件。所述控制信号包括选择第一主控结构1启动所述SCCB总线或者选择第二主控结构2启动所述SCCB总线的信息,通常所述控制信号包括0或1,其中,0表示选择第一主控结构1启动所述SCCB总线,同时表示低电平;1表示选择第二主控结构2启动所述SCCB总线,同时表示高电平。
当所述控制信号为0时,所述第一主器件11将0发送给选择器20,所述选择器20向所述第一缓冲器12发送低电平,此时,所述第一缓冲器12启动所述第一主器件11和图像处理器30之间的SCCB总线,使得所述第一主器件11可以通过第一缓冲器12与所述图像处理器30进行数据传输,所述选择器20还将0反相获得1,并分别向所述第二主控结构2的所述第二主器件21和第二缓冲器22发送高电平,此时,所述第二主器件21和第二缓冲器22均未启动。
当所述控制信号包括1时,所述第一主器件11将1发送给所述选择器20,所述选择器20将1反相获得0,并分别向所述第二主控结构2的所述第二主器件21和第二缓冲器22发送给低电平,此时,所述第二主器件21和第二缓冲器22均启动,使得所述第二主器件21可以通过第二缓冲器22与所述图像处理器30进行数据传输,所述选择器20还向第一缓冲器12发送高电平,所述第一缓冲器12未启动所述第一主器件11和图像处理器30之间的所述SCCB总线。
当n≥3时,所述基于SCCB总线协议的多个主器件电路包括三个以上主控结构,所述选择器20例如为译码器,所述选择器20具有至少两个输入端口和多个输出端口,其中,所述输出端口的数量与所述主控结构的数量相同。所述第一主控结构1的第一主器件11通过至少两个所述输入端口通信连接所述选择器20,所述选择器20通过多个所述输出端口分别连接每个所述主控结构。
请继续参阅图2,以n=4为例,所述基于SCCB总线协议的多个主器件电路包括四个主控结构,分别为第一主控结构1、第二主控结构2、第三主控结构3和第四主控结构4,所述第一主控结构1包括第一主器件11和第一缓冲器12,所述第二主控结构2包括第二主器件21和第二缓冲器22,所述第三主控结构3包括第三主器件31和第三缓冲器32,所述第四主控结构4包括第四主器件41和第四缓冲器42。
所述第一主器件11和第一缓冲器12通过所述SCCB总线连接,所述第二主器件21和第二缓冲器22通过所述SCCB总线连接,所述第三主器件31和第三缓冲器32通过所述SCCB总线连接,所述第四主器件41和第四缓冲器42通过所述SCCB总线连接。所述第一主器件11包括至少两个GPIO接口,且所述GPIO接口的数量与所述选择器20的输入端口的数量相同,且每个所述GPIO接口连接一个输入端口,使得所述第一主器件11通过两个GPIO接口分别与选择器20的两个输入端口通信连接,并传输控制信号。
所述选择器20例如是具有两个输入端口和四个输出端口的译码器,四个输出端口分别为第一输出端口、第二输出端口、第三输出端口和第四输出端口。所述第一主控结构1的主器件通过两个所述输入端口通信连接所述选择器20,所述选择器20的第一输出端口连接所述第一缓冲器12(进一步的,连接所述第一缓冲器12的使能接口),以向所述第一缓冲器12发送是否启动第一主器件11和图像处理器30之间的SCCB总线的信息;所述第二输出端口同时连接所述第二主器件21和第二缓冲器22,以向所述第二主器件21发送是否传输数据的信息,并向所述第二缓冲器22发送是否启动第二主器件21和图像处理器30之间的SCCB总线的信息;所述第三输出端口同时连接所述第三主器件31和第三缓冲器32,以向所述第三主器件31发送是否传输数据的信息,并向所述第三缓冲器32发送是否启动第三主器件31和图像处理器30之间的SCCB总线的信息;所述第四输出端口同时连接所述第四主器件41和第四缓冲器42,以向所述第四主器件41发送是否传输数据的信息,并向所述第四缓冲器42发送是否启动第四主器件41和图像处理器30之间的SCCB总线的信息。所述第一缓冲器12、第二缓冲器22、第三缓冲器32和第四缓冲器42分别与所述图像处理器30通过SCCB总线连接。
在本实施例中,所述第一主器件11、第二主器件21、第三主器件31、第四主器件41、第一缓冲器12、第二缓冲器22、第三缓冲器32和第四缓冲器42均为低电平有效的器件。所述控制信号包括选择第一主控结构1至第四主控结构4中哪个主控结构启动SCCB总线的信息,通常所述控制信号包括00、01、10或11,其中,00表示选择第一主控结构1启动SCCB总线;01表示选择第二主控结构2启动SCCB总线;10表示选择第三主控结构3启动SCCB总线;11表示选择第四主控结构4启动SCCB总线。
当所述控制信号为00时,所述第一主器件11通过所述选择器20的两个输如端口将00发送给选择器20,所述选择器20的第一输出端口向所述第一缓冲器12发送低电平,所述第二输出端口向第二主控结构2的第二主器件21和第二缓冲器22分别发送高电平,所述第三输出端口向第三主控结构3的第三主器件31和第三缓冲器32分别发送高电平,所述第四输出端口向第四主控结构4的第四主器件41和第四缓冲器42分别发送高电平,此时,所述第一缓冲器12启动,使得所述第一主器件11可以通过第一缓冲器12与所述图像处理器30进行数据传输。
同样的,当所述控制信号为01时,所述第一主器件11通过所述选择器20的两个输如端口将01发送给选择器20,所述选择器20的第二输出端口向第二主控结构2的第二主器件21和第二缓冲器22分别发送低电平,所述第一输出端口、第三输出端口和第四输出端口分别输出高电平,此时,所述第二主器件21和第二缓冲器22均启动,使得所述第二主器件21可以通过第二缓冲器22与所述图像处理器30进行数据传输。
当所述控制信号为10时,所述第一主器件11通过所述选择器20的两个输如端口将10发送给选择器20,所述选择器20的第三输出端口向所述第三主控结构3的第三主器件31和第三缓冲器32分别发送低电平,所述第一输出端口、第二输出端口和第四输出端口分别输出高电平,此时,所述第三主器件31和第三缓冲器32均启动,使得所述第三主器件31可以通过第三缓冲器32与所述图像处理器30进行数据传输。
当所述控制信号为11时,所述第一主器件11通过所述选择器20的两个输如端口将11发送给选择器20,所述选择器20的第四输出端口向所述第四主控结构4的第四主器件41和第四缓冲器42分别发送低电平,所述第一输出端口、第二输出端口和第三输出端口分别输出高电平,此时,所述第四主器件41和第四缓冲器42均启动,使得所述第四主器件41可以通过第四缓冲器42与所述图像处理器30进行数据传输。
基于SCCB总线协议的多个主器件电路还包括图像传感器40,所述图像处理器30具有第一端和第二端,所述图像处理器30的第一端来分别通过SCCB总线连接所有所述缓冲器,所述图像传感器40与所述图像处理器30的第二端连接,在所有主控结构中任一个主控结构启动SCCB总线数据传输时,该启动SCCB总线传输数据的主控结构可以控制所述图像传感器40。
综上所述,本实用新型提供一种基于SCCB总线协议的多个主器件电路,可以在至少两个主器件进行SCCB总线竞争时,可以对发生在SCCB的数据线上发生的总线竞争进行仲裁。
此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。可以理解的是,虽然本实用新型已以较佳实施例披露如上,然而上述实施例并非用以限定本实用新型。对于任何熟悉本领域的技术人员而言,在不脱离本实用新型技术方案范围情况下,都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本实用新型技术方案保护的范围内。
Claims (10)
1.一种基于SCCB总线协议的多个主器件电路,其特征在于,包括选择器、图像处理器和至少两个主控结构,所有所述主控结构分别与所述选择器通信连接,还分别与所述图像处理器通过SCCB总线连接,一个所述主控结构向所述选择器发送控制信息,所述选择器根据所述控制信息向需要启动所述SCCB总线的所述主控结构发送启动信息,向无需启动所述SCCB总线的所述主控结构发送不启动信息,需要启动的所述主控结构启动所述SCCB总线并与所述图像处理器进行数据传输。
2.如权利要求1所述的基于SCCB总线协议的多个主器件电路,其特征在于,每个所述主控结构均包括主器件和缓冲器,所述主器件通过所述SCCB总线连接所述缓冲器。
3.如权利要求2所述的基于SCCB总线协议的多个主器件电路,其特征在于,所述主器件包括CPU芯片,所述缓冲器包括I2C缓冲器。
4.如权利要求2所述的基于SCCB总线协议的多个主器件电路,其特征在于,包括两个主控结构时,所述选择器为反相器。
5.如权利要求4所述的基于SCCB总线协议的多个主器件电路,其特征在于,两个主控结构分别为第一主控结构和第二主控结构,所述选择器具有一个输入端口和两个输出端口,所述第一主控结构的主器件通过所述输入端口通信连接所述选择器,所述选择器的一个所述输出端口连接所述第一主控结构的所述缓冲器,所述选择器的另一个所述输出端口同时连接所述第二主控结构的所述主器件和所述缓冲器。
6.如权利要求2所述的基于SCCB总线协议的多个主器件电路,其特征在于,包括至少三个主控结构时,所述选择器为译码器。
7.如权利要求6所述的基于SCCB总线协议的多个主器件电路,其特征在于,所述选择器具有至少两个输入端口和多个输出端口,一个所述主控结构的所述主器件通过至少两个所述输入端口通信连接所述选择器,所述选择器通过多个所述输出端口分别连接每个所述主控结构,且所述输出端口的数量与所述主控结构的数量相同。
8.如权利要求6所述的基于SCCB总线协议的多个主器件电路,其特征在于,包括第一主控结构、第二主控结构、第三主控结构和第四主控结构时,所述选择器具有第一输出端口至第四输出端口以及两个输入端口,所述第一主控结构的主器件通过两个所述输入端口通信连接所述选择器,所述第一输出端口连接所述第一主控结构的所述缓冲器,第二输出端口同时连接所述第二主控结构的所述主器件和所述缓冲器,第三输出端口同时连接所述第三主控结构的所述主器件和所述缓冲器,所述第四输出端口同时连接所述第四主控结构的所述主器件和所述缓冲器。
9.如权利要求2所述的基于SCCB总线协议的多个主器件电路,其特征在于,所有所述主器件和所述缓冲器均为低电平有效的器件。
10.如权利要求1所述的基于SCCB总线协议的多个主器件电路,其特征在于,所述控制信息包括选择哪一个所述主控结构启动所述SCCB总线的信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221650476.6U CN217562028U (zh) | 2022-06-28 | 2022-06-28 | 一种基于sccb总线协议的多个主器件电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221650476.6U CN217562028U (zh) | 2022-06-28 | 2022-06-28 | 一种基于sccb总线协议的多个主器件电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217562028U true CN217562028U (zh) | 2022-10-11 |
Family
ID=83503119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221650476.6U Active CN217562028U (zh) | 2022-06-28 | 2022-06-28 | 一种基于sccb总线协议的多个主器件电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217562028U (zh) |
-
2022
- 2022-06-28 CN CN202221650476.6U patent/CN217562028U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106462526B (zh) | 用于多主总线协议的方法及装置 | |
KR102445344B1 (ko) | 시리얼 버스를 위한 수신 클록 캘리브레이션 | |
US7349973B2 (en) | Data transfer control device, electronic equipment, and data transfer control method | |
US7028109B2 (en) | Data transfer control device including buffer controller with plurality of pipe regions allocated to plurality of endpoints | |
US20150370735A1 (en) | Dynamically adjustable multi-line bus shared by multi-protocol devices | |
US20180046595A1 (en) | Dynamically adjustable multi-line bus shared by multi-protocol devices | |
KR20030033040A (ko) | 인터페이스 디바이스 및 이를 포함하는 디바이스 및 통신방법 | |
EP4195058A1 (en) | Unified systems and methods for interchip and intrachip node communication | |
US10678723B2 (en) | Urgent in-band interrupts on an I3C bus | |
US7337382B2 (en) | Data transfer control device, electronic instrument, and data transfer control method | |
CN113906402B (zh) | 集成电路间(i2c)装置 | |
WO2022227565A1 (zh) | 中断控制器、中断控制方法、芯片、计算机设备以及介质 | |
US7359996B2 (en) | Data transfer control device, electronic equipment, and data transfer control method | |
US7469304B2 (en) | Data transfer control device, electronic equipment, and method for a data transfer through a bus, the data transfer control device including a register and a packet buffer that are commonly used during a host operation and a peripheral operation | |
US6175887B1 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
CN217562028U (zh) | 一种基于sccb总线协议的多个主器件电路 | |
JP3636160B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
WO2012171582A1 (en) | Resolving address conflicts in a bus system | |
CN112269749A (zh) | I2c通信系统 | |
CN114780462B (zh) | 一种通信链路切换控制电路、通信链路和服务器 | |
JP4127071B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
CN116149453A (zh) | 控制器、电子设备和数据传输系统 | |
CN116126769A (zh) | 用于串行总线的隔离电路及设备隔离方法 | |
JPH09259071A (ja) | 通信制御装置 | |
JPH11165454A (ja) | 画像処理装置及び画像処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |