CN116149453A - 控制器、电子设备和数据传输系统 - Google Patents

控制器、电子设备和数据传输系统 Download PDF

Info

Publication number
CN116149453A
CN116149453A CN202310038295.0A CN202310038295A CN116149453A CN 116149453 A CN116149453 A CN 116149453A CN 202310038295 A CN202310038295 A CN 202310038295A CN 116149453 A CN116149453 A CN 116149453A
Authority
CN
China
Prior art keywords
target data
protocol command
slave device
controller
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310038295.0A
Other languages
English (en)
Inventor
肖义
方建荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tiantian Smart Core Semiconductor Co ltd
Original Assignee
Shanghai Tiantian Smart Core Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tiantian Smart Core Semiconductor Co ltd filed Critical Shanghai Tiantian Smart Core Semiconductor Co ltd
Priority to CN202310038295.0A priority Critical patent/CN116149453A/zh
Publication of CN116149453A publication Critical patent/CN116149453A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请提供一种控制器、电子设备和数据传输系统，所述控制器属于主设备，包括：共享存储单元，用于存储所述主设备向从设备发送的协议命令，以及存储所述从设备基于所述协议命令返回的目标数据；第一计数器，用于对发出的所述协议命令的字节数进行计数；其中，所述第一计数器的计数结果用于表征所述协议命令是否发送完成；第二计数器，用于对接收到的所述目标数据的字节数进行计数；其中，所述第二计数器的计数结果用于表征所述目标数据是否接收完成。通过上述方式，在芯片中进行数据传输过程中，简化控制逻辑并减少寄存器或FIFO的设置数量，提高寄存器或FIFO利用率并减少芯片面积。

Description

控制器、电子设备和数据传输系统
技术领域
本申请涉及数据传输技术领域，具体而言，涉及一种控制器、电子设备和数据传输系统。
背景技术
PMBus(Power Management Bus，电源管理总线)是一种开放标准的数字电源管理协议。在一些电源管理芯片的系统中，基于PMBus协议的数据传输场景中，通常需要中央处理单元(Central Processing Unit，CPU)参于调度和资源分配。由CPU通过外围总线(Advanced Peripheral Bus，APB)将数据发送至PMBUS控制器，然后由PMBUS控制器将数据发送至电源管理芯片。
现有技术中，PMBUS控制器中通常会设置两个寄存器：命令数据发送寄存器和接收数据寄存器或两个FIFO(First Input First Output，先进先出)：数据命令发送FIFO和数据接收FIFO。PMBUS数据发送方式通常为：基于命令数据发送寄存器或数据命令发送FIFO发送协议命令和数据，基于接收数据寄存器或数据接收FIFO接收协议数据。然而，采用上述方式会导致寄存器或FIFO数量的增加，逻辑控制上更加复杂，寄存器或FIFO利用率不高，芯片面积的增大等缺点。
发明内容
本申请实施例的目的在于提供一种控制器、电子设备和数据传输系统，用以在芯片中进行数据传输过程中，简化控制逻辑并减少寄存器或FIFO的设置数量，提高寄存器或FIFO利用率并减少芯片面积。
第一方面，本申请提供一种控制器，属于主设备，所述控制器包括：5共享存储单元，用于存储所述主设备向从设备发送的协议命令，以及存储所述从设备基于所述协议命令返回的目标数据；第一计数器，用于对发出的所述协议命令的字节数进行计数；其中，所述第一计数器的计数结果用于表征所述协议命令是否发送完成；第二计数器，用于对接收到的所述目
标数据的字节数进行计数；其中，所述第二计数器的计数结果用于表征所0述目标数据是否接收完成。
在本申请实施例中，在控制器仅设置一个共享存储单元用于存储协议命令和目标数据，设置第一计数器对发出的协议命令的字节数进行计数，将第一数据器的计数结果与协议命令的字节数进行比较，确定从共享存储
单元中发出的协议命令发送完成；设置第二计数器对接收的目标数据的字5节数进行计数，将第二数据器的计数结果与目标数据的字节数进行比较，
确定目标数据议命令接收完成。相较于现有技术中设置两个寄存器实现数据发送和接收的方案，本申请实施例提供的控制器简化控制逻辑并减少寄存器或FIFO的设置数量，提高寄存器或FIFO利用率并减少芯片面积。
在可选的实施方式中，所述控制器还包括：第一读写控制电路；所述0第一读写控制电路与所述共享存储单元连接，所述第一读写控制电路用于将所述主设备中的处理器发送的所述协议命令写入所述共享存储单元，以及从所述共享存储单元中读取所述目标数据，并将所述目标数据发送给所述处理器。
在可选的实施方式中，所述控制器还包括：第二读写控制电路；所述第二读写控制电路与所述共享存储单元连接，所述第二读写控制电路用于将所述共享存储单元中存储的所述协议命令发送给所述从设备，并基于所述第一计数器的计数结果确定所述协议命令发送完成；以及从所述从设备中接收所述目标数据并存储在所述共享存储单元中，并基于所述第二计数器的计数结果确定所述目标数据接收完成。
在可选的实施方式中，所述从设备包括：电源管理芯片，所述主设备和所述从设备之间通过PMbus总线连接。
第二方面，本申请提供一种电子设备，包括：共享存储单元，用于存储发送给从设备的协议命令，以及存储所述从设备基于所述协议命令返回的目标数据；控制器，用于对发出的所述协议命令的字节数进行计数，以确定所述协议命令是否发送完成；以及对接收的所述目标数据进行计数，以确定所述目标数据是否接收完成。
在可选的实施方式中，所述电子设备还包括处理器，所述控制器还用于将所述处理器发送的所述协议命令写入所述共享存储单元，以及从所述共享存储单元中读取所述目标数据，并将所述目标数据发送给所述处理器。
在可选的实施方式中，所述控制器还用于将所述共享存储单元中存储的所述协议命令发送给所述从设备，并基于对所述协议命令的计数结果确定所述协议命令发送完成；以及从所述从设备中接收所述目标数据并存储在所述共享存储单元中，并基于对所述目标数据的计数结果确定所述目标数据接收完成。
第三方面，本申请提供一种数据传输系统，包括：通过通信总线连接的主设备和从设备；所述主设备包括：共享存储单元，用于存储发送给所述从设备的协议命令，以及存储所述从设备基于所述协议命令返回的目标数据；所述主设备用于对发出的所述协议命令的字节数进行计数，以确定所述协议命令是否发送完成；以及对接收的所述目标数据进行计数，以确定所述目标数据是否接收完成。
在可选的实施方式中，所述主设备还包括处理器，所述主设备还用于将所述处理器发送的所述协议命令写入所述共享存储单元，以及从所述共享存储单元中读取所述目标数据，并将所述目标数据发送给所述处理器。
在可选的实施方式中，所述主设备还用于将所述共享存储单元中存储的所述协议命令发送给所述从设备，并基于对所述协议命令的计数结果确定所述协议命令发送完成；以及从所述从设备中接收所述目标数据并存储在所述共享存储单元中，并基于对所述目标数据的计数结果确定所述目标数据接收完成。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种控制器的结构框图；
图2为本申请实施例提供的另一种控制器的结构框图；
图3为本申请实施例提供的一种包括控制器的数据传输系统的结构示意图；
图4为本申请实施例提供的一种写word协议命令的示意图；
图5为本申请实施例提供的一种读字节协议命令的示意图；
图6为本申请实施例提供的一种电子设备的结构框图；
图7为本申请实施例提供的一种数据传输系统的结构框图。
图标：100-控制器；101-共享存储单元；102-第一计数器；103-第二计数器；104-第一读写控制电路；105-第二读写控制电路；600-电子设备；601-共享存储单元；602-控制器；700-数据传输系统；701-主设备；702-从设备。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
下面通过实施例，并结合附图，对本申请的技术方案进行清楚、完整地说明，但是本申请不限于以下所描述的实施例。基于以下实施例，本领域普通技术人员在没有创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。为了清楚起见，在附图中省略了与描述示例性实施方式无关的部分。
应理解，本申请中诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件或其组合的存在，并不排除一个或多个其它特征、数字、步骤、行为、部件或其组合存在或被添加的可能性。本申请中“多个”通常可以解释为两个或两个以上的含义。
本申请实施例的目的在于提供一种控制器、电子设备和数据传输系统，用以在芯片中进行数据传输过程中，简化控制逻辑并减少寄存器或FIFO的设置数量，提高寄存器或FIFO利用率并减少芯片面积。
请参阅图1，图1为本申请实施例提供的一种控制器的结构框图。该控制器100属于主设备，控制器100包括：共享存储单元101、第一计数器102和第二计数器103。
本申请实施例中，控制器100设置在主设备中，主设备与从设备之间通过通信总线连接，实现数据的传输。共享存储单元101用于存储主设备向从设备发送的协议命令，以及存储从设备基于协议命令返回的目标数据。第一计数器102，用于对发出的协议命令的字节数进行计数，第一计数器102的计数结果用于表征协议命令是否发送完成。第二计数器103，用于对接收到的目标数据的字节数进行计数，第二计数器103的计数结果用于表征目标数据是否接收完成。
需要说明的是，本申请实施例对主设备和从设备之间采用的数据通信协议不做限定，主设备和从设备之间采用的数据通信协议可以为：PMbus协议(Power Management Bus，电源管理总线)、SMbus协议(System Management Bus，系统管理总线)、IIC协议(Inter-Integrated Circuit，集成电路总线)等。
相应地，当主设备和从设备之间采用PMbus协议进行数据通信时，控制器100为PMbus控制器；当主设备和从设备之间采用SMbus协议进行数据通信时，控制器100为SMbus控制器；当主设备和从设备之间采用IIC协议进行数据通信时，控制器100为IIC控制器。
协议命令为主设备基于自身与从设备之间采用的数据通信协议生成的用于对从设备进行控制的命令。目标数据为从设备接收到主设备发送的协议命令后，针对协议命令返回给主设备的相关参数信息。
举例来说，主设备和从设备之间采用PMbus协议进行数据通信，主设备向从设备发送的协议命令可以为：写word协议命令、读字节协议命令等PMbus协议中规定的各种命令。具体地，协议命令中可以包括：从设备的地址、命令代码或从设备的地址、命令代码及配置参数。目标数据可以为从设备的电压、电流等参数数据。
为了减少芯片中寄存器或FIFO的设置数量，提高寄存器或FIFO利用率并减少芯片面积，本申请实施例提供的控制器100中仅设置一个共享存储单元101，在主设备和从设备进行通信过程中，主设备向从设备发送的协议命令和从设备基于主设备发送的协议命令返回的目标数据均存储在共享存储单元101中。
需要说明的是，本申请实施例对共享存储单元101的具体实现方式不做限定，共享存储单元101可以为寄存器、FIFO队列等具有数据存储功能的模块。进一步地，在共享存储单元101为FIFO队列时，FIFO队列可以为软件FIFO或硬件FIFO。共享存储单元101为软件FIFO可以理解为在控制器100的内存中设置一个区域，以先进先出规则访问该内存区域，从而形成一个软件FIFO。共享存储单元101为硬件FIFO可以理解为在控制器100中集成有一个硬件内存单元，用以实现FIFO功能。
主设备基于总线协议向从设备发送协议命令时，将协议命令存储在共享存储单元101中，然后由控制器100将共享存储单元101中存储的协议命令发送给从设备。从设备接收到协议命令后，根据协议命令获取自身的相关数据(即上述目标数据)，然后将目标数据基于总线协议发送给主设备，主设备中的控制器100将目标数据存储在共享存储单元101中。
由于控制器100中仅设置一个共享存储单元101用于存储主设备向从设备发送的协议命令，以及从设备基于协议命令返回的目标数据，为了保证主设备发送的协议命令中的所有数据可以有序地发送至从设备，以及有序接收从设备基于协议命令返回的目标数据，在控制器中设置第一计数器102和第二计数器103。
在主设备向从设备发送协议命令阶段，本次发送的协议命令的字节数是确定的，控制器100将共享存储单元101中的协议命令依次发送给从设备。第一计数器102对从共享存储单元101中发出的协议命令的字节数进行计数，当第一计数器102的计数结果与本次发送的协议命令的字节数相同时，控制器100确定协议命令发送完成，结束本次协议命令的发送。
在从设备向主设备基于协议命令返回目标数据阶段，本次接收目标数据的字节数是确定的，控制器100从从设备中读取目标数据，并存入共享存储单元101中。第二计数器103对接收到的目标数据的字节数进行计数，当第二计数器103的计数结果与本次接收目标数据的字节数相同时，控制器100确定目标数据接收完成，结束本次目标数据的接收。
通过上述方式，在控制器仅设置一个共享存储单元用于存储协议命令和目标数据，设置第一计数器对发出的协议命令的字节数进行计数，将第一数据器的计数结果与协议命令的字节数进行比较，确定从共享存储单元中发出的协议命令发送完成；设置第二计数器对接收的目标数据的字节数进行计数，将第二数据器的计数结果与目标数据的字节数进行比较，确定目标数据议命令接收完成。相较于现有技术中设置两个寄存器实现数据发送和接收的方案，本申请实施例提供的控制器简化控制逻辑并减少寄存器或FIFO的设置数量，提高寄存器或FIFO利用率并减少芯片面积。
进一步地，请参阅图2，主设备中还设置有一处理器，处理器具有信号处理能力，在主设备和从设备进行数据传输过程中参与调度和资源分配。处理器可以是通用处理器，例如中央处理器(Central Processing Unit，CPU)、图像处理器(Graphics ProcessingUnit，GPU)等；还可以是数字信号处理器(Digital Signal Processing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。本申请对此不作具体限定。
主设备与从设备进行数据传输过程中，处理器生成协议命令对从设备的工作状态进行控制，并接收从设备基于协议命令返回的目标数据，实现对整个系统的调度和资源分配。
进一步地，控制器100还包括：第一读写控制电路104。第一读写控制电路104与共享存储单元101连接，第一读写控制电路104用于将主设备中的处理器发送的协议命令写入共享存储单元101，以及从共享存储单元101中读取目标数据，并将目标数据发送给处理器。
进一步地，控制器100还包括：第二读写控制电路105。第二读写控制电路105与共享存储单元101连接，第二读写控制电路用于将共享存储单元中101存储的协议命令发送给从设备，并基于第一计数器102的计数结果确定协议命令发送完成；以及从从设备中接收目标数据并存储在共享存储单元101中，并基于第二计数器103的计数结果确定目标数据接收完成。
可以理解的是，第一读写控制电路104设置在处理器和共享存储单元101之间，实现处理器和共享存储单元101之间的数据交互。第二读写控制电路105设置在共享存储单元101和从设备之间，实现共享存储单元101和从设备之间的数据交互。
可以理解的是，第一读写控制电路104和第二读写控制电路105为用于实现数据读写功能的电路，本申请实施例对第一读写控制电路104和第二读写控制电路105的具体实现方式不作限定。
以下对结合具体示例对本申请实施例提供的控制器100的工作过程进行介绍。
请参阅图3，图3为本申请实施例提供的一种包括控制器100的数据传输系统的结构示意图。数据传输系统包括主设备和多个从设备(对应图中的从设备1、从设备2、从设备3)，主设备包括控制器100和CPU，多个从设备为多个电源管理芯片(Power ManagementIntegrated Circuit，PMIC)。主设备和从设备之间通过PMbus协议进行通信。共享存储单元101为一个共享FIFO队列。
以一个写word协议命令为例，如图4所示，该写word协议命令包括从设备地址信息(对应图4中的Address和Wr，长度为1个字节)、命令代码(对应图4中的Command Code，长度为1个字节)和配置参数(对应图4中的Date Byte Low和Date Byte High，长度为2个字节)。
CPU通过第一读写控制电路104将写word协议命令中的从设备地址信息、命令代码和配置参数依次写入共享FIFO队列中，设置此次共享FIFO队列需要发送的数据的长度为4。主设备启动start(对应图4中的S)后，第二读写控制电路105根据PMbus协议，在从设备满足应答条件下，依次将共享FIFO队列中的从设备地址信息、命令代码和配置参数发送给从设备。发送过程中，每发送一个字节的数据，第一计数器102进行一次计数。当第一计数器102的计数结果为4时，第二读写控制电路105确定本次写word协议命令发送完成，产生stop条件(对应图4中的P)，结束此次主设备和从设备间的通信。
以一个读字节协议命令为例，如图5所示，该读字节协议命令包括第一从设备地址信息(对应图5中的Slave Address和Wr，长度为1个字节)、命令代码(对应图5中的CommandCode，长度为1个字节)和第二从设备地址信息(对应图5中的Slave Address和Rd，长度为1个字节)。
CPU通过第一读写控制电路104将读字节协议命令中的第一从设备地址信息、命令代码和第二从设备地址信息依次写入共享FIFO队列中，设置此次共享FIFO队列需要发送的数据的长度为3。主设备启动start(对应图4中的S)后，第二读写控制电路105根据PMbus协议，在从设备满足应答条件下，依次将共享FIFO队列中的第一从设备地址信息、命令代码和第二从设备地址信息发送给从设备。发送过程中，每发送一个字节的数据，第一计数器102进行一次计数。当第一计数器102的计数结果为3时，第二读写控制电路105确定本次读字节协议命令发送完成，进入读数据阶段。
CPU在生成该读字节协议命令时确定本次通信需要从从设备处读取1个字节长度的目标数据。进入读数据阶段后，第二读写控制电路105根据PMbus协议从从设备中读取目标数据，并将目标数据保存在共享FIFO队列。读取过程中，每读取一个字节的数据，第二计数器103进行一次计数。当第二计数器103的计数结果为1时，第二读写控制电路105确定本次读字节协议命令执行完成，产生stop条件(对应图5中的P)，结束此次主设备和从设备间的通信。
可以理解的是，在主设备和从设备间的通信结束后，第一读写控制电路104将保存在共享FIFO队列中的目标数据发送给主设备的CPU，以便CPU根据目标数据进整个系统的运行进行调度和资源分配。
基于同一发明构思，本申请实施例中还提供一种电子设备。请参阅图6，图6为本申请实施例提供的一种电子设备的结构框图。该电子设备600包括共享存储单元601和控制器602。
本申请实施中，共享存储单元601与控制器602连接。共享存储单元601，用于存储发送给从设备的协议命令，以及存储从设备基于协议命令返回的目标数据。控制器602用于对发出的协议命令的字节数进行计数，以确定协议命令是否发送完成；以及对接收的目标数据进行计数，以确定目标数据是否接收完成。
在可选的实施方式中，电子设备600还包括处理器，控制器602还用于将处理器发送的协议命令写入共享存储单元601，以及从共享存储单元601中读取目标数据，并将目标数据发送给处理器。
在可选的实施方式中，控制器602还用于将共享存储单元601中存储的协议命令发送给从设备，并基于对协议命令的计数结果确定协议命令发送完成；以及从从设备中接收目标数据并存储在共享存储单元601中，并基于对目标数据的计数结果确定目标数据接收完成。
需要说明的是，相较于前述控制器100而言，本申请实施例提供的电子设备600中，电子设备600中共享存储单元601设置在控制器602外，与控制器602连接。除此之外，本申请实施例提供的控制器602的具体实施方式与前述控制器100的具体实施方式类似，相同或相似之处可以互相参照，为使说明书简洁，在此不作赘述。
基于同一发明构思，本申请实施例中还提供一种数据传输系统。请参阅图7，图7为本申请实施例提供的一种数据传输系统的结构框图。该数据传输系统700包括通过通信总线连接的主设备701和从设备702。
主设备701包括：共享存储单元，用于存储发送给从设备702的协议命令，以及存储从设备702基于协议命令返回的目标数据；主设备701用于对发出的协议命令的字节数进行计数，以确定协议命令是否发送完成；以及对接收的目标数据进行计数，以确定目标数据是否接收完成。
在可选的实施方式中，主设备701还包括处理器，主设备701还用于将处理器发送的协议命令写入共享存储单元，以及从共享存储单元中读取目标数据，并将目标数据发送给处理器。
在可选的实施方式中，主设备701还用于将共享存储单元中存储的协议命令发送给从设备702，并基于对协议命令的计数结果确定协议命令发送完成；以及从从设备702中接收目标数据并存储在共享存储单元中，并基于对目标数据的计数结果确定目标数据接收完成。
需要说明的是，本申请实施例对从设备702的数量不作具体限定，可以为3个、5个、10个等。
在一些实施例中，如图7所示，主设备701中设置有如前述实施方式中的控制器100，主设备701中的控制器100的具体实施方式与前述控制器100的具体实施方式类似，相同或相似之处可以互相参照，为使说明书简洁，在此不作赘述。
在另一些实施例中，主设备701中可以设置有如前述实施方式中的电子设备600，主设备701中的电子设备600的具体实施方式与前述电子设备600的具体实施方式类似，相同或相似之处可以互相参照，为使说明书简洁，在此不作赘述。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
需要说明的是，功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种控制器，其特征在于，属于主设备，所述控制器包括：
共享存储单元，用于存储所述主设备向从设备发送的协议命令，以及存储所述从设备基于所述协议命令返回的目标数据；
第一计数器，用于对发出的所述协议命令的字节数进行计数；其中，所述第一计数器的计数结果用于表征所述协议命令是否发送完成；
第二计数器，用于对接收到的所述目标数据的字节数进行计数；其中，所述第二计数器的计数结果用于表征所述目标数据是否接收完成。
2.根据权利要求1所述的控制器，其特征在于，所述控制器还包括：第一读写控制电路；所述第一读写控制电路与所述共享存储单元连接，所述第一读写控制电路用于将所述主设备中的处理器发送的所述协议命令写入所述共享存储单元，以及从所述共享存储单元中读取所述目标数据，并将所述目标数据发送给所述处理器。
3.根据权利要求2所述的控制器，其特征在于，所述控制器还包括：第二读写控制电路；所述第二读写控制电路与所述共享存储单元连接，所述第二读写控制电路用于将所述共享存储单元中存储的所述协议命令发送给所述从设备，并基于所述第一计数器的计数结果确定所述协议命令发送完成；以及从所述从设备中接收所述目标数据并存储在所述共享存储单元中，并基于所述第二计数器的计数结果确定所述目标数据接收完成。
4.根据权利要求1-3任一项所述的控制器，其特征在于，所述从设备包括：电源管理芯片，所述主设备和所述从设备之间通过PMbus总线连接。
5.一种电子设备，其特征在于，包括：
共享存储单元，用于存储发送给从设备的协议命令，以及存储所述从设备基于所述协议命令返回的目标数据；
控制器，用于对发出的所述协议命令的字节数进行计数，以确定所述协议命令是否发送完成；以及对接收的所述目标数据进行计数，以确定所述目标数据是否接收完成。
6.根据权利要求5所述的电子设备，其特征在于，所述电子设备还包括处理器，所述控制器还用于将所述处理器发送的所述协议命令写入所述共享存储单元，以及从所述共享存储单元中读取所述目标数据，并将所述目标数据发送给所述处理器。
7.根据权利要求6所述的电子设备，其特征在于，所述控制器还用于将所述共享存储单元中存储的所述协议命令发送给所述从设备，并基于对所述协议命令的计数结果确定所述协议命令发送完成；以及从所述从设备中接收所述目标数据并存储在所述共享存储单元中，并基于对所述目标数据的计数结果确定所述目标数据接收完成。
8.一种数据传输系统，其特征在于，包括：通过通信总线连接的主设备和从设备；
所述主设备包括：共享存储单元，用于存储发送给所述从设备的协议命令，以及存储所述从设备基于所述协议命令返回的目标数据；
所述主设备用于对发出的所述协议命令的字节数进行计数，以确定所述协议命令是否发送完成；以及对接收的所述目标数据进行计数，以确定所述目标数据是否接收完成。
9.根据权利要求8所述的数据传输系统，其特征在于，所述主设备还包括处理器，所述主设备还用于将所述处理器发送的所述协议命令写入所述共享存储单元，以及从所述共享存储单元中读取所述目标数据，并将所述目标数据发送给所述处理器。
10.根据权利要求9所述的数据传输系统，其特征在于，所述主设备还用于将所述共享存储单元中存储的所述协议命令发送给所述从设备，并基于对所述协议命令的计数结果确定所述协议命令发送完成；以及从所述从设备中接收所述目标数据并存储在所述共享存储单元中，并基于对所述目标数据的计数结果确定所述目标数据接收完成。
CN202310038295.0A 2023-01-10 2023-01-10 控制器、电子设备和数据传输系统 Pending CN116149453A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310038295.0A CN116149453A (zh) 2023-01-10 2023-01-10 控制器、电子设备和数据传输系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310038295.0A CN116149453A (zh) 2023-01-10 2023-01-10 控制器、电子设备和数据传输系统

Publications (1)

Publication Number Publication Date
CN116149453A true CN116149453A (zh) 2023-05-23

Family

ID=86359473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310038295.0A Pending CN116149453A (zh) 2023-01-10 2023-01-10 控制器、电子设备和数据传输系统

Country Status (1)

Country Link
CN (1) CN116149453A (zh)

Similar Documents

Publication Publication Date Title
EP3614253B1 (en) Data processing method and storage system
JP3636157B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
WO2021244194A1 (zh) 寄存器的读写方法、芯片、子系统、寄存器组及终端
JP2004348246A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
US10853289B2 (en) System, apparatus and method for hardware-based bi-directional communication via reliable high performance half-duplex link
US7783817B2 (en) Method and apparatus for conditional broadcast of barrier operations
US20190196989A1 (en) Method, Apparatus, and System for Accessing Memory Device
JP2011170848A (ja) トレースデータの優先度の選択
US8032675B2 (en) Dynamic memory buffer allocation method and system
JP3636158B2 (ja) データ転送制御装置及び電子機器
JPH11272603A (ja) バスブリッジ装置及びトランザクションフォワード方法
US20130219095A1 (en) Circuit and method for pipe arbitration using available state information and arbitration
CN116166581A (zh) 用于pcie总线的队列式dma控制器电路及数据传输方法
CN116149453A (zh) 控制器、电子设备和数据传输系统
US7451254B2 (en) System and method for adaptive buffer allocation in a memory device interface
EP4254207A1 (en) Data processing apparatus and method, and related device
JPH08314854A (ja) データ転送システムおよびこれに関連する装置
CN114328350A (zh) 一种基于axi总线的通讯方法、装置以及介质
US7577560B2 (en) Microcomputer logic development device
US20240163231A1 (en) Electronic apparatus and control method for managing available pointers of packet buffer
CN116226021B (zh) 数据收发方法、装置以及图形处理器
JP7363344B2 (ja) メモリ制御装置、および制御方法
US20230169029A1 (en) Method of transmitting Universal Serial Bus (USB) commands and associated electronic device
TW202320526A (zh) 電力感知之輸入／輸出緩衝區分配技術
JP4514411B2 (ja) バス間通信インタフェース装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination