CN1232186A - 地址解码电路与地址解码的方法 - Google Patents

地址解码电路与地址解码的方法 Download PDF

Info

Publication number
CN1232186A
CN1232186A CN99105598A CN99105598A CN1232186A CN 1232186 A CN1232186 A CN 1232186A CN 99105598 A CN99105598 A CN 99105598A CN 99105598 A CN99105598 A CN 99105598A CN 1232186 A CN1232186 A CN 1232186A
Authority
CN
China
Prior art keywords
address
signal
decoder
definite
meet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99105598A
Other languages
English (en)
Inventor
石本聪美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1232186A publication Critical patent/CN1232186A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

这里提供的一种地址解码电路包括(a)第一地址解码器(b)第二地址解码器以及(c)一个逻辑电路。在一种检测模式根据该选择信号,地址解码电路选择一个用于检测的地址的解码结果,这是外围宏程序库持有的。因此,当外围宏程序库安装在不同的芯片上时,将可能使用一个共同的矢量,即使一个为实际使用的地址是变化的。这个保证减少重建检测矢量的步骤。

Description

地址解码电路与地址解码的方法
本发明涉及到一种地址解码电路和一种地址解码的方法，尤其是涉及到一种地址解码电路与一种能够确定地址和选择期望的外围宏程序库之一的地址解码的方法。
虽然外围宏程序库一般都安装在不同的器件上，但是一个实际使用的地址(下面，统称为“实用地址”)在这些外围宏程序库中间不总是公共的。因此，必须确定一个实用地址，以及选择一个外围宏程序库。
图1是一个通过利用实用地址选择一个外围宏程序库的常规地址解码电路例子的方框图。
该图解说明的地址解码电路只包括一个实用地址解码器2。该实用地址解码器2接收一个地址信号1并且传送一个地址选择信号7到其中的一个外围宏程序库8。
当外围宏程序库安装在一个芯片上时，地址信号1被传送到该实用地址解码器2，一个地址仅在实用地址解码器2中确定，而一个期望外围宏程序库8根据地址确定的结果被选中。
当一个地址解码器要被检测时，对于一种检测方式的检测矢量是预先构成的。对于一个地址解码器的检测是通过利用构成的检测矢量来执行的。
一种普通的地址解码器不仅已经习惯地使用在一种检测模式中，而且用在实际使用中。结果，存在一个问题，即对于各个器件的实用地址是变化的，检测矢量就不得不每次重新构造。
除了图1显示的常规地址解码电路以外，日本未审查专利公开Nos.61-156746和4-68554已经建议了一些地址解码电路。然而，对于各个器件的实用地址是变化的情况，上述检测矢量就不得不每次重新构造的问题在这些地址解码器中并没有解决。
日本未审查专利公开号No.63-116242已经建议了一种包括一些电串联的功能模块的数据处理装置。这种建议的数据处理装置根据一个功能模块选择信号选择这些功能模块的一个。
然而，由于这种建议的数据处理装置只包括一个地址解码器，并且利用这个地址解码器确定一个地址，所以该数据处理装置也伴随有在每次实用地址变化时检测矢量就不得不每次重新构造的问题。
日本未审查专利公开号No.8-86836已经建议了一种包括每次执行一种功能的第一和第二电路模块的半导体集成电路器件，第一输入端位于用来接收从第一电路模块输出的一个数据信号的第一与第二电路模块之间，第二输入端在一种检测模式中接收从外部传送的一个检测数据信号，一个输出节点传送数据信号到一个输入节点和一个第二电路模块的检测数据输出端，而选择器响应一个检测模式指示信号将提供到第二输入端的数据信号传送到输出端。
这种建议的半导体集成电路器件解决了上述问题。即，该半导体集成电路器件具有无须重新构造检测矢量的优点，即使实用地址变化。然而，该半导体集成电路器件伴随有另外的问题，因为该器件必须包括许多选择器，这将很难或者几乎不可能使该器件在尺寸上整体小型化。
日本未审查专利公开No.2-154177已经建议了一种用于检测一个安装一些功能模块的单独芯片的模块检测器。该检测器在检测中选择要检测的功能模块，并且在所选功能模块中配备的检测接口逻辑装置中建立一个检测模式。响应该检测模式的建立，芯片上的交互数据总线在总线接口单元用一个比特设置。结果，对于要检测的不同功能模块每次必须重建一个总线接口单元。
然而，根据这种建议的模块检测器，一种检测模块不得不在检测接口逻辑装置中建立，此外，一个交互数据总线也必须为各个检测建立。即，为了在模块检测器实际地执行一个检测就必须执行大量复杂的步骤。
考虑到上述常规地址解码电路的问题，本发明的目的是提供一种能够使用公用检测矢量的地址解码器，即使实用地址解码器改变，在这种情况下外围宏程序库安装在一些不同的芯片上，因此排除重建检测矢量的必要性而没有复杂的结构。
本发明的另一个目的是提供一种能够做同样工作的地址解码的方法。
一方面，这里提供的一种地址解码电路包括(a)一个为实际使用的第一地址解码器用来解码持有一个单独目标的地址，(b)一个为检测使用的第二地址解码器用来解码一个恒定的地址而不管目标如何，以及(c)一个逻辑电路，接收选择信号和切换自第一地址解码器传输的解码结果到自第二地址解码器传输的解码结果，以及根据该选择信号反之依然。
另一方面，这里提供的一种地址解码方法，包括一些步骤(a)接收一个地址信号，比较这个接收的地址信号与一个确定地址，并且只有在第一地址解码器中该地址信号与确定地址一致时才传送一个第一符合信号，(b)接收一个地址信号，比较这个接收的地址信号与一个确定地址，并且只有在第二地址解码器中该地址信号与确定地址一致时才传送一个第二符合信号，(c)接收一个选择信号，并且根据该选择信号选择第一和第二符合信号之一，以及(d)根据这个选中的符合信号选择一些外围宏程序库之一。
如上所述，第一或实用地址解码器与第二或检测用地址解码器两者都用在本发明中。在外围宏程序库安装在一些不同的芯片上的这种情况下，即使实用地址解码器改变，本发明通过利用一个检测地址解码器从而使用公共检测矢量使建立检测矢量或检测模式成为可能。
图1是一个常规地址解码电路的方框图。
图2是一个根据第一实施例的地址解码电路的方框图。
图3是一个根据第二实施例的地址解码的一种方法的流程图。
图4是一个根据第三实施例的解码电路的方框图。
图5是一个根据第四实施例的地址解码方法的流程图。
[第一实施例]
图2是一个根据第一实施例的地址解码电路的方框图。
根据第一实施例的地址解码电路包括一个第一或者实用地址解码器2，它通过地址总线接收地址信号，将这个接收的地址信号与一个确定的地址比较，并且当该地址信号与确定的地址一致时传送第一符合信号4，包括一个第二或者检测用地址解码器3，它通过地址总线1接收地址信号，将这个接收的地址信号与一个确定的地址比较，并且当该地址信号与确定的地址一致时传送第二符合信号5，以及包括一个接收第一符合信号4，第二符合信号5，和一个检测模式信号13的选择器6，它根据接收的检测模式信号13选择第一符合信号4和第二符合信号5中的一个，并且传送所选的第一符合信号4或者第二符合信号5作为一个地址选择信号7给外围宏程序库8。
传送到选择器6的检测模式信号13是一个具有两个值“0”和“1”的二进制信号。检测模式信号13的值“1”是检测模式的表示，而检测模式信号13的值“0”表示不同于检测模式的其它模式。
下面将描述图2所示地址解码器的工作。
一个通过地址总线1进入到实用地址解码器2和检测用地址解码器3的地址信号在实用地址解码器2和检测用地址解码器3的每个中与一个确定地址比较。只有当接收的地址信号与确定地址一致时，实用地址解码器2和检测用地址解码器3才分别传送第一和第二符合信号4和5。
选择器6在接收的检测模式信号13具有表示不同于检测模式的其它模式值“0”时选择第一符合信号4，或者在接收的检测模式信号13具有表示检测模式值“1”时选择第二符合信号5，并且传送所选的第一符合信号4或者第二符合信号5作为一个地址选择信号7给外围宏程序库8。然后，根据这传送的地址选择信号7选中外围宏程序库8之一。
描述到迄今为止，根据第一实施例的地址解码电路选择来自检测用地址解码器3的解码结果以及在检测模式根据检测模式信号13外围宏程序库8的持有，并且选择从实用地址解码器2传送的和在实际用模式中不同的根据目标的其他解码结果的解码结果。因而，在检测模式中使用一个恒定地址访问外围宏程序库8，即使实用地址是变化的。[第二实施例]
图3是根据第二实施例地址解码方法的流程图。
首先，如步骤20所示，一个地址信号在作为第一地址解码器的实用地址解码器2中被接收。
然后，如步骤22所示，实用地址解码器2将接收的地址信号与一个确定的地址比较来确定它们彼此是否一致。
如果不一致(在步骤22是否定)，比较停止，实用地址解码器2等待下一个地址信号。
如果接收的地址信号与一个确定的地址一致(在步骤22是肯定)，实用地址解码器2就传送第一符合信号4，如步骤24所示。
作为第二地址解码器的检测用地址解码器3执行同样的步骤。明确地，如步骤26所示，一个地址信号在作为第二地址解码器的检测用地址解码器3中被接收。
然后，如步骤28所示，检测用地址解码器3将接收的地址信号与一个确定的地址比较来确定它们彼此是否一致。
如果不一致(在步骤28是否定)，比较停止，检测用地址解码器3等待下一个地址信号。
如果接收的地址信号与一个确定的地址一致(在步骤28是肯定)，检测用地址解码器3就传送第二符合信号5，如步骤30所示。
由实用地址解码器2执行的步骤20,22和24与由检测用地址解码器3执行的步骤26,28和30可以同时执行。当选择时，它们之一可以比另一个执行早一些。
在接收到第一和第二符合信号4与5后，选择器6接收具有值“0”或“1”的检测模式信号13，如步骤32所示。
如步骤34所示，当接收的检测模式信号13具有值“0”时选择器6选择第一符合信号4，而当接收的检测模式信号13具有值“1”时选择第二符合信号5。
所选的第一符合信号4或者第二符合信号5作为一个地址选择信号7传送给外围宏程序库8。根据地址选择信号7，一个期望的外围宏程序库8被选中，如步骤36所示。[第三实施例]
图4是一个根据第三实施例的地址解码电路方框图。在该直接的实施例中，外围宏程序库8用一些寄存器构成，在这种情况下，依据上述第一实施例的地址解码电路可以配备一些寄存器。然而，这将不利地导致增加整个电路的尺寸，并且根据第一实施例这将无效地配备大量地址解码电路。因此，一种根据第三实施例的地址解码电路被设计具有一种下述的结构。
在第三实施例中，一个地址信号包括一个高位地址信号和一个低位地址信号，它们每个与第一实施例不一样是彼此独立地被解码。
根据第三实施例的地址解码电路包括一个第一或者实用地址解码器2，它通过第一地址总线1-1接收高位地址信号作为第一地址信号，将这个接收的地址信号与一个确定的地址比较，并且当该高位地址信号与确定的地址一致时传送第一符合信号4，包括一个第二或者检测用地址解码器3，它通过第一地址总线1-1接收高位地址信号作为第一地址信号，将这个接收的地址信号与一个确定的地址比较，并且当该高位地址信号与确定的地址一致时传送第二符合信号5，包括一个接收第一符合信号4，第二符合信号5，和接收一个检测模式信号13的选择器6，它根据接收的检测模式信号1 3选择第一符合信号4和第二符合信号5中的一个，并且传送所选的第一符合信号4或者第二符合信号5作为一个高位地址选择信号7-1给外围宏程序库8，包括一些第三地址解码器9-1到9-n，以及包括一些逻辑“与”电路11-1到11-n。
传送到选择器6的检测模式信号13是一个具有两个值“0”和“1”的二进制信号。检测模式信号13的值“1”表示检测模式，而检测模式信号13的值“0”表示不同于检测模式的其它模式。
第三地址解码器9-1到9-n中的每个都通过第二地址总线1-2接收一个低位地址作为第二地址信号，解码接收的低位地址信号，并且传送一个低位地址选择信号10-1到10-n。
第三地址解码器9-1到9-n的编号“n”与逻辑“与”电路11-1到11-n的编号“n”两者都等于外围宏程序库8使用寄存器的数量。
高位地址选择信号7-1与低位地址选择信号10-1到10-n的之一输入到逻辑“与”电路11-1到11-n中相关的一个。例如，高位地址选择信号7-1与低位地址选择信号10-1输入到相关的逻辑“与”电路11-1。
下面将描述图4显示的地址解码电路的工作。
通过第一地址总线1-1传送到实用地址解码器2和检测用地址解码器3的高位地址信号与实用地址解码器2和检测用地址解码器3每个中的一个确定地址比较。只有在接收的高位地址信号与该确定的地址一致时，实用地址解码器2和检测用地址解码器3分别传送第一和第二符合信号4和5。
选择器6在接收的检测模式信号13具有表示不同于检测模式的其它模式值“0”时选择第一符合信号4，或者在接收的检测模式信号13具有表示检测模式值“1”时选择第二符合信号5，并且传送所选的第一符合信号4或者第二符合信号5作为一个地址选择信号7-1给逻辑“与”电路11-1到11-n。
通过第二地址总线1-2传送到第三地址解码器9-1到9-n的低位地址信号在第三地址解码器9-1到9-n的每个中被解码，然后作为低位地址选择信号10-1到10-n传送到相关逻辑“与”电路11-1到11-n。
逻辑“与”电路11-1到11-n的每个计算高位地址选择信号7-1与低位地址选择信号10-1到10-n之一的逻辑和，并且将这些逻辑和作为地址选择信号12-1到12-n分别传送给外围宏程序库8。一个用在外围宏程序库8中的期望寄存器依据地址选择信号12-1到12-n中的每一个来选择。
根据上述第三实施例，仅有高位地址信号的解码结果在实用地址解码器2和检测用地址解码器3中切换。因此，根据第三实施例的地址解码电路提供如同根据第一实施例的地址解码电路提供一样的优点。
此外，根据第三实施例的地址解码电路提供一个额外的优点，这就是能够仅用附加检测用地址解码器3和选择器6进行访问一些外围宏程序库8中的寄存器。[第四实施例]
图5是一个根据第四实施例的地址解码方法的流程图。
首先，如步骤40所示，在实用地址解码器2中接收高位地址信号。
然后，如步骤42所示，实用地址解码器2比较接收的高位地址信号与一个确定的地址以便确定它们是否一致。
如果不一致(在步骤42是否定)，比较停止，实用地址解码器2等待下一个地址信号。
如果接收的地址信号与一个确定的地址一致(在步骤42是肯定)，实用地址解码器2就传送第一符合信号4，如步骤44所示。
作为第二地址解码器的检测用地址解码器3执行同样的步骤。明确地，如步骤46所示，一个地址信号在检测用地址解码器3中被接收。
然后，如步骤48所示，检测用地址解码器3将接收的地址信号与一个确定的地址比较来确定它们彼此是否一致。
如果不一致(在步骤48是否定)，比较停止，检测用地址解码器3等待下一个地址信号。
如果接收的地址信号与一个确定的地址一致(在步骤48是肯定)，检测用地址解码器3就传送第二符合信号5，如步骤50所示。
在接收到第一和第二符合信号4与5后，选择器6接收具有值“0”或“1”的检测模式信号13，如步骤52所示。
如步骤54所示，当接收的检测模式信号13具有值“0”时选择器6选择第一符合信号4，而当接收的检测模式信号13具有值“1”时选择第二符合信号5。
所选的符合信号4或者5作为一个高位地址选择信号7-1传送给逻辑“与”电路11-1到11-n，如步骤60所示。
如步骤56所示，第三地址解码器9-1到9-n中的每个接收一个低位地址信号，解码这个接收的低位地址信号，并且传送这个解码的低位地址信号到逻辑“与”电路11-1到11-n作为低位地址选择信号10-1到10-n，如步骤58所示。
逻辑“与”电路11-1到11-n的每个计算高位地址选择信号7-1与相关的低位地址选择信号10-1到10-n之一的逻辑和，如步骤62所示。这个逻辑和作为地址选择信号12-1到12-n分别传送给外围宏程序库8，而结果，一个用在外围宏程序库8中的期望寄存器被选中，如步骤64所示。
一组步骤40,42和44由实用地址解码器2执行，一组步骤46,48和50由检测用地址解码器3执行，以及一组步骤56和58由第三地址解码器9-1到9-n可能同时执行。当可以任选时，任何两组可以同时执行。当可以任选时，这三组可以分开执行，在这种情况下，这些组可以以任何顺序执行。
在本发明已经结合所提实施例进行了描述同时，本发明提供一些优点如下。
根据本发明，对于一个检测尤其是外围宏程序库的利用地址的解码结果在一种检测模式中根据检测模式信号被选中。因此，当外围宏程序库安装于不同的芯片时，将可能使用一个共同的矢量，即使一个实际用的地址是变化的。这就保证减少再建检测矢量的步骤。

Claims (13)

1．一种地址解码电路包括：
(a)一个为实际使用的第一地址解码器(2)用来解码持有一个单独目标的地址；
(b)一个为检测使用的第二地址解码器(3)用来解码一个恒定的地址而不管目标，以及
(c)一个逻辑电路(6)接收选择信号(13)和切换自所述第一地址解码器(2)传输的解码结果到自所述第二地址解码器(3)传输的解码结果，以及根据该选择信号(13)反之依然。
2．一种地址解码电路包括：
(a)一个第一地址解码器(2)接收一个地址信号，比较这个接收的地址信号与一个确定地址，并且只有当所述地址信号与所述确定地址一致时才传送一个第一符合信号(4)；
(b)一个第二地址解码器(3)接收一个地址信号，比较这个接收的地址信号与一个确定地址，并且只有当所述地址信号与所述确定地址一致时才传送一个第二符合信号(5)；
(c)一个选择器(6)接收一个选择信号(13)，根据接收的选择信号(13)选择所述第一和第二符合信号(4,5)之一，以及根据这个选中的符合信号(13)选择一些外围宏程序库(8)之一。
3．根据权利要求2所述的地址解码电路，其特征在于所述第一地址解码器(2)是一个为实际使用的地址解码器，用来解码持有一个单独目标的地址，而所述第二地址解码器(3)是一个为检测使用的地址解码器，用来解码一个恒定的地址而不管目标如何。
4．一个地址解码电路包括：
(a)一个第一地址解码器(2)，接收一个第一地址信号，比较这个接收的地址信号与一个确定地址，并且只有当所述地址信号与所述确定地址一致时才传送一个第一符合信号(4)；
(b)一个第二地址解码器(3)，接收所述第一地址信号，比较这个接收的地址信号与一个确定地址，并且只有当所述第一地址信号与所述确定地址一致时才传送一个第二符合信号(5)；
(c)一个选择器(6)，接收一个选择信号(13)，根据接收的选择信号(13)选择所述第一和第二符合信号(4,5)之一，并且传送选中的符合信号(4,5)作为一个第一地址选择信号(7-1)；
(d)至少有一个第三地址解码器(9-1,…,9-n)接收所述第二地址信号，解码这个接收的第二地址信号，并且传送一个第二地址选择信号(10-1,…,10-n)；以及
(e)至少一个逻辑电路(11-1,…,11-n)接收所述第一和第二地址选择信号(7-1,10-1,…,10-n)，逻辑地求和所述第一和第二地址选择信号(7-1,10-1,…,10-n)，并且根据逻辑地求和所述第一和第二地址选择信号(7-1,10-1,…,10-n)的结果选择外围宏程序库(8)之一。
5．根据权利要求4所述的地址解码电路，其特征在于所述第三地址解码器(9-1,…,9-n)的数量等于配备在所述外围宏程序库(8)中寄存器的数量。
6．根据权利要求4或者5所述的地址解码电路，其特征在于所述第一地址解码器(2)是一个为实际使用的地址解码器用来解码持有一个单独目标的地址，而所述第二地址解码器(3)是一个为检测使用的地址解码器用来解码一个恒定的地址而不管目标如何。
7．一种地址解码的方法，包括步骤：
(a)接收一个地址信号，比较这个接收的地址信号与一个确定地址，并且只有在第一地址解码器(2)中所述地址信号与所述确定地址一致时才传送一个第一符合信号(4)；
(b)接收一个地址信号，比较这个接收的地址信号与一个确定地址，并且只有在第二地址解码器(3)中所述地址信号与所述确定地址一致时才传送一个第二符合信号(5)；
(c)接收一个选择信号(13)，并且根据所述选择信号(13)选择所述第一和第二符合信号(4,5)之一；以及
(d)根据这个选中的符合信号(4,5)选择一些外围宏程序库(8)之一。
8．根据权利要求7所述的地址解码电路，其特征在于所述步骤(a)和(b)是同时执行。
9．一种地址解码的方法，包括步骤：
(a)接收一个第一地址信号，比较这个接收的第一地址信号与一个确定地址，并且只有在第一地址解码器(2)中所述第一地址信号与所述确定地址一致时才传送一个第一符合信号(4)；
(b)接收所述地址信号，比较这个接收的第一地址信号与一个确定地址，并且只有在第二地址解码器(3)中所述第一地址信号与所述确定地址一致时才传送一个第二符合信号(5)；
(c)接收一个选择信号(13)，根据所述选择信号(13)选择所述第一和第二符合信号(4,5)之一，并且传送选择符合信号(4,5)作为一个第一地址选择信号(7-1)；
(d)接收一个第二地址信号，解码该接收的第二地址信号，以及在第三地址解码器(9-1,…,9-n)中传送一个第二地址选择信号(10-1,…,10-n)；
(e)逻辑地计算所述第一与第二地址选择信号(7-1,10-1,…,10-n)的和；
(f)根据所述步骤(e)的结果选择一些外围宏程序库(8)之一。
10．根据权利要求9所述的方法，其特征在于所述步骤(d)是在一些所述第三地址解码器(9-1,…,9-n)中执行。
11．根据权利要求10所述的方法，其特征在于所述多个第三地址解码器(9-1,…,9-n)的每一个都同时执行所述步骤(d)。
12．根据权利要求9到11的任何一个权利要求所述的方法，其特征在于所述步骤(a)与(b)是同时执行。
13．根据权利要求9到11的任何一个权利要求所述的方法，其特征在于所述步骤(a),(b)与(d)是同时执行。
CN99105598A 1998-04-15 1999-04-15 地址解码电路与地址解码的方法 Pending CN1232186A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP104233/98 1998-04-15
JP10423398A JP3204450B2 (ja) 1998-04-15 1998-04-15 アドレスデコード回路及びアドレスデコード方法

Publications (1)

Publication Number Publication Date
CN1232186A true CN1232186A (zh) 1999-10-20

Family

ID=14375252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99105598A Pending CN1232186A (zh) 1998-04-15 1999-04-15 地址解码电路与地址解码的方法

Country Status (5)

Country Link
US (1) US6460091B1 (zh)
JP (1) JP3204450B2 (zh)
KR (1) KR100346178B1 (zh)
CN (1) CN1232186A (zh)
DE (1) DE19917085A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772094B1 (ko) * 2001-12-28 2007-11-01 주식회사 하이닉스반도체 테스트를 위한 반도체 메모리 장치
JP2006080301A (ja) * 2004-09-09 2006-03-23 Nec Electronics Corp 半導体集積回路装置
KR100803354B1 (ko) * 2006-08-11 2008-02-14 주식회사 하이닉스반도체 반도체 집적 회로의 내부 전압 테스트 장치 및 방법
JP2015222467A (ja) * 2014-05-22 2015-12-10 ルネサスエレクトロニクス株式会社 マイクロコントローラ及びそれを用いた電子制御装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3420991A (en) 1965-04-29 1969-01-07 Rca Corp Error detection system
DE3232215A1 (de) 1982-08-30 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte digitale halbleiterschaltung
JPS61156746A (ja) 1984-12-28 1986-07-16 Toshiba Corp 半導体集積回路装置
JPS63116242A (ja) 1986-11-05 1988-05-20 Mitsubishi Electric Corp デ−タ処理装置
DE3728521A1 (de) * 1987-08-26 1989-03-09 Siemens Ag Anordnung und verfahren zur feststellung und lokalisierung von fehlerhaften schaltkreisen eines speicherbausteins
FR2622019B1 (fr) * 1987-10-19 1990-02-09 Thomson Semiconducteurs Dispositif de test structurel d'un circuit integre
US4926363A (en) 1988-09-30 1990-05-15 Advanced Micro Devices, Inc. Modular test structure for single chip digital exchange controller
FR2659166A1 (fr) * 1990-03-05 1991-09-06 Sgs Thomson Microelectronics Circuit memoire avec element de memorisation de selection de lignes de mot pour un effacement d'un bloc d'informations.
JPH0468554A (ja) 1990-07-10 1992-03-04 Nec Corp 半導体集積回路
JP2899374B2 (ja) * 1990-07-16 1999-06-02 沖電気工業株式会社 半導体メモリのデコーダチェック回路
EP0511397B1 (en) * 1990-11-16 1998-09-16 Fujitsu Limited Semiconductor memory having high-speed address decoder
JPH04322000A (ja) * 1991-04-23 1992-11-11 Hitachi Ltd 半導体記憶装置
JP2766119B2 (ja) * 1992-04-20 1998-06-18 日本電気株式会社 空間スイッチ回路
JP2697574B2 (ja) 1993-09-27 1998-01-14 日本電気株式会社 半導体メモリ装置
JPH0886836A (ja) 1994-09-16 1996-04-02 Mitsubishi Electric Corp 半導体集積回路装置
JP3104621B2 (ja) 1996-07-04 2000-10-30 日本電気株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
JP3204450B2 (ja) 2001-09-04
KR19990083189A (ko) 1999-11-25
DE19917085A1 (de) 1999-10-28
US6460091B1 (en) 2002-10-01
JPH11295391A (ja) 1999-10-29
KR100346178B1 (ko) 2002-08-01

Similar Documents

Publication Publication Date Title
CN101036125A (zh) 具有开发接口适用性的数据处理系统内的掩码
CN1101961C (zh) 带有多个触发器的半导体集成电路
CN1232186A (zh) 地址解码电路与地址解码的方法
CN1427994A (zh) 组合的按内容寻址存储器
US20030126346A1 (en) Dynamic load balancing in a multi-bus computer system
CN1991811A (zh) 主模块、功能模块和电子器件以及标识数据设定方法
CN1283050C (zh) 基于维护总线的联合测试行动小组链的数据透明传输系统
CN1276533A (zh) 含有宏的半导体器件及其测试方法
CN1129071C (zh) 元件之间的通道传输结构及其传输方法
US20030110338A1 (en) Method and apparatus for emulating computer buses using point-to-point techniues
CN1601952A (zh) 时钟选择系统及其方法
US6058449A (en) Fault tolerant serial arbitration system
CN1975690A (zh) 一种串行接口电路的测试方法和系统
CN1315018C (zh) 时钟脉冲切换系统及其时钟脉冲切换方法
CN1199105C (zh) 防止总线争用的装置和方法
CN1118754C (zh) 通讯连接端口测试模块及其测试方法
CN1533187A (zh) 一种判断单板在位的装置
CN1746868A (zh) 防止写入禁设值到寄存器中的半导体器件
CN1205788A (zh) 用于设置集成电路的操作模式的方法和集成电路
US11656958B2 (en) Redundancy data bus inversion sharing
CN1716880A (zh) 一种测试装置
CN2816929Y (zh) 实现多个主动装置对单一总线上从动装置进行存取的设备
CN1252607C (zh) 两个系统间的接“或”信号的传达装置及方法
CN1065764A (zh) 异步传输模式开关冗余路径组合器件有效单元识别方法和装置
CN117407070A (zh) 拼接控制设备的初始化方法以及拼接控制设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication