CN1477718A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1477718A
CN1477718A CNA031063454A CN03106345A CN1477718A CN 1477718 A CN1477718 A CN 1477718A CN A031063454 A CNA031063454 A CN A031063454A CN 03106345 A CN03106345 A CN 03106345A CN 1477718 A CN1477718 A CN 1477718A
Authority
CN
China
Prior art keywords
crystalline film
semiconductor device
sige
film
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031063454A
Other languages
English (en)
Other versions
CN1293644C (zh
Inventor
����һ
相原一洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1477718A publication Critical patent/CN1477718A/zh
Application granted granted Critical
Publication of CN1293644C publication Critical patent/CN1293644C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在SiGe结晶膜衬底上形成具有作为沟道区功能的Si结晶膜。还有，在Si结晶膜上形成具有作为沟道区功能的SiGe结晶膜。还有，在SiGe结晶膜及Si结晶膜的两侧形成具有作为源/漏区功能的Si结晶膜。还有，在SiGe结晶膜上，通过栅绝缘膜形成栅电极。按照上述结构，SiGe结晶膜抑制了Si结晶膜的自然氧化。其结果是，得到消除因Si结晶膜表面的自然氧化引起的在Si结晶膜中的导电性降低而产生的问题的半导体器件。

Description

半导体器件
技术领域
本发明涉及具备半导体衬底的半导体器件。
背景技术
作为使用具备半导体衬底的半导体器件的一例的晶体管，DRAM(动态随机存储器)的晶体管广为人知。图5是现有的DRAM的晶体管的剖面图。图5所示的现有的DRAM晶体管具有如下的结构。
现有的晶体管在半导体衬底1上形成包含p型杂质的SiGe结晶膜衬底2。还有，在SiGe结晶膜衬底2上，形成具有作为沟道区功能的包含p型杂质的Si结晶膜4。还有，在Si结晶膜4的两侧形成具有作为源/漏区功能的包含n型杂质的Si结晶膜3。还有，在Si结晶膜4上通过栅绝缘膜5形成栅电极6。
由上述Si结晶膜3、Si结晶膜4、栅绝缘膜5及栅电极6构成n沟道晶体管7。
在上述现有的晶体管中，Si结晶膜4在SiGe结晶膜衬底2上形成。由此，在Si结晶膜4上产生晶格畸变。由此，提高了流过Si结晶膜4中的电子的迁移率。即，现有的晶体管由于利用在SiGe结晶膜衬底2上形成的Si结晶膜4作为构成沟道区的材料，漏电流增大。
此外，在现有的技术中，Si结晶膜4在半导体衬底内形成，在作为电子流过的导电部的一例而被记载的同时，SiGe结晶膜2通过与导电部的下表面相接，使在构成导电部的半导体中产生晶格畸变，作为提高流过该导电部的电子的迁移率的迁移率提高部的一例而被记载。
上述现有的晶体管是作为沟道区的Si结晶膜4的表面与栅绝缘膜接触的结构。因此，在形成栅绝缘膜5的阶段，Si结晶膜4的表面露出于外侧。因此，在导电部的一例的Si结晶膜4的表面上成为容易形成自然氧化膜等的结构。由此，在形成栅绝缘膜5后，因栅绝缘膜5的存在而引起Si结晶膜4的表面被氧化。其结果是，栅绝缘膜5自身的介电常数降低。据此，当在栅电极上施加电压的情况下，在Si结晶膜4上形成的沟道区成为不完全的沟道区。其结果是，产生不能得到所希望的漏电流的问题。
还有，在现有的晶体管中，作为源/漏区的Si结晶膜4的表面与在源/漏区上流过电流的导电构件(例如：接触栓)接触。即使在形成该导电构件的阶段，Si结晶膜4的表面也露出于外侧。因此，在现有的晶体管中，在导电部的一例的Si结晶膜4的表面上容易形成自然氧化膜等。由此，在导电构件和作为源/漏区的Si结晶膜4之间的接触电阻增加。其结果是，产生晶体管工作速度降低的问题。
发明内容
本发明的目的在于：提供消除因在导电部的表面的自然氧化引起的在导电部中的导电性降低而产生的问题的半导体器件。
另一目的在于：提供消除因在Si结晶膜的表面的自然氧化引起的在Si结晶膜中的导电性降低而产生的问题的半导体器件。
本发明的一个方面的半导体器件包括半导体衬底。半导体衬底包括：电子流过的导电部；通过与导电部的下表面相接、使得在构成导电部的半导体中产生晶格畸变，使流过导电部的电子的迁移率提高的迁移率提高部；以及通过一边构成半导体衬底的表面一边覆盖导电部的上表面，具有抑制导电区被自然氧化的功能的氧化抑制部。
按照上述结构，由于半导体衬底的表面层由难于被自然氧化的氧化抑制部构成，能够消除因半导体衬底的表面层被自然氧化而产生的问题。还有，由于电子在因迁移率提高部的影响而产生晶格畸变的导电部移动，电子的迁移率得到提高。
本发明的另一方面的半导体器件包括半导体衬底，半导体衬底具有在第1 SiGe层上形成的Si层和在Si层上与Si层相接形成、而且构成表面层的第2 SiGe层，该半导体器件在电子通过Si层而移动的状态下被使用。
按照上述的结构，由于半导体衬底的表面层由难于被自然氧化的第2 SiGe层构成，能够消除因半导体衬底的表面层被自然氧化而产生的问题。还有，由于电子在因第1 SiGe层的影响而产生晶格畸变的Si层中移动，电子的迁移率并不降低。进而，由于设置在Si层的表面上的是使在Si层中产生晶格畸变的第1 SiGe层，使电子迁移率降低的可能性降低了。
附图说明
图1是本发明的实施例1的半导体器件的剖面图。
图2是本发明的实施例2的半导体器件的剖面图。
图3是本发明的实施例3的半导体器件的剖面图。
图4是本发明的实施例4的半导体器件的剖面图。
图5是现有的半导体器件的剖面图。
具体实施方式
以下，使用图1～图4，说明本发明的实施例的半导体器件。
(实施例1)
首先，使用图1说明本发明的实施例1的半导体器件。
如图1所示，在本实施例的半导体器件中，在半导体衬底1上形成包含p型杂质的SiGe结晶膜衬底2。还有，在SiGe结晶膜衬底2上，形成具有作为沟道区功能的包含p型杂质的Si结晶膜4b。还有，在Si结晶膜4b上，形成具有作为沟道区功能的包含p型杂质的SiGe结晶膜4a。还有，在SiGe结晶膜4a及Si结晶膜4b的两侧，形成具有作为源/漏功能的包含n型杂质的Si结晶膜3。还有，在SiGe结晶膜4a上，通过栅绝缘膜5形成栅电极6。此外，SiGe结晶膜4a是极薄的膜。
由上述的Si结晶膜3、SiGe膜4a、Si膜4b、栅绝缘膜5及栅电极6构成n沟道晶体管7。
按照上述本实施例的半导体器件，在沟道区的表面上使用难于被自然氧化的SiGe结晶膜4a。因此，在沟道区的表面上能够不形成自然氧化膜而形成栅绝缘膜5。其结果是，能够抑制栅绝缘膜的介电常数的降低。所以，当在栅电极上施加电压时，能够抑制沟道区成为不完全的沟道区。因此，晶体管能够得到所希望的漏电流。
还有，在上述实施例的半导体器件中，在沟道区上形成有晶格畸变的Si结晶膜4b。因此，能够不使流过沟道区的电子的迁移率降低而得到所希望的漏电流。
进而，由于设置在Si结晶膜3的表面上的是使在Si结晶膜3中产生晶格畸变的SiGe结晶膜4a，使电子的迁移率降低的可能性降低了。
(实施例2)
其次，使用图2说明本发明的实施例2的半导体器件。如图2所示，在本实施例的半导体器件中，在半导体衬底1上形成包含p型杂质的SiGe结晶膜衬底2。还有，在结晶膜衬底2上形成具有作为沟道区功能的包含p型杂质的Si结晶膜4b。还有，在Si结晶膜4b上，形成具有作为沟道区功能的包含p型杂质的SiGe结晶膜4a。还有，在SiGe结晶膜4a及Si结晶膜4b的两侧形成具有作为源/漏区功能的、包含n型杂质的Si结晶膜3b和位于Si结晶膜3b之上的包含n型杂质的SiGe结晶膜3a。还有，在SiGe结晶膜4a上，通过栅绝缘膜5形成栅电极6。此外，包含p型杂质的SiGe结晶膜4a是极薄的膜。
由上述的SiGe结晶膜3a、Si结晶膜3b、SiGe膜4a、Si结晶膜4b、栅绝缘膜5及栅电极6构成n沟道晶体管7。
按照上述本实施例的半导体器件，在沟道区的表面上使用难于被自然氧化的SiGe结晶膜4a。因此，与实施例1的半导体器件同样，晶体管能够得到所希望的漏电流。
还有，在上述实施例的半导体器件中，在沟道区上形成有晶格畸变的Si结晶膜4b。因此，能够不使流过沟道区的电子的迁移率降低得到所希望的漏电流。
进而，由于设置在Si结晶膜4b的表面上的是使Si结晶膜4b中产生晶格畸变的SiGe结晶膜4a，使电子的迁移率降低的可能性降低了。
还有，采用本实施例的半导体器件，在源/漏区的表面上使用难于被自然氧化的SiGe结晶膜3a。因此，能够在源/漏区的表面上不形成自然氧化膜而在源/漏区表面上直接连接导电构件。其结果是，能够抑制在源/漏区和与源/漏区连接的导电构件之间的接触电阻的增加。因此，能够抑制晶体管的工作速度的降低。
还有，SiGe结晶膜3a的电阻率与Si结晶膜3b相比要低得多。因此，能够充分降低源/漏区的电阻。从而，能够促进晶体管工作的高速化。
进而，由于设置在Si结晶膜3b的表面上的是使Si结晶膜3b中产生晶格畸变的SiGe结晶膜3a，使电子的迁移率降低的可能性降低了。
(实施例3)
再次，使用图3说明本发明的实施例3的半导体器件。
如图3所示，在本实施例的半导体器件中，在半导体衬底1上形成包含n型杂质的SiGe结晶膜衬底2。还有，在SiGe结晶膜衬底2上，形成具有作为沟道区功能的包含n型杂质的Si结晶膜4b。还有，在Si结晶膜4b上，形成具有作为沟道区功能的包含n型杂质的SiGe结晶膜4a。还有，在SiGe结晶膜4a及Si结晶膜4b的两侧形成具有作为源/漏区功能的包含p型杂质的Si结晶膜3。还有，在SiGe的结晶膜4a上通过栅绝缘膜5形成栅电极6。此外，包含n型杂质的SiGe的结晶膜4a是极薄的膜。
由上述的Si结晶膜3、SiGe结晶膜4、Si结晶膜4b、栅绝缘膜5及栅电极6构成P沟道晶体管7。
即，当本实施例的半导体器件与实施例1的半导体器件进行比较时，除n型与p型互为相反以外没有不同点。
按照上述本实施例的半导体器件，与实施例1的半导体器件同样，在沟道区的表面上使用难于被自然氧化的SiGe结晶膜4a。因此，能够在沟道区的表面上不形成自然氧化膜而形成栅绝缘膜。其结果是，能够抑制栅绝缘膜的介电常数的降低。所以，当在栅电极上施加电压时，能够抑制沟道区成为不完全的沟道区。因此，晶体管能够得到所希望的漏电流。
还有，上述本实施例的半导体器件与实施例1的半导体器件同样，在沟道区上形成有晶格畸变的Si结晶膜4b。因此，能够不降低流过沟道区的电子的迁移率而得到所希望的漏电流。
进而，由于设置在Si结晶膜4b的表面上的是使Si结晶膜4b中产生晶格畸变的SiGe结晶膜4a，使电子的迁移率降低的可能性降低了。
(实施例4)
再次，使用图4说明本发明的实施例4的半导体器件。
如图4所示，在本实施例的半导体器件中，在半导体衬底上形成包含n型杂质的SiGe结晶膜衬底2。还有，在SiGe结晶膜衬底2上，形成具有作为沟道区功能的包含n型杂质的Si结晶膜4b。还有，在Si结晶膜4b上，形成具有作为沟道区功能的包含n型杂质的SiGe结晶膜4a。还有，在SiGe结晶膜4a及Si结晶膜4b的两侧形成具有作为源/漏区功能的包含p型杂质的Si结晶膜3b和位于Si结晶膜3b上的包含p型杂质的SiGe结晶膜3a。还有，在SiGe的结晶膜4a上通过栅绝缘膜5形成栅电极6。此外，包含n型杂质的SiGe的结晶膜4a是极薄的膜。
由上述的SiGe结晶膜3a、Si结晶膜3b、SiGe结晶膜4a、Si结晶膜4b、栅绝缘膜5及栅电极6构成P沟道晶体管7。
即，当本实施例的半导体器件与实施例2的半导体器件进行比较时，除n型与p型互为相反以外没有不同点。
按照上述本实施例的半导体器件，与实施例2所述的半导体器件同样，在沟道区的表面上使用难于被自然氧化的SiGe结晶膜4a。因此，与实施例2的半导体器件同样，晶体管能够得到所希望的漏电流。
还有，上述本实施例的半导体器件与实施例2的半导体器件同样，在沟道区上形成有晶格畸变的Si结晶膜4b。因此，能够不降低流过沟道区的电子的迁移率而得到所希望的漏电流。
进而，由于设置在Si结晶膜4b的表面上的是使Si结晶膜4b中产生晶格畸变的SiGe结晶膜4a，使电子的迁移率降低的可能性降低了。
还有，本实施例的半导体器件与实施例2的半导体器件同样，在源/漏区的表面上使用难于被自然氧化的SiGe结晶膜3a。因此，能够在源/漏区的表面上直接连接导电构件而在源/漏区的表面上不形成自然氧化膜。其结果是，能够抑制源/漏区与连接源/漏区的导电构件之间的接触电阻的增加。因此，能够抑制晶体管的工作速度的降低。
还有，SiGe结晶膜3a的电阻率比Si结晶膜3b低得多。因此，能够使源/漏区的电阻充分地降低。从而，能够促进晶体管工作的高速化。
进而，由于设置在Si结晶膜3b的表面上的是使Si结晶膜3b中产生晶格畸变的SiGe结晶膜3a，使电子的迁移率降低的可能性降低了。
(实施例5)
本实施例的半导体器件的结构与用图1～图4说明过的实施例1～4的任何一个所述的半导体器件的结构相同。但是，在实施例1～4的半导体器件的结构中，栅绝缘膜只是作为电介质膜被叙述，在本实施例的半导体器件中，绝缘膜使用的是高电介质膜AlO3膜或者HfO2膜。其结果是，按照本实施例的半导体器件，能够抑制因自然氧化而导致性能降低显著的高电介质膜的自然氧化。
此外，在上述的实施例1～4的半导体器件中，作为本发明的在半导体衬底内所形成的电子流过的导电部，使用Si结晶膜3b、4b。还有，作为本发明的、通过与导电部的下表面相接，使得在构成导电部的半导体中产生晶格畸变，从而使流过该导电部的电子的迁移率提高的迁移率提高部使用了SiGe结晶膜衬底。还有，通过一边构成半导体衬底的表面一边覆盖导电部的上表面，作为具有抑制导电区被自然氧化的功能的氧化抑制部使用了SiGe结晶膜3a、4a。
按照上述的结构，由于半导体衬底的表面层由难于被自然氧化的氧化抑制部构成，就能够消除因半导体衬底的表面层被自然氧化而产生的问题。还有，由于电子是在因迁移率提高部的影响而产生晶格畸变的导电部中迁移，电子的迁移率得到提高。
还有，作为氧化抑制部的SiGe结晶膜3a、4a具有提高流过作为导电部的Si结晶膜3b、4b的电子迁移率的功能。
按照上述的结构，能够进一步提高在导电部中的电子的迁移率。
进而，作为氧化抑制部的SiGe结晶膜3a、4a和作为迁移率提高部的SiGe结晶膜衬底2由相同的物质构成。
按照上述结构，由于在氧化抑制部上也具备使得在导电部中产生晶格畸变的功能，使电子迁移率降低的可能性降低了。
还有，在实施例1～4的半导体器件中，作为从上下夹持Si结晶膜的膜，使用的是SiGe结晶膜，但使用SiGeC结晶膜来代替SiGe结晶膜也能够得到与实施例1～4的半导体器件同样的效果。

Claims (7)

1、一种包括半导体衬底的半导体器件，其特征在于：
半导体衬底具有：
流过电子的导电部；
通过与该导电部的下表面相接，使得在构成该导电部的半导体中产生晶格畸变，使流过该导电部的电子的迁移率提高的迁移率提高部；以及
通过一边构成上述半导体衬底的表面一边覆盖上述导电部的上表面，具有抑制上述导电区被自然氧化的功能的氧化抑制部。
2、如权利要求1所述的半导体器件，其特征在于：
上述氧化抑制部具有使流过该导电部的电子的迁移率提高的功能。
3、如权利要求1所述的半导体器件，其特征在于：
上述氧化抑制部和上述迁移率提高部由相同的物质构成。
4、一种包括半导体衬底的半导体器件，其特征在于：
半导体衬底具有：
在第1 SiGe层上形成、电子在其中迁移的Si层；以及
在该Si层上形成并与该Si层相接，而且构成表面层的第2 SiGe层。
5、如权利要求4所述的半导体器件，其特征在于：
上述Si层及上述第2 SiGe层作为晶体管的沟道区而被使用。
6、如权利要求4所述的半导体器件，其特征在于：
包括在上述沟道区上形成的栅绝缘膜，该栅绝缘膜是高电介质膜。
7、如权利要求4所述的半导体器件，其特征在于：
上述Si层及上述第2 SiGe层作为晶体管的源/漏区而被使用。
CNB031063454A 2002-08-21 2003-02-25 半导体器件 Expired - Fee Related CN1293644C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP240537/02 2002-08-21
JP240537/2002 2002-08-21
JP2002240537A JP2004079887A (ja) 2002-08-21 2002-08-21 半導体装置

Publications (2)

Publication Number Publication Date
CN1477718A true CN1477718A (zh) 2004-02-25
CN1293644C CN1293644C (zh) 2007-01-03

Family

ID=31884521

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031063454A Expired - Fee Related CN1293644C (zh) 2002-08-21 2003-02-25 半导体器件

Country Status (5)

Country Link
US (1) US6825507B2 (zh)
JP (1) JP2004079887A (zh)
KR (1) KR100538192B1 (zh)
CN (1) CN1293644C (zh)
TW (1) TWI271854B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100533690C (zh) * 2004-08-24 2009-08-26 飞思卡尔半导体公司 用于在半导体器件中增强迁移率的方法和装置
CN101425539B (zh) * 2007-11-01 2010-12-22 万国半导体股份有限公司 高迁移率沟槽金属氧化物半导体场效应晶体管
CN105593985A (zh) * 2013-09-27 2016-05-18 高通股份有限公司 具有高迁移率沟道的半导体器件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063254A1 (fr) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Dispositif a semi-conducteurs
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
DE10360874B4 (de) * 2003-12-23 2009-06-04 Infineon Technologies Ag Feldeffekttransistor mit Heteroschichtstruktur sowie zugehöriges Herstellungsverfahren
TWI463526B (zh) 2004-06-24 2014-12-01 Ibm 改良具應力矽之ｃｍｏｓ元件的方法及以該方法製備而成的元件
US7227205B2 (en) * 2004-06-24 2007-06-05 International Business Machines Corporation Strained-silicon CMOS device and method
US7335929B2 (en) * 2004-10-18 2008-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor with a strained region and method of manufacture
KR100592749B1 (ko) 2004-11-17 2006-06-26 한국전자통신연구원 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법
US7193279B2 (en) * 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
KR102452169B1 (ko) 2015-03-11 2022-10-11 파세토, 인크. 웹 api 통신을 위한 시스템 및 방법
WO2019109033A1 (en) 2017-12-01 2019-06-06 Fasetto, Inc. Systems and methods for improved data encryption

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235334A (ja) 1992-02-24 1993-09-10 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
US5461250A (en) 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JPH07288323A (ja) 1994-04-19 1995-10-31 Sony Corp 絶縁ゲート型電界効果トランジスタとその製法
KR0135804B1 (ko) 1994-06-13 1998-04-24 김광호 실리콘 온 인슐레이터(soi) 트랜지스터
WO2001093338A1 (en) * 2000-05-26 2001-12-06 Amberwave Systems Corporation Buried channel strained silicon fet using an ion implanted doped layer
US6680496B1 (en) * 2002-07-08 2004-01-20 Amberwave Systems Corp. Back-biasing to populate strained layer quantum wells

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100533690C (zh) * 2004-08-24 2009-08-26 飞思卡尔半导体公司 用于在半导体器件中增强迁移率的方法和装置
CN101425539B (zh) * 2007-11-01 2010-12-22 万国半导体股份有限公司 高迁移率沟槽金属氧化物半导体场效应晶体管
CN105593985A (zh) * 2013-09-27 2016-05-18 高通股份有限公司 具有高迁移率沟道的半导体器件
CN105593985B (zh) * 2013-09-27 2019-01-18 高通股份有限公司 具有高迁移率沟道的半导体器件

Also Published As

Publication number Publication date
TW200403837A (en) 2004-03-01
US6825507B2 (en) 2004-11-30
KR20040018122A (ko) 2004-03-02
JP2004079887A (ja) 2004-03-11
US20040036122A1 (en) 2004-02-26
TWI271854B (en) 2007-01-21
CN1293644C (zh) 2007-01-03
KR100538192B1 (ko) 2005-12-22

Similar Documents

Publication Publication Date Title
CN1293644C (zh) 半导体器件
CN1238904C (zh) 横向结型场效应晶体管
CN1040814C (zh) 一种用于半导体器件的表面耐压区
CN1767212A (zh) 具有碳纳米管沟道的晶体管及其制造方法
CN1176498C (zh) 氮化铝和氧化铝/氮化铝栅介质叠层场效应晶体管及形成方法
CN1722465A (zh) 氮化物半导体器件
CN1750271A (zh) 氮基半导体装置
CN1941416A (zh) Ldmos器件及其制造方法
CN1347159A (zh) 半导体器件及其制造方法
CN101065847A (zh) 碳化硅mos场效应晶体管以及其制造方法
CN1855545A (zh) Mos晶体管、cmos集成电路器件及相关制造方法
CN1734784A (zh) 绝缘横向双扩散金属氧化物半导体（ldmos）集成电路技术
CN1787228A (zh) 半导体器件
JP2008243848A (ja) 半導体装置
CN1677664A (zh) 静电放电保护器件及其制造方法
CN1669131A (zh) 半导体器件
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN1150620C (zh) 薄膜半导体集成电路
CN1291494C (zh) 半导体装置
JPS60249367A (ja) 絶縁ゲ−ト形トランジスタ
CN1266750C (zh) 在绝缘衬底上形成的场效应晶体管以及集成电路
CN200979884Y (zh) 一种复合型的场效应晶体管结构
CN1799144A (zh) 半导体器件的端子结构及其制造方法
JP7278902B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN1929150A (zh) 高压场效应晶体管和制造高压场效应晶体管的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070103