CN1476160A

CN1476160A - 电机控制装置及电机控制方法

Info

Publication number: CN1476160A
Application number: CNA031236030A
Authority: CN
Inventors: �侮��; 武井敏记
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-05-10
Filing date: 2003-05-09
Publication date: 2004-02-18
Also published as: JP3972724B2; US20040032235A1; DE60306712T2; DE60306712D1; KR100539126B1; KR20030087963A; EP1361487A3; JP2003333888A; US6847180B2; EP1361487A2; EP1361487B1

Abstract

本发明提供一种电机控制装置及电机控制方法，数据缓存器(BF1～BFn)被分别分配有特定的存储器地址，地址解码器(42)通过对被输出到地址总线(30)的存储器地址进行解码，并对对应的数据缓存器输出写入有效信号，来把DMA传输的数据写入数据缓存器。当数据被写入到任意一个的数据缓存器时，程序装置电路(44)把根据数据缓存器(BF1～BFn)的数据作成的控制数据存储在移位寄存器(46)中，并与时钟同步，逐位地向串行传输线路(20)发送。由此，可不增加对CPU的负荷，高效地向驱动电机的驱动装置进行控制数据的串行传输。

Description

电机控制装置及电机控制方法

技术领域

本发明涉及向驱动电机的驱动装置串行传输控制数据的电机控制装置及方法。

背景技术

以往，例如通过从CPU向电机的驱动元件传输控制数据，进行打印机装置等中的电机控制。作为这时的数据传输线路的方式，现有并行传输线路方式和串行传输线路方式，但是由于串行传输线路方式所使用的传输线路的数量少，有利于降低成本，所以常常使用串行传输线路方式。

可是，由CPU向驱动元件发送的控制数据一般是由1种或多种要素数据构成。例如，当控制步进电机时，控制数据由表示对电机的施加电压的相位波形的相位波形数据和表示电流值的电流值数据等构成。电机的驱动元件接收以规定的格式加入了这些要素数据的控制数据，根据它驱动电机。因此，CPU在向驱动元件传输控制数据时，有必要根据相位波形数据和相电流数据等要素数据，先作成适合于传输对象的驱动元件的格式的控制数据，再进行串行传输。

但是，在以往，是通过CPU的运算处理来作成所述控制数据。即，CPU在向存储控制数据的各要素的数据缓存器写入数据后，通过运算处理生成控制数据，把它输出到串行传输用的电路中。因为在每次更新数据缓存器的数据时，必须进行这样的运算处理，所以对CPU带来大的负载。另外，按照数据缓存器的数据更新(即数据的写入)，必须进行控制数据的生成处理，所以CPU必须把握数据的写入时刻，因此，无法通过CPU不参予的DMA(直接存储器存取)进行向数据缓存器的数据写入。因此，CPU也必须进行向数据缓存器的数据写入，这也意味着CPU的处理负载进一步增大。

发明内容

本发明是鉴于所述点而提出的，其目的在于：提供一种能在不给CPU带来负载的前提下进行向驱动电机的驱动装置传输的控制数据的生成和串行传输的电机控制装置和方法。

为了实现所述目的，本发明是电机控制装置，向驱动一台或多台电机的驱动装置串行传输用于控制所述电机的控制数据，其特征在于：包括：用于存储成为所述控制数据的基础的数据的数据缓存器；

通过直接存储器存取，向所述数据缓存器传输数据的DMA部件；

根据存储在所述数据缓存器中的数据，生成所述控制数据，进行用于向所述驱动装置串行传输的数据生成传输处理的硬件电路。

根据本发明，通过直接存储器存取把数据传输给数据缓存器，根据存储在数据缓存器中的数据，生成基于硬件电路的控制数据，串行传输。因此，不给CPU带来负载，就能进行控制数据的生成和串行传输。

这时，所述硬件电路包含：当向地址总线输出了规定的存储器地址时，对与该存储器地址对应的数据缓存器输出写入有效信号的译码器电路；当输出了所述写入有效信号时，在该时刻输出到数据总线的数据被写入所述数据缓存器中。

有必要在把新数据写入数据缓存器时进行控制数据的生成和串行传输。因此，硬件电路把数据被写入所述数据缓存器作为触发，开始数据生成传输处理，能在适当的定时进行控制数据的生成和串行传输。

另外，分别对应于成为所述控制数据的构成要素的多种数据设置了所述数据缓存器，所述硬件电路在向任意一个所述数据缓存器写入了数据时，开始所述数据生成传输处理。如果这样，则当由多种数据构成了一个控制数据时，当任意一种数据被写入数据缓存器时，生成反映了该写入的数据的新的控制数据，串行传输。

另外，预先确定了存储在所述数据缓存器中的数据的各位和所述控制数据的各位的对应关系，所述硬件电路通过根据该对应关系，使所述数据缓存器的各位的值为所述控制数据的对应位的值，生成所述控制数据。如果这样，因为只通过使数据缓存器的各位的值为控制数据的对应位的值，就能生成控制数据，所以能简化硬件电路的结构。

另外，所述驱动装置驱动多台电机，对应于各电机设置了一个或多个所述数据缓存器。

这时，所述驱动装置根据传输来的所述控制数据，驱动用规定的选择信号指定的电机；所述硬件电路可以包含：把指定了与写入了数据的数据缓存器对应的电机的所述选择信号向所述驱动装置发送的部件。

具有：当数据被写入任意一个所述数据缓存器时，关于该数据缓存器，设定预约标志的部件；所述硬件电路在所述控制数据的串行传输结束时的时刻，当关于任意的所述数据缓存器设定有所述预约标志时，开始基于存储在该数据缓存器中的数据的所述数据合成传输处理。如果这样，在控制数据的串行传输中，即使有向数据缓存器的数据写入时，也能在该串行传输结束后，根据写入的数据生成控制数据，进行串行传输。

另外，包括：指定所述多个数据缓存器的优先级的优先级付与部件；所述硬件电路当关于多个所述数据缓存器设定有所述预约标志时，在这些数据缓存器中，根据用所述优先级付与部件指定的优先级最高的数据缓存器中存储的数据，开始所述数据生成传输处理。如果这样，当在控制数据的串行传输中，有向数据缓存器的数据写入时，也能根据预先决定的优先级指定应该在该串行传输结束后，进行控制数据的生成和串行传输的数据缓存器。

这时，可以具有：设定所述优先级付与部件指定的所述优先级的部件。如果这样，就能从外部设定数据缓存器的优先级。

另外，所述硬件电路能以从存储在所述数据缓存器中的数据生成所述控制数据的逻辑不同的多个工作模式工作；具有：设定所述硬件电路的工作模式的部件。如果这样，对于控制数据的数据形式不同的多种驱动装置，能通过设定工作模式而对应。

另外，所述电机是步进电机，成为所述控制数据的基础的数据包含表示施加在所述步进电机上的电压的相位波形的数据。

附图说明

图1是表示本发明实施例1的全体结构图。

图2是表示本实施例的控制装置具有的数据合成传输电路的详细结构的图。

图3是表示步进电机的相结构的一例的图。

图4是表示施加在步进电机的各相上的电压波形的一例的图。

图5是表示本实施例的程序装置电路的动作的状态转移图。

图6是表示在本发明实施例2中，存储在数据缓存器中的数据和根据这些数据由程序装置电路合成、存储在移位寄存器中的控制数据的关系的图。

图7是表示在本发明实施例3中，存储在数据缓存器中的数据和根据这些数据由程序装置电路合成、存储在移位寄存器中的控制数据的关系的图。

图8是表示本发明实施例3的全体结构图。

图9是表示在本实施例中，存储在数据缓存器中的数据和根据这些数据由程序装置电路合成、存储在移位寄存器中的控制数据的关系的图。

图10是表示程序装置电路的动作的时序表。

图11是表示本发明的实施例5的控制装置的结构的图。

图12是表示本实施例的程序装置电路的动作的时序表。

图13是表示本实施例的程序装置电路的动作的状态转移图。

图14是在图12中变更了数据缓存器优先级时的时序表。

图15是表示在本发明的实施例6中，存储在数据缓存器BF1～BF4中的数据和根据这些数据由程序装置电路合成、存储在移位寄存器中的控制数据的关系的图。

图中：10-控制装置；12-电机驱动元件(驱动装置)；14-数据合成传输电路；16-CPU；16a-DMA部；20-串行传输线路；24、24A、24B-步进电机；26-第一选择线；28-第二选择线；30-地址总线；32-数据总线；36-存储器；40-数据缓存部；42-地址解码器；44-程序装置电路(硬件电路)；46-移位寄存器；BF1～BFn-数据缓存器；60-优先级付与电路；70-模式设定电路；BF1～BFn-数据缓存器；R1～R4-传输预约保持电路。

具体实施方式

图1是表示本发明实施例1的全体结构图。如图1所示，本实施例的系统具有控制装置10和电机驱动元件12。控制装置10具有数据合成传输电路14和中央处理单元(CPU)16。另外，控制装置10例如能通过ASIC构成1个芯片。

数据合成传输电路14通过串行传输线路20和同步时钟线22连接电机驱动元件12。电机驱动元件12根据通过串行传输线路20从数据合成传输电路14串行传输来的控制数据，控制1台或多台步进电机24。

在控制装置10的内部，数据合成传输电路14与CPU16的地址总线30、数据总线32以及写入信号线34连接。在进行向存储器36的写入动作时，规定的写入信号被输出到写入信号线34。因此，在向存储器36的写入动作时，与写入地址和写入数据一起，写入信号被提供给数据合成传输电路14。另外，CPU16具有DMA功能，通过DMA部16a，不需进行CPU16的运算处理，就能进行存储器间的数据传输。

图2表示控制装置10具有的数据合成传输电路14的详细结构。如图2所示，数据合成传输电路14具有数据缓存部40、地址解码器42、程序装置电路44和移位寄存器46。数据缓存部40由n各数据缓存器BF1～BFn构成。数据缓存器BF1～BFn是用于存储成为因该向电机驱动元件12传输的控制数据的基础的数据(以下称作要素数据)的缓存器。作为要素数据，例如有相位波形数据(表示应该向步进电机24的各相施加的电压的模式的数据)和设定值数据(表示应该向步进电机24供给的电流的相电流数据和用于进行电机驱动元件12的各种设定的设定数据等)。

这里，说明步进电机24的相位波形。图3表示了步进电机24的相结构的一例，另外，图4表示了施加在步进电机24的各相上的电压波形的一例。

如图3所示，步进电机24例如具有A、-A、B、-B等4相，如图4所示，通过切换施加在这些相上的电压，来驱动步进电机24。相位波形数据是表示施加在步进电机24各相上的电压的“1”(High)或“0”(Low)的模式的数据。例如在图4的例子中，在时刻t1以后的各切换时刻，把“1、0、0、1”(时刻t1)、“0、1、1、0”(时刻t2)、“1、0、0、1”(时刻t3)等相位波形数据提供给步进电机24。

另外，步进电机24的发生扭矩的大小与流过各相的电流(相电流)对应，但是相电流数据是表示该相电流的值的数据。即为了取得与步进电机24的加减速波形相应的扭矩，根据相电流数据控制提供给步进电机24的电流。

CPU16按照步进电机24的运转模式等，生成上述的相位波形数据和设定值数据等要素数据，存储在被设置在存储器36中的规定的地址区域中的数据表48中。存储在该数据表48中的各要素数据通过DMA部16a被DMA传输给对应的数据缓存器BF1～BFn。更具体而言，为数据缓存器BF1～BFn分别分配了特定的存储器地址，如以下所述，当要素数据被DMA传输给任意一个存储器地址，则该要素数据被写入相应的数据缓存器BF1～BFn中。

如图2所示，地址解码器42连接CPU16的地址总线30。另外，各数据缓存器BF1～BFn连接CPU16的数据总线32和写入信号线34。如上所述，数据缓存器BF1～BFn分别与特定的存储器地址关联，地址解码器42把输出到地址总线30的写入地址解码，向与该地址对应的数据缓存器BF1～BFn输出写入有效信号。从地址解码器42向各数据缓存器BF1～BFn输出了写入有效信号，并且向写入信号线34输出了写入信号时，输出到数据总线32的数据被写入。因此，如果把分配给数据缓存器BF1～BFn的任意一个的存储器地址作为传输目标，DMA传输了要素数据，该要素数据被存储在相应的数据缓存器中。

供给数据缓存器BF1～BFn的写入有效信号也提供给程序装置电路44。当任意的数据缓存器，向程序装置电路44输出了写入有效信号时，则以此为触发，从存储在数据缓存器BF1～BFn中的要素数据合成用于控制步进电机24的控制数据，并设置到移位寄存器46中。具体而言，例如在各要素数据的各位位置和控制数据的各位位置之间，存在与电机驱动元件12的规格对应的规定的对应关系，程序装置电路44把各要素数据的各位的值向移位寄存器46的对应位位置输出。

而且，向移位寄存器46设置了控制数据后，通过与时钟信号同步，向移位寄存器46输出移位命令，把控制数据向电机驱动元件逐位地串行传输。

图5是表示程序装置电路的动作的状态转变图。程序装置电路44变为能从外部设定功能的有效/无效，在停止状态S1中，如果进行了功能有效设定，则转移到待机状态S2。在该待机状态S2中，如果进行了功能无效设定，则在此回到停止状态S1。

在该待机状态S2中，如果检测到向数据缓存器BF1～BFn的任意一个输出了写入有效信号，则根据存储在数据缓存器BF1～BFn中的各要素数据的值，把控制数据设置在移位寄存器46中，向第一传输状态S3转移。

如果转移到第一传输状态S3，就使同步时钟为H电平，向第二传输状态S4转移。在第二传输状态S4中，使同步时钟为L电平，并且向移位寄存器46发送移位命令。据此，与同步时钟线22的同步时钟向L电平转变同步，设置在移位寄存器46中的控制数据只向串行传输线路20发送1位。如果该处理结束，则再次向第一传输状态S3转移。然后，如果移位寄存器的所有位的数据传输结束，则向待机状态S2转移，如果数据传输未结束，就再次使同步时钟为L电平，向第二传输状态S4转移。

这样，根据本实施例，如果向数据缓存器BF1～BFn的任意一个供给了写入有效信号(即如果向数据缓存器BF1～BFn的任意一个存储了新的要素数据)，就以此为触发，程序装置电路44用硬件合成控制数据，向电机驱动元件12串行传输。因此，在控制数据的合成和串行传输时，没必要有基于CPU16的运算处理，所以通过DMA传输一边进行向数据缓存器BF1～BFn的数据存储，一边能进行基于新的要素数据的控制数据合成和串行传输。

即当通过CPU16的运算处理进行控制数据合成和传输处理时，检测控制数据的生成变为必要的时刻(即，向数据缓存器BF1～BFn的任意一个写入了数据时)，因为在时刻，有必要进行控制数据的生成处理，所以无法通过CPU16不参予的DMA进行向数据缓存器BF1～BF4的数据存储。而在本实施例中，把输入被写入数据缓存器BF1～BFn作为触发，程序装置电路44用硬件合成控制数据，所以CPU16没必要干预数据缓存器BF1～BFn的写入定时，据此，通过DMA，能一边向数据缓存器BF1～BFn写入数据，一边进行根据要素数据而合成的控制数据的串行传输。

下面，说明本发明的其他实施例。另外，以下描述的各实施例以所述实施例为基本结构，对于相同的构成部分采用了同一符号，省略或简化说明。

本发明实施例2是在所述实施例1中，设置了2个数据缓存器BF1、BF2，在数据缓存器BF1中存储表示控制数据的数据作为要素数据，在数据缓存器BF2中存储相位波形数据作为要素数据。

图6是表示在本实施例中，存储在数据缓存器BF1、BF2中的数据和根据这些数据由程序装置电路44合成、存储在移位寄存器46中的控制数据的关系的图。如图6所示，在本实施例中，在数据缓存器BF1中存储了与控制数据同一数据形式的数据。即表示相位波形数据的位和表示设定值数据的位配置在与控制数据的格式对应的规定的位位置。在图6的例子中，控制数据中，位b1、b2、b6、b7、b10、b11表示相位波形数据，其他位b0、b3、b4、b5、b8、b9、b12、b13、b14表示设定值数据，相关结构的控制数据存储在数据缓存器BF1中。这样，控制数据具有在表示相位波形数据的位中分散配置了表示设定值数据的位的结构。而在数据缓存器BF2中存储了存储在数据缓存器BF1中的数据中由表示相位波形的位构成的数据(相位波形数据)。

因此，如果数据被写入数据缓存器BF1，则程序装置电路44把该数据原封不动地作为控制数据，向移位寄存器46输出。而当相位波形数据被写入数据缓存器BF时，该相位波形数据的各位值覆盖移位寄存器46的相应位b1、b2、b6、b7、b10、b11，与设定值数据对应的其他位的值不变化而维持。

这样，在本实施例中，设置存储控制数据的数据缓存器BF1和存储相位波形数据的数据缓存器BF2，当在数据缓存器BF2中写入了新的相位波形数据时，程序装置电路44更新了控制数据的与相位波形数据对应的位，并且作为新的控制数据而串行传输。因此，与所述实施例1同样，能一边通过DMA传输来向数据缓存器BF1、BF2写入数据，一边进行控制数据的合成和串行传输。

另外，如实施例1中所述，有必要在存储器36中准备用于向数据缓存器BF1、BF2传输各要素数据的数据表48。这时，因为相位波形数据有必要伴随着步进电机24的运转而以短间隔切换，所以与变化频度大的相比，设定值数据变化的频度极小。因此，如果把应该向数据缓存器BF1传输的数据作为每次相位波形数据变化时的数据预先存储在数据表48中，则关于不变化的设定值数据，相同值的位重复出现，无效率地占有了存储器区域。而在本实施例中，可以准备与只存储变化频度大的相位波形数据的数据缓存器BF2对应的少位数(在本例子中为6位)的数据表48，在与数据缓存器BF1对应的多位数(在本例子中为15位)的数据表48中，如果只存储每次设定值数据变化时的数据就足够了。结果，能大幅度削减数据表48所必要的存储器容量。

在本实施例中，程序装置电路44只通过把数据缓存器BF1、BF2的各位输出到移位寄存器46的对应的位位置，就能合成控制数据，所以能简化程序装置电路的结构，据此，能实现控制装置10的成本下降。例如，如本实施例所示，即使是在控制数据中分散配置相位波形数据的位的情况下，也只需设置与该位位置对应的逻辑电路，所以程序装置电路的结构简单。

下面，说明本发明的实施例3。在本实施例中，通过电机驱动元件驱动了2个步进电机24A、24B，另外，设置了3个数据缓存器BF1～BF3作为数据缓存器。

图7是表示在本实施例中，存储在数据缓存器BF1～BF3中的数据和根据这些数据由程序装置电路44合成、存储在移位寄存器46中的控制数据的关系的图。如图7所示，在数据缓存器BF1中存储了对于步进电机24A、24B共用的设定值数据，另外，在数据缓存器BF2和BF3中，分别存储了步进电机24A、24B的相位波形数据。而且，如果数据被写入数据缓存器BF1～BF3中的任意一个，则程序装置电路44通过把数据缓存器BF1～BF3的数据的各位输出到移位寄存器46的对应的位，就生成了控制数据。在图7的例子中，数据缓存器BF1的设定值数据被输出到移位寄存器的位b0，数据缓存器BF2的相位波形数据被输出到位b1～b6，数据缓存器BF3的相位波形数据被输出到位b7～b12。

在本实施例中，传输给电机驱动元件12的控制数据包含关于步进电机24A、24B双方的相位波形数据。

因此，当关于步进电机24A或24B的一方的电机变更了相位波形数据时，包含数据未变更的另一方的步进电机，有必要根据数据缓存器BF1～BF3的要素数据，合成控制数据。

而在本实施例中，如果数据被写入数据缓存器BF1～BF3中的任意一个，程序装置电路44就根据这三个数据缓存器BF1～BF3，合成控制数据，并串行传输。因此，当控制2个步进电机24A、24B时，CPU16可以只在数据表中预先准备关于各步进电机24A、24B切换相位波形时的相位波形数据，然后，通过DMA把这些数据传输给数据缓存器，通过程序装置电路44合成了控制数据，串行传输给电机驱动元件12。即CPU16不考虑步进电机24A、24B的相互关系，关于各电机独立进行运算处理，生成各相位波形数据，所以简化了CPU16的处理。

这样根据本实施例，对于根据共用的控制数据驱动多台步进电机24A、24B的电机驱动元件12，不给CPU16带来负担，就能正确合成控制数据并进行串行传输。

下面，说明本发明的实施例4。图8是本实施例的全体结构图。如图8所示，与所述实施例3同样，通过电机驱动元件12驱动2台步进电机24A、24B，但是在本实施例中，在控制装置10和电机驱动元件12之间，除了串行传输线路20和同步时钟线22，还设置了2第一选择线26和第二选择线28。而且，通过2条选择线26、28，指定由数据传输线路20传输的控制数据是步进电机24A、24B中的哪个的控制数据。即如果第一选择线26是有效电平，电机驱动元件12就根据由串行传输线路20传来的控制数据，驱动步进电机24A，而如果第二选择线28是有效电平，就根据由串行传输线路20传来的控制数据，驱动步进电机24B。

图9是表示在本实施例中，存储在各数据缓存器中的数据和根据这些数据由程序装置电路44合成、存储在移位寄存器46中的控制数据的关系的图。如图9所示，在本实施例中，设置了4个数据缓存器BF1～BF4。关于步进电机24A，与所述图6所示的情形相同，在数据缓存器BF1中存储了与控制数据相同数据形式的数据，在数据缓存器BF2中存储了相位波形数据。

图10是表示程序装置电路44的动作的时序表，(a)表示第一选择线26的信号，(b)表示第二选择线28的信号，(c)表示串行传输线路20的传输数据。

如图10所示，在时刻t1，如果数据被写入与步进电机24A对应的数据缓存器BF1或BF2，则程序装置电路44使第一选择线26为有效电平(在图10的例中，是低电平)。而且，数据被写入数据缓存器BF1时，把该数据原封不动地向移位寄存器46输出。而当数据被写入数据缓存器BF2时，把该数据的各位覆盖移位寄存器46的对应位(位b1、b2、b6、b7、b10、b11)。这样写入移位寄存器46的数据作为步进电机24A的控制数据传输给电机驱动元件12。然后，在时刻t2，如果控制数据的所有位的串行传输结束，则程序装置电路44使第一选择线26为非有效电平(高电平)。

这样，如果数据被写入与步进电机24A对应的数据缓存器BF1或BF2，就从串行传输线路20传输了该步进电机24A的控制数据。这时，通过第一选择线26变为有效电平，电机驱动元件12根据串行传输来的控制数据，驱动步进电机24A。

另外，在时刻t3，如果数据被写入与步进电机24B对应的数据缓存器BF3或BF4，则程序装置电路44使第二选择线28为有效电平，与所述同样，根据数据缓存器BF3和BF4的数据，合成控制数据，向电机驱动元件12串行传输。在时刻t4，如果传输了控制数据的所有位，就使第二选择线28为非有效电平(高电平)。在数据传输中，第二选择线28为有效电平，所以电机驱动元件12根据传输来的控制数据驱动步进电机24B。

如上所述，在本实施例中，程序装置电路44按照与步进电机24A或24B的哪个对应的数据变化(即数据被写入数据缓存器BF1、BF2或BF3、BF4的哪个中)，把对应的控制数据传输给电机驱动元件12，并且使第一选择线26或第二选择线282为有效电平。因此，CPU16关于各电机可以只在数据表中准备相位波形数据和设定值数据，然后，不通过CPU16，而把这些数据DMA传输给数据缓存器BF1～BF4。然后，通过程序装置电路44合成了控制数据，串行传输给电机驱动元件。因此，根据本实施例，当电机驱动元件12具有通过选择线26、28指定成为对象的电机的结构时，不给CPU16带来负载，就能进行控制数据的合成、串行传输以及各选择线26、28的控制。

下面，说明本发明的实施例5。本实施例是正在串行传输控制数据时，即使数据被写入任意的数据缓存器中，也能不产生数据传输遗漏，恰当地串行传输控制数据。在本实施例中，说明与所述实施例4同样，设置了与步进电机24A对应的数据缓存器BF1、BF2和与步进电机24B对应的数据缓存器BF3、BF4，通过第一选择线26和第二选择线28指定是与哪个电机对应的控制数据。

图11是表示本实施例的控制装置10的结构的图。如图10所示，在本实施例中设置了与数据缓存器BF1～BF4分别对应的传输预约保持电路R1～R4和优先级付与电路60。

传输预约保持电路R1～R4是保持表示是否应该串行传输基于存储在数据缓存器BF1～BF4中的数据的控制数据的传输标志的电路。例如，当按照向数据缓存器BF1的数据写入，正在串行传输步进电机24A的控制数据时，当数据被写入数据缓存器BF3时，无法立刻串行传输步进电机24B的控制数据，所以预先在传输预约保持电路R3中设置传输标志。而且，在步进电机24A的控制数据的串行传输结束的时刻，合成了与设置了传输标志的数据缓存器BF3对应的步进电机24B的控制数据并进行串行传输。

另外，优先级付与电路60是保持当数据被写入多个数据缓存器时，关于哪个数据缓存器，优先进行控制数据的合成以及串行传输处理的优先级的电路。例如，在步进电机24A的控制数据的串行传输中，当数据被写入数据缓存器BF2和BF3时，如果数据缓存器BF3被设定为比数据缓存器BF2高的优先级，则如果步进电机24A的控制数据的串行传输结束，就使数据缓存器BF3优先，合成了与它对应的步进电机24B的控制数据，串行传输。

图12是表示本实施例的程序装置电路44的动作的时序表，(a)～(d)表示与向数据缓存器BF1～BF4的数据写入对应的传输预约保持电路R1～R4的预约标志的变化，(e)、(f)表示输出到第一选择线26和第二选择线28的信号，(g)表示串行传输的控制数据的内容。另外，在优先级付与电路60中，按照数据缓存器BF1、BF2、BF3、BF4的顺序设定了高的优先级。

在图12的例子中，首先在时刻t1，数据被写入数据缓存器BF1，按照它，在传输预约保持电路R1中设置了预约标志。在数据缓存器BF1中设定了最高的优先级，另外，因为现在没有传输中的数据，所以在时刻t2，程序装置电路44使第一选择线26为有效电平。与此同时，把传输预约保持电路R1的预约标志复位，并且开始根据存储在数据缓存器BF1中的数据而合成的步进电机24A用的控制数据的串行传输。如果该串行传输结束，就使第一选择线26为非有效电平(时刻t5)。

所述控制数据的串行传输中，在时刻t3，数据被写入数据缓存器BF3，预约标志被设置在传输预约保持电路R3中，在时刻t4，数据被写入数据缓存器BF2，预约标志被设置在传输预约保持电路R2中。因此，在执行中的串行传输结束的时刻(时刻t5)，在预约保持电路R2和R3双方中设置了预约标志。这时，在数据缓存器BF2中设定了比数据缓存器BF3还高的优先级，所以程序装置电路44使数据缓存器BF2优先。即把预约保持电路R2的预约标志复位，并且使与数据缓存器BF2对应的第一选择线26为有效电平，与此同时，开始根据数据缓存器BF1、BF2的数据而合成的步进电机24A用的控制数据的串行传输(时刻t6)。

在该串行传输未结束时，数据再次被写入数据缓存器BF1，在传输预约保持电路R1中设置了预约标志(时刻t7)。因此，在执行中的串行传输未结束的时刻(时刻t8)，在预约保持电路R1和R3双方中设置了预约标志，但是为数据缓存器BF1设定了比数据缓存器BF3还高的优先级，所以再次开始了根据数据缓存器BF1、BF2的数据而合成的步进电机24A用的控制数据的串行传输(时刻t9)。在该串行传输结束前，不发生向数据缓存器的新的写入，因此，在串行传输结束的时刻(时刻t10)，只在传输预约保持电路R3中设置了预约标志。因此，程序装置电路44开始根据数据缓存器BF3、BF4的数据而合成的步进电机24B用的控制数据的串行传输，在时刻t12结束传输。

图13是表示本实施例的程序装置电路44的动作的状态转移图。另外，省略了与所述实施例1的图5所示的状态转移图程序装置电路44的重复部分的说明。

在待机状态S2中，当在传输预约保持电路R1～R4的至少一个中设置了预约标志是，如果最高优先级的传输预约保持电路是R1或R2，则根据存储在数据缓存器BF1、BF2中的数据，把控制数据设置在移位寄存器46中，使第一选择线26为有效电平，把预约标志复位，向第一传输状态S3A转移。另外，当最高优先级的传输预约保持电路是R3或R4，则根据存储在数据缓存器BF3、BF4中的数据，把控制数据设置在移位寄存器46中，使第二选择线28为有效电平，把预约标志复位，向第一传输状态S3B转移。

在第一传输状态S3A、S3B下，使同步时钟为H电平，向第二传输状态S4A、S4B转移。然后，在第二传输状态S4A、S4B转移下，使使同步时钟为L电平，向移位寄存器46发送移位命令。据此，与同步时钟线的同步时钟变为L电平同步，设置在移位寄存器46中的控制数据向串行传输线路20只发送了一位。如果该处理结束，就再次向第一传输状态S3A或S3B转移。在第一传输状态S3A、S3B下，如果移位寄存器的所有位的数据发送结束，就分别使第一选择线26和第二选择线28为非有效电平，向待机状态S2转移。而如果数据发送未结束，就再次使同步时钟变为L电平，向第二传输状态S4A或S4B转移。

这样，在本实施例中，当在控制数据的串行传输中，向数据缓存器BF1～BF4的任意一个写入了数据时，在相应的传输预约保持电路R1～R4中设置预约标志，在执行中的串行传输结束的时刻，自动串行传输与设置了预约标志的数据缓存器对应的控制数据。因此，当在串行传输中向数据缓存器BF1～BF4的任意一个写入了数据时，也能可靠地进行与该数据写入对应的控制数据的串行传输。

另外，为数据缓存器BF1～BF4付与优先级，当在串行传输中，向多个数据缓存器写入了数据时，使优先级高的数据缓存器优先，传输控制数据。因此，例如当步进电机24A、24B的重要性上存在差异，有必要优先控制任意的电机时，通过预先按照该优先度在优先级付与电路60中设定数据缓存器BF1～BF4的顺序，就能实现适合步进电机24A、24B的优先度的控制。而且，基于这样的优先级的数据缓存器BF1～BF4的选择由程序装置电路44在硬件上进行。因此，根据本实施例，不给CPU16带来处理负载，就能进行适合于优先度的电机控制。

另外，在本实施例中，说明了根据数据缓存器BF1、BF2的数据合成步进电机24A用的控制数据，根据数据缓存器BF3、BF4的数据合成步进电机24B用的控制数据，并串行传输时的情形。可是，并不局限于此，例如在根据数据缓存器BF1～BF4的各数据串行传输4种控制数据的结构中，当设置了多个预约标志时，可串行传输根据优先级高的数据缓存器的数据合成的控制数据。例如，在图12的时序表的例子中，在时刻t2～t5，传输基于数据缓存器BF1的数据的控制数据，在时刻t6～t8，传输基于数据缓存器BF2的数据的控制数据，在时刻t9～t10，传输基于数据缓存器BF1的数据的控制数据，在时刻t11～t12，传输基于数据缓存器BF3的数据的控制数据。

可是，在所述实施例中，也可以能够由CPU16设定保持在传输预约保持电路R1中的数据缓存器BF1～BF4的优先级。这时，当系统全体的结构没有变更时，通过按照它适当设定优先级，能灵活地对应这样的系统变更等。

图14是表示把数据缓存器BF1～BF4的优先级变更为例如BF4、BF3、BF2、BF1的顺序是的动作的时序表，表示在与所述图12相同的时刻，数据被写入各数据缓存器时的情形。如图14所示，在与向数据缓存器BF1的数据写入对应的控制数据的串行传输结束的时刻(时刻tS)，在传输预约保持电路R2和R3双方中设置了预约标志，但是，在本例子中，因为数据缓存器BF3的优先级高，所以串行传输了基于数据缓存器BF3的步进电机24B用控制数据，并且第二控制线28变为有效电平。而且，在该数据传输结束的时刻(时刻t8)，在传输预约保持电路R1和R2双方中设置了预约标志，但是，在本例子中，因为数据缓存器BF2比数据缓存器BF1的优先级高，所以在时刻t9，把传输预约保持电路R2的预约标志复位，并且开始了与向数据缓存器BF2的数据写入对应的步进电机24A用控制数据的传输。然后，该数据传输结束后，在时刻t11，传输预约保持电路R1的预约标志复位，并且开始了与向数据缓存器BF1的写入对应的步进电机24A用控制数据的传输。

下面，说明本发明的实施例6。在本实施例中，程序装置电路44以第一和第二两种工作模式工作。

图15是表示在本实施例中，存储在数据缓存器BF1～BF4中的数据和根据这些数据由程序装置电路44合成、存储在移位寄存器46中的控制数据的关系的图。如图15所示，在本实施例中，程序装置电路44具有模式设定电路70，按照设定在模式设定电路70中的工作模式，以第一或第二模式工作。

在第一模式中，与所述实施例3(图7)同样，设定值数据存储在数据缓存器BF1中，在数据缓存器BF2和BF3中，分别存储了步进电机24A和24B的相位波形数据。而且，根据数据缓存器BF1～BF的数据，合成了控制数据。

另外，在第二模式中，与所述实施例4(图9)同样，关于步进电机24A，在数据缓存器BF1中存储了与控制数据相同数据形式的数据，在数据缓存器BF2中存储了相位波形数据，另外，步进电机24B，在数据缓存器BF3中存储了与控制数据相同数据形式的数据，在数据缓存器BF4中存储了相位波形数据。

模式设定电路70连接了数据总线32，能从CPU16对模式设定电路70设定工作模式。因此，根据本实施例，能对应控制数据结构不同的2种电机驱动元件12，当由于系统变更，电机驱动元件12的种类变更时，能用来自CPU16的模式设定，就能灵活地对应。

另外，在所述各实施例中，说明了控制步进电机时的情形，但是本发明并不局限于此，也能应用于控制DC电机。

即，用驱动元件驱动DC电机，通过向该驱动元件串行传输规定格式的控制数据，进行DC电机的控制时，也能通过应用本发明，而不给CPU带来负载，就能进行控制数据的合成和串行传输。

另外，在所述各实施例中，说明了电机驱动元件12驱动1台或2台电机时的情形，但是本发明也能应用于电机驱动元件12驱动3台以上电机的情形。

在所述实施例2～6中，具体说明了各要素数据和从要素数据合成的控制数据的结构，但是这些结构是一例，可以按照电机驱动元件12的规格变更数据结构。

根据本发明，不给CPU带来负载，就能进行向驱动电机的驱动装置传输的控制数据的生成和串行传输。

Claims

1.一种电机控制装置，向驱动一台或多台电机的驱动装置串行传输用于控制所述电机的控制数据，其特征在于：包括：

用于存储成为所述控制数据的基础的数据的数据缓存器；

2.根据权利要求1所述的电机控制装置，其特征在于：

所述硬件电路包含：当向地址总线输出了规定的存储器地址时，对与该存储器地址对应的数据缓存器输出写入有效信号的译码器电路；当输出了所述写入有效信号时，在该时刻输出到数据总线的数据被写入所述数据缓存器中。

3.根据权利要求1所述的电机控制装置，其特征在于：

所述硬件电路以数据被写入所述数据缓存器中为触发，开始所述数据生成传输处理。

4.根据权利要求3所述的电机控制装置，其特征在于：

分别对应于成为所述控制数据的构成要素的多种数据设置了所述数据缓存器，所述硬件电路在向任意一个所述数据缓存器写入了数据时，开始所述数据生成传输处理。

5.根据权利要求1所述的电机控制装置，其特征在于：

预先确定了存储在所述数据缓存器中的数据的各位和所述控制数据的各位的对应关系，所述硬件电路通过根据该对应关系，使所述数据缓存器的各位的值为所述控制数据的对应位的值，生成所述控制数据。

6.根据权利要求1所述的电机控制装置，其特征在于：

所述驱动装置区驱动多台电机，对应于各电机设置了一个或多个所述数据缓存器。

7.根据权利要求6所述的电机控制装置，其特征在于：

所述驱动装置根据传输过来的所述控制数据，驱动用规定的选择信号指定的电机；

所述硬件电路包含：把指定了与写入了数据的数据缓存器对应的电机的所述选择信号向所述驱动装置发送的部件。

8.根据权利要求1所述的电机控制装置，其特征在于：

具有：当数据被写入任意一个所述数据缓存器时，关于该数据缓存器，设定预约标志的部件；

所述硬件电路在所述控制数据的串行传输结束时的时刻，当对于任意一个所述数据缓存器设定有所述预约标志时，开始进行基于存储在该数据缓存器中的数据的所述数据作成传输处理。

9.根据权利要求8所述的电机控制装置，其特征在于：

包括：指定所述多个数据缓存器的优先级的优先级付与部件；

所述硬件电路当关于多个所述数据缓存器设定有所述预约标志时，在这些数据缓存器中，根据用所述优先级付与部件指定的优先级最高的数据缓存器中存储的数据，开始所述数据生成传输处理。

10.根据权利要求9所述的电机控制装置，其特征在于：

具有：设定所述优先级付与部件指定的所述优先级的部件。

11.根据权利要求1所述的电机控制装置，其特征在于：

所述硬件电路能以从存储在所述数据缓存器中的数据生成所述控制数据的逻辑不同的多个工作模式工作；

具有：设定所述硬件电路的工作模式的部件。

12.根据权利要求1所述的电机控制装置，其特征在于：

所述电机是步进电机，成为所述控制数据的基础的数据包含表示施加在所述步进电机上的电压的相位波形的数据。

13.一种电机控制方法，向驱动一台或多台电机的驱动装置串行传输用于控制所述电机的控制数据，其特征在于：包括：

通过直接存储器存取，向用于存储成为所述控制数据的基础的数据的数据缓存器传输数据的步骤；

根据存储在所述数据缓存器中的数据，生成所述控制数据，通过硬件电路进行用于向所述驱动装置串行传输的数据生成传输处理的步骤。

14.根据权利要求13所述的电机控制方法，其特征在于：

以数据被写入所述数据缓存器中为触发，开始所述数据生成传输处理。

15.根据权利要求14所述的电机控制方法，其特征在于：分别对应于成为所述控制数据的构成要素的多种数据设置了所述数据缓存器，在向任意一个所述数据缓存器写入了数据时，开始所述数据生成传输处理。