CN1476045A - 去除遮蔽对准标记物质的方法 - Google Patents

去除遮蔽对准标记物质的方法 Download PDF

Info

Publication number
CN1476045A
CN1476045A CNA02130579XA CN02130579A CN1476045A CN 1476045 A CN1476045 A CN 1476045A CN A02130579X A CNA02130579X A CN A02130579XA CN 02130579 A CN02130579 A CN 02130579A CN 1476045 A CN1476045 A CN 1476045A
Authority
CN
China
Prior art keywords
alignment mark
semiconductor
removal
covered
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA02130579XA
Other languages
English (en)
Other versions
CN1217379C (zh
Inventor
张家龙
罗冠腾
蔡尚庭
林俞良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN 02130579 priority Critical patent/CN1217379C/zh
Publication of CN1476045A publication Critical patent/CN1476045A/zh
Application granted granted Critical
Publication of CN1217379C publication Critical patent/CN1217379C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及一种去除遮蔽对准标记物质的方法,首先,提供一半导体基底,半导体基底上形成有一遮蔽层,其中半导体基底具有对准标记;接着,于半导体基底上形成一绝缘层,并定义蚀刻绝缘层以形成一浅沟道隔离区;然后,化学机械研磨半导体基底,并以蚀刻液蚀刻对准标记上的绝缘层。

Description

去除遮蔽对准标记物质的方法
技术领域
本发明涉及一种去除在对准标记上的残留物质的方法,特别涉及一种利用局部湿蚀刻的步骤来去除遮蔽对准标记上残留物质的方法。
背景技术
随着半导体加工尺寸日趋缩小,制作过程中光学微影(lithography)的解析度要求更趋严格。要达到更高的光学解析度,不仅需要提高制作过程设备的性能,同时对于制作过程中可能造成干扰的因素也必须排除。材料表面不平坦所引发的对准误差即为其中之一。因此,在次微米或更细微尺寸的制作过程中,将材料的微观表面变得更平坦,即成为不可或缺的步骤。所谓的平坦化,就是把随晶片表面起伏的各层结构,加以平坦的的一种半导体制作过程技术。经平坦化之后的各层因为没有剧烈的高低落差,因此在制作接下来的其他制作过程时,将比较容易进行,且经转移的导线图案也将比较精确。
在各种平坦化方法中,化学性机械研磨(Chemical-Mechanical Polishing,CMP)技术挟其全面平坦化的优势,已成为目前生产线上重要的加工技术,而广泛应用于浅沟道隔离制作过程(STI)、金属内连导线制作过程(metalinterconnection)等方面。所谓的化学机械研磨,是一种利用类似磨刀这种机械事研磨的原理,配合适当的化学助剂(Reagent),来把晶片表面高低起伏不一的轮廓,一并加以磨平的平坦化技术。
然而,目前利用传统化学机械研磨来制作芯片的浅沟道隔离的表面平坦化制作过程时,对准标记(Alignment Mark)的沟道也容易一并被磨平,造成后续的多晶硅沉种时,无法透光而不利芯片上对准标记的对准。因此,为了消除化学机械研磨后造成的遮蔽现象,必须设法使对准标号重现(regeneration)。对准标记是提供如ASM步进机的光罩制作设备进行光罩对准之用。对准标记为数个沟道构成的几何图案,每个沟道的宽度一般为8μm。光罩制作过程时,将光罩中的标记和芯片表面的对准标记相匹配,即可大致决定光罩的方向及位置,减少对准所需的时间。芯片表面的对准标记沟道具有传递性,也即每覆盖一材料层,对准标记会传递至新材料层的表面;但如上所述,以化学机械式研磨此材料层时,对准标记却会因此而消失。
在公知改进的化学机械研磨后造成遮蔽现象的方法中,大多是利用一额外的微影成像和蚀刻步骤来重现对准标记,也就是针对遮蔽对准标记的遮蔽物质进行微影制作过程,以仅使对准标记上方的遮蔽物质露出表面,并对对准标记上方的遮蔽物质定义蚀刻,以去除该遮蔽物质。或者是在平坦化后的氧化层表面上形成相同或不同的对准标号沟道,以作为后续光罩对准之用;然而,这些制作过程步骤通常过于复杂,不仅制作时间长,且所花费的成本较高。
再者,于半导体制作过程中,经常对芯片实施多次的黄光微影步骤以达到转移图案的目的,同时,在每一次黄光微影步骤中都必须准确地将芯片与黄光微影装置(photolithography means)对准位置,如此一来,才能使图案精确地转移至芯片上。
请参考图1a至1b,图1a至1b是公知于芯片上形成的对准标记。
图1a是显示具有对准标记102的一半导体基底101的上视图,半导体基底101例如是芯片。
图1b是显示沿着图1a的a-a’线切割的剖面图式。
请参考图1c-1或1c-2,图1c-1和1c-2是公知的具有对准标记102的芯片的俯视图。首先,在作为半导体基底的芯片上覆盖一图案化光阻(即:光致抗蚀剂),并将光罩上的对准标记图案以曝光的方式,有效转移至半导体基底上;接着,对形成有图案的遮蔽层进行蚀刻以在半导体基底101上形成一对准标记102;其中,对准标记102由数个沟道所构成,对准标记102的沟道宽度大约在8μm左右。
请参考图1d,图1d是公知的形成有对准标记102的芯片的切面图。接着,在形成有对准标记102的半导体基底101上施行化学气相沉积程序,以形成一氮化硅103,对准标记102的沟道也会被氮化硅103所填满;并于氮化硅103上形成一光阻层104,以作为浅沟道隔离匾制作过程的用其中,化学气相沉积程序是一种炉管高温反应或高密度化学气相沉积程序。
如图1e所示,图1e是公知的图案化半导体基底101的示意图。然后,利用一光源透过光罩105对氮化硅103进行曝光,使光罩105上的图案转移至氮化硅103上,后由二次蚀刻制作过程将氮化硅103的图案复制到半导体基底101上。如此一来,半导体基底101上所形成的每一照射景域106都与光罩105的浅沟道隔离区的图案相同。
请参考图1f,图1f是公知的完成浅沟道隔离区蚀刻显影后的芯片的切面图。在进行浅沟道隔离区蚀刻显影后,于半导体基底101及氮化硅103上形成一氧化层107;其中,氧化层107例如是氧化硅层。后续对氧化层107进行化学机械研磨步骤,以使半导体基底101的表面全面平坦化;然而,对准标记102的沟道也会在此化学性机械研磨步骤后一并被磨平,使得半导体基底表面101再无可供光罩对准的标号图案。当后续覆盖的不透光材料层,例如是一金属层(未显示),且欲借微影成像和蚀刻程序定义其图案时,将会没有对准标记可供光罩对准之用。
接下来利用图2a至2h说明公知的去除遮蔽对准标记的物质的方法。
请参考图2a-1或2a-2,图2a-1和2a-2是公知的具有对准标记202的半导体基底201的俯视图。
首先,在作为半导体基底的芯片上覆盖一图案化光阻,并将光罩上的对准标记图案以曝光的方式,有效转移至半导体基底上;接着,对形成有图案的遮蔽层进行蚀刻以在半导体基底201上形成一对准标记202;其中,半导体基底201例如是芯片;对准标记202由数个沟道所构成,对准标记202的沟道宽度大约在8μm左右。
请参考图2b,图2b是公知的形成有对准标记202的芯片的切面图。接着,在形成有对准标记202的半导体基底201上施行化学气相沉积程序,以形成一氮化硅203,对准标记202的沟道也会被氮化硅203所填满;并于氮化硅203上形成一光阻层204,以作为浅沟道隔离区制作过程之用。
其中,化学气相沉积程序是一种炉管高温反应或高密度化学气相沉积程序。
接着,于已建构完成的具有对准标记202的半导体基底201上形成浅沟道隔离结构的图像,如图2c所示,图2c是公知的图案化半导体基底201的示意图。然后,利用一光源透过光罩205对氮化硅203进行曝光,使光罩205上的图案转移至氮化硅203上,后由二次蚀刻制作过程将氮化硅203的图案复制到半导体基底201上。如此一来,半导体基底201上所形成的每一照射景域206都与光罩205的浅沟道隔离匾的图案相同
请参考图2d,图2d是公知的完成浅沟道隔离区蚀刻显影后的芯片的切面图。在进行浅沟道隔离区蚀刻显影后,于半导体基底201及氮化硅203上形成一氧化层207;其中,氧化层207例如是氧化硅层。
请参考图2e,在具有对准标记202及浅沟道隔离区204的半导体基底201上施行化学气相沉积程序以沉积绝缘层205时,对准标记202的沟道也会被绝缘层205所填满,并进行化学机械研磨以平坦化半导体基底201;其中,化学气相沉积程序是一种高密度电浆化学气相沉积程序,绝缘层205例如是氧化层或氮化层。并如图2f所示,对准标记202利用浅沟道隔离区204与半导体基底201上的其他元件隔离。
请参考图2g,图2g是公知的去除遮蔽对准标记物质的半导体基底的切面图;其中,图2g的绝缘层205并未经过化学机械研磨步骤。而绝缘层205经过化学机械研磨步骤之后,对准标记202仍会被绝缘层205所覆盖。
请参考图2h,然后,针对对准标记202进行局部的微影及蚀刻步骤,以去除对准标记202上的绝缘层205而露出对准标记202及遮蔽层203。当浅沟道隔离区204完成后,全部的绝缘层205及遮蔽层203会被移除,如此一来,即完成去除遮蔽对准标记物质的目的。
然而,微影制作过程包含涂底、上光阻、曝光、显影及去光阻等步骤,公知利用局部微影及蚀刻的方法虽可去除遮蔽对准标记202的物质,但此额外的微影及蚀刻的步骤需再多花费一次冗长的时间来进行,不仅浪费时间,更花费许多成本。
发明内容
本发明的目的在于提供一种去除遮蔽对准标记物质的方法,可以在制作晶片的过程中局部去除遮蔽在对准标记之上的物质,而不需使用微影及传统蚀刻的方法
根据上述目的,本发明提供一种去除遮蔽对准标记物质的方法,包括下列步骤:提供一半导体基底,半导体基底上形成有一遮蔽层,其中半导体基底具有对准标记;于半导体基底上形成一绝缘层,并定义蚀刻绝缘层以形成一浅沟道隔离区;化学机械研磨半导体基底;及以蚀刻液蚀刻对准标记上的绝缘层
根据上述目的,本发明再提供一种去除遮蔽对准标记物质的方法,包括下列步骤:提供一芯片,芯片具有至少一对准标记,于芯片上形成一氮化硅层;定义蚀刻氮化硅层以形成一浅沟道隔离区以将对准标记与芯片的其他部分隔离;于半导体基底上形成氧化层或氮化层其中的一后,化学机械研磨芯片;及滴洒蚀刻液以蚀刻对准标记上的氧化层。
附图说明
为使本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下:
图1a-1b是公知于芯片上形成的对准标记;
图1c-1、1c-2-1f是公知的半导体制作过程步骤的示意图;
图2c-1、2c-2-2d是公知的形成有对准标记的半导体制作过程步骤的示意图;
图2e是公知的形成有对准标记的半导体基底的切面图;
图2f是公知的形成有对准标记的半导体基底的俯视图;
图2g-2h是公知的去除遮蔽对准标记物质的方法的示意图;
图3a-1、3a-2、3b-3d是本发明的形成有对准标记的半导体基底的切面图;
图3e-3h是本发明的去除遮蔽对准标记的方法的示意图。
具体实施方式
接下来利用图3a至3h说明本发明的去除遮蔽对准标记的物质的方法。
请参考图3a-1或3a-2,图3a-1或3a-2是公知的具有对准标记302的半导体基底301的俯视图。
首先,在作为半导体基底的芯片上覆盖一图案化光阻,并将光罩上的对准标记图案以曝光的方式,有效转移至半导体基底上;接着,对形成有图案的遮蔽层进行蚀刻以在半导体基底301上形成一对准标记302;其中,半导体基底301例如是芯片;对准标记302由数个沟道所构成,对准标记302的沟道宽度大约在8μm左右。
请参考图3b,图3b是公知的形成有对准标记302的芯片的切面图。接着,在形成有对准标记302的半导体基底301上施行化学气相沉积程序,以形成一氮化硅303,对准标记302的沟道也会被氮化硅303所填满;并于氮化硅303上形成一光阻层304,以作为浅沟道隔离区制作过程之用。
其中,化学气相沉积程序是一种炉管高温反应或高密度化学气相沉积程序
接着,于已建构完成的具有对准标记302的半导体基底301上形成浅沟道隔离结构的图像,如图3c所示,图3c是公知的图案化半导体基底301的示意图。然后,利用一光源透过光罩305对氮化硅303进行曝光,使光罩305上的图案转移至氮化硅203上,后由二次蚀刻制作过程将氮化硅303的图案复制到半导体基底301上。如此一来,半导体基底301上所形成的每一照射景域306都与光罩305的浅沟道隔离区的图案相同。
请参考图3d,图3d是公知的完成浅沟道隔离区蚀刻显影后的芯片的切面图。在进行浅沟道隔离区蚀刻显影后,于半导体基底301及氮化硅303上形成一氧化层307;其中,氧化层307例如是氧化硅层。
请参考图3e,在具有对准标记302及浅沟道隔离区304的半导体基底301上施行化学气相沉积程序以沉积绝缘层305时,对准标记302的沟道也会被绝缘层305所填满,并进行化学机械研磨以平坦化半导体基底301;其中,化学气相沉积程序是一种高密度电浆化学气相沉积程序,绝缘层305例如是氧化层或氮化层。并如图3f所示,对准标记302利用浅沟道隔离区304与半导体基底301上的其他元件隔离。
请参考图3f,图3f是本发明的形成有对准标记的半导体基底的俯视图;其中,对准标记302利用浅沟道隔离区304与半导体基底301上的其他元件隔离。利用蚀刻液307滴下或啧洒或其他类似的方式在绝缘层305遮蔽的对准标记302上,以作为去除遮蔽对准标记物质的方法;且蚀刻液307蚀刻绝缘层305与遮蔽层303的速率比为2∶1至200∶1,也就是蚀刻液307蚀刻绝缘层305的速率较遮蔽层303为快,这样的蚀刻方式可以避免蚀刻液307损害到半导体基底301。其中,蚀刻液307例如是缓冲氧化硅蚀刻液(Buffer oxide etcher,BOE)或氩氟酸等。
请参考图3g,图3g是本发明的去除遮蔽对准标记物质的切面图。然后,对准标记302中所残留的绝缘层305,会被蚀刻液307蚀刻而去除,并露出对准标记302。
请参考图3h,图3h是本发明的移除遮蔽层的芯片的切面图。移除形成于半导体基底301上的遮蔽层303;如此,即达到将遮蔽对准标记302的物质去除的目的。
利用本发明所提供的方法,不需额外的微影及蚀刻的步骤,即可在对准标记上进行简单的局部蚀刻以去除遮蔽对准标记的物质,更可轻易地与其他制作过程结合,达到节省时间及成本的目的。
虽然本发明已以较佳实施例公开如上,然其并非用于限定本发明,任何本领域的普通技术人员,在不脱离本发明的精神和范围内,可作一些等效变化和变动,因此本发明的保护范围以权利要求为准。

Claims (12)

1.一种去除遮蔽对准标记物质的方法,其特征在于,它包括下列步骤:
提供一半导体基底,该半导体基底上形成有一遮蔽层,其中该半导体基底具有对准标记;
于该半导体基底上形成一绝缘层,并定义蚀刻该绝缘层以形成一浅沟道隔离区;
化学机械研磨该半导体基底;及
以蚀刻液蚀刻该对准标记上的该绝缘层。
2.如权利要求1所述的去除遮蔽对准标记物质的方法,其特征在于所述的遮蔽层为氮化硅层。
3.如权利要求1所述的去除遮蔽对准标记物质的方法,其特征在于所述的对准标记具有数个沟道。
4.如权利要求1所述的去除遮蔽对准标记物质的方法,其特征在于,具有至少一该对准标记。
5.如权利要求1所述的去除遮蔽对准标记物质的方法,其特征在于所述的浅沟道隔离区将该对准标记与该半导体基底上其他部分隔离。
6.如权利要求1所述的去除遮蔽对准标记物质的方法,其特征在于所述的绝缘层为氧化层。
7.如权利要求1所述的去除遮蔽对准标记物质的方法,其特征在于所述的绝缘层为氮化层。
8.如权利要求1所述的去除遮蔽对准标记物质的方法,其特征在于所述的蚀刻液为缓冲氧化硅蚀刻液。
9.如权利要求1所述的去除遮蔽对准标记物质的方法,其特征在于所述的蚀刻液为氢氟酸。
10.如权利要求1所述的去除遮蔽对准标记物质的方法,其特征在于所述的将该蚀刻液以滴的方式局部蚀刻该对准标记。
11.如权利要求1所述的去除遮蔽对准标记物质的方法,其特征在于所述的该蚀刻液以喷洒的方式局部蚀刻该对准标记。
12.如权利要求1所述的去除遮蔽对准标记物质的方法,其特征在于所述的蚀刻液蚀刻该绝缘层与该遮蔽层的速率比为2∶1至200∶1。
CN 02130579 2002-08-16 2002-08-16 去除遮蔽对准标记物质的方法 Expired - Lifetime CN1217379C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02130579 CN1217379C (zh) 2002-08-16 2002-08-16 去除遮蔽对准标记物质的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02130579 CN1217379C (zh) 2002-08-16 2002-08-16 去除遮蔽对准标记物质的方法

Publications (2)

Publication Number Publication Date
CN1476045A true CN1476045A (zh) 2004-02-18
CN1217379C CN1217379C (zh) 2005-08-31

Family

ID=34144522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02130579 Expired - Lifetime CN1217379C (zh) 2002-08-16 2002-08-16 去除遮蔽对准标记物质的方法

Country Status (1)

Country Link
CN (1) CN1217379C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315141A (zh) * 2010-07-07 2012-01-11 北大方正集团有限公司 一种光刻套准标记的保护装置及金属溅射工艺方法
CN102856164A (zh) * 2012-09-07 2013-01-02 无锡华润上华科技有限公司 一种提高对位标记清晰度的方法
CN103000497A (zh) * 2011-09-15 2013-03-27 南亚科技股份有限公司 形成刻蚀掩膜的方法
CN109686649A (zh) * 2017-10-19 2019-04-26 中芯国际集成电路制造(上海)有限公司 对准标记清洗方法以及半导体制造方法
CN113964051A (zh) * 2021-10-15 2022-01-21 蓝芯存储技术(赣州)有限公司 一种非破坏无异味的弹坑实验方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315141A (zh) * 2010-07-07 2012-01-11 北大方正集团有限公司 一种光刻套准标记的保护装置及金属溅射工艺方法
CN102315141B (zh) * 2010-07-07 2013-06-12 北大方正集团有限公司 一种光刻套准标记的保护装置及金属溅射工艺方法
CN103000497A (zh) * 2011-09-15 2013-03-27 南亚科技股份有限公司 形成刻蚀掩膜的方法
CN103000497B (zh) * 2011-09-15 2015-06-17 南亚科技股份有限公司 形成刻蚀掩膜的方法
CN102856164A (zh) * 2012-09-07 2013-01-02 无锡华润上华科技有限公司 一种提高对位标记清晰度的方法
CN109686649A (zh) * 2017-10-19 2019-04-26 中芯国际集成电路制造(上海)有限公司 对准标记清洗方法以及半导体制造方法
CN113964051A (zh) * 2021-10-15 2022-01-21 蓝芯存储技术(赣州)有限公司 一种非破坏无异味的弹坑实验方法

Also Published As

Publication number Publication date
CN1217379C (zh) 2005-08-31

Similar Documents

Publication Publication Date Title
JP4619839B2 (ja) パターン形成方法
US10768526B2 (en) Method of forming patterns
US6803291B1 (en) Method to preserve alignment mark optical integrity
US6049137A (en) Readable alignment mark structure formed using enhanced chemical mechanical polishing
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
CN103247575B (zh) 鳍式场效应晶体管(FinFET)器件的图案化工艺
KR100211540B1 (ko) 반도체소자의 층간절연막 형성방법
CN101593744B (zh) 套刻对准标记及其制作方法
US6465897B1 (en) Method for photo alignment after CMP planarization
CN110391133A (zh) 图案化方法
KR20160075366A (ko) 라인 단부 수축에 의한 피쳐 컷을 위한 리소그래픽 기법
CN1217379C (zh) 去除遮蔽对准标记物质的方法
US5580826A (en) Process for forming a planarized interlayer insulating film in a semiconductor device using a periodic resist pattern
CN1582490A (zh) 在凹槽刻蚀之前通过干涉法实现的现场监测进行平坦化刻蚀的方法
US20200343100A1 (en) Semiconductor device and fabrication method thereof
CN1855372A (zh) 栅极与具有此种栅极的快闪存储器的形成方法
CN102044414B (zh) 半导体结构及其制造方法
CN1540741A (zh) 浅沟渠隔离的平坦化方法
KR19990006078A (ko) 반도체 소자의 오버레이 측정마크 형성방법
KR0179560B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100779015B1 (ko) 반도체 소자의 제조 방법
KR100312647B1 (ko) 반도체 소자의 평탄화방법
CN117936370A (zh) 半导体结构的形成方法
CN114068322A (zh) 制造半导体结构的方法
KR100248357B1 (ko) 반도체소자의 평탄화방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050831