CN102044414B

CN102044414B - 半导体结构及其制造方法

Info

Publication number: CN102044414B
Application number: CN2009101970841A
Authority: CN
Inventors: 张海洋; 孙武
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2009-10-13
Filing date: 2009-10-13
Publication date: 2012-05-23
Anticipated expiration: 2029-10-13
Also published as: CN102044414A

Abstract

本发明提供了一种半导体结构的制造方法，包括步骤：提供半导体基底，在所述半导体基底上具有介质层；在所述介质层上形成厌水层；在所述厌水层上形成光掩膜层；对所述光掩膜层进行光刻，形成光掩膜图形；对被所述光掩膜图形保护下的所述介质层进行刻蚀。一种半导体结构，包括：半导体基底；位于所述介质层上的厌水层；位于所述厌水层上的光掩膜层。本发明减少了刻蚀后的介质层残余。

Description

半导体结构及其制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其制造方法。

背景技术

半导体器件制造过程中，光刻是把临时电路结构复制到以后要进行刻蚀的硅片上。这些结构首先以图案形式制作在掩模版上。光源透过掩模版把图案转移到硅片表面的光刻胶层上。以正性光刻胶为例，通常的光刻是这样进行的：透过掩模版对光刻胶层曝光，光刻胶层被曝光的部分发生化学变化，之后进行显影，发生化学变化的光刻胶层被去掉形成开口图形，没被曝光的光刻胶层不能被洗掉，从而在硅片上形成光掩膜图形。硅片包括半导体基底和半导体基底上的介质层，然后用刻蚀工艺把光掩模图形成像在下面的介质层上。刻蚀是用化学或者物理方法有选择的从介质层去除不需要的部分的过程，刻蚀的基本目标就是在硅片上正确的复制掩模版上的图案。而光掩膜图形用来在刻蚀中保护介质层的需要保留的区域，从而选择性的刻蚀掉未被光掩膜图形保护的区域，也就是，介质层对应于光刻胶层的开口图形的区域。经过刻蚀之后，就在介质层中形成了刻蚀图形。例如在公告号为：CN1195316C的中国专利中，提供了一种光刻的方法。

但是利用上述方法存在的问题是：光刻和刻蚀后在半导体基底上存在刻蚀残余，换言之，在需要刻蚀去除的地方介质层没有刻蚀干净，存在残余物。

发明内容

本发明解决的技术问题是提供一种半导体结构的制造方法，可以减少刻蚀后的介质层残余物。

为了解决上述问题，本发明提供了一种半导体结构的制造方法，包括步骤：提供半导体基底，在所述半导体基底上具有介质层；在所述介质层上形成厌水层；在所述厌水层上形成光掩膜层；对所述光掩膜层进行光刻，形成光掩膜图形；对被所述光掩膜图形保护下的所述介质层进行刻蚀。

优选的，所述厌水层的材料为NDC。

优选的，所述厌水层的厚度为300埃±10埃。

优选的，所述介质层包括阻挡层，位于阻挡层上的BD层，位于BD层上的TEOS层，位于TEOS层上的BPR层以及位于BPR层上的低温氧化物层。

优选的，所述低温氧化物层的厚度为：350埃±10埃。

相应的本发明还提供了一种半导体结构，包括：

半导体基底；

位于所述介质层上的厌水层；

位于所述厌水层上的光掩膜层。

优选的，所述厌水层的材料为NDC。

优选的，所述厌水层的厚度为300埃±10埃。

优选的，所述介质层包括BD层，位于BD层上的BPR层以及位于BPR层上的低温氧化物层。

优选的，所述低温氧化物层的厚度为：350埃±10埃。

与现有技术相比，本发明主要具有以下优点：

本发明通过在所述介质层上形成厌水层，从而使得半导体基底上的介质层被刻蚀的更干净，减少了刻蚀后的介质层残余物。其原因在于介质层容易吸水生成难以刻蚀去除的聚合物，而在本发明中通过在介质层上形成不易吸收水份的厌水层，从而阻止了显影中水份进入介质层，使得介质层不会因为吸收水份而生成难以刻蚀去除的聚合物。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为本发明的半导体结构的制造方法的流程图；

图2至图5为本发明的半导体结构的制造方法示意图。

具体实施方式

由背景技术可知，在半导体制造中，通常利用光刻的方法在半导体基底上的介质层上形成掩膜图形后，再利用掩膜图形的保护下对半导体基底上的介质层进行刻蚀，例如刻蚀后可以在介质层中形成沟槽或者接触孔。但是刻蚀后，半导体基底上需要去除介质层的位置还存在介质层残余物。

本发明的发明人经过大量的实验研究认为上述问题的原因是：由于介质层通常包括亲水性材料，例如包括亲水性的低温氧化物层(LTO，lowtempreture oxide)。然而，在光刻胶显影的过程中，显影液通常为水溶液，因此会携带水份到介质层，例如LTO层表面，这样在介质层吸收水份后会发生化学变化生成聚合物，这样在刻蚀的过程中使得刻蚀选择比降低，从而难以被刻蚀干净，造成残留，给后续工艺带来影响。

本发明的发明人在研究后得到一种半导体结构的制造方法，包括步骤：提供半导体基底，在所述半导体基底上具有介质层；在所述介质层上形成厌水层；在所述厌水层上形成光掩膜层；对所述光掩膜层进行光刻，形成光掩膜图形；对被所述光掩膜图形保护下的所述介质层进行刻蚀。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

图1为本发明的半导体结构形成方法的流程图，图2至图5为本发明的半导体结构形成方法的示意图。下面结合图1至图5对本发明进行说明。半导体结构的形成方法包括下列步骤：

S10：提供半导体基底，在所述半导体基底上具有介质层。

参考图2，具体的，半导体基底100可以为单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)，还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。另外还可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。

在半导体基底100上具有介质层110。所述介质层110在本实施例中为半导体器件中不同导电层之间的介电层，用于使不同的导电层绝缘隔离。

所述介质层110可以是金属前介质层(Pre-Metal Dielectric，PMD)，也可以是层间介质层。PMD是沉积在具有MOS器件的衬底上，利用化学气相沉积(Chemical Vapor deposition，CVD)工艺形成，在后续工艺中会在PMD中形成沟槽，用金属填充沟槽形成连接孔，所述连接孔用于连接MOS器件的电极和上层互连层中的金属导线。

在本实施例中所述介质层包括阻挡层110a、位于阻挡层上的BD(BlackDiamand)层110b，位于BD层上TEOS层110c，位于TEOS上的BPR层110d，和位于BPR层上的低温氧化物(LTO)层110e。

所述阻挡层110a材料选自掺氮的碳化硅(NDC)，所述阻挡层110a厚度为500埃。所述阻挡层110a用于维护其下层金属布线的稳定性，并且所述掺氮的碳化硅的阻挡层110a具有吸水性比较低，介电常数低与后续形成的层间绝缘层匹配的优点。

所述阻挡层110a的形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成400埃至500埃厚度的阻挡层110。

在所述阻挡层110a上形成BD层110b。

所述BD层110b材料选自碳掺杂的氧化硅，所述BD层110b厚度为6150埃。所述BD层110b用于层间介质隔离，所述碳掺杂的氧化硅的BD层110b除了具有介电常数低，传输延迟小的优点，还具备与阻挡层110a选择刻蚀比高的优点。

所述BD层110b形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为4托至6托，反应间距为5毫米至9毫米，功率为400瓦至600瓦，氧气流量为每分钟100标准立方厘米至每分钟300标准立方厘米，氦气流量为每分钟800标准立方厘米至每分钟1200标准立方厘米，八甲基环化四硅氧烷流量为每分钟2000标准立方厘米至每分钟4000标准立方厘米，直至形成3500埃至4500埃的BD层110b。

在所述BD层110b表面形成TEOS(tetraethyl orthosilicate)层110c。

在所述TEOS(Tetra Ethyl Ortho Silicate)层110c表面形成BPR层(bottom photo resist)110d。

BPR层上的低温氧化物(LTO)层110e。

所述LTO层110e形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度小于300摄氏度，例如200摄氏度，形成厚度为350埃的LTO层。

在另一实施例中，所述介质层110的材料可以为SiO₂或者掺杂的SiO₂，例如USG(Undoped silicon glass，没有掺杂的硅玻璃)、BPSG(Borophosphosilicate glass，掺杂硼磷的硅玻璃)、BSG(borosilicate glass，掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass，掺杂磷的硅玻璃)等。

由于介质层110通常包括亲水性材料，例如LTO为亲水性材料，因此和水可以发生化学反应，生成难以刻蚀的聚合物。

另外，在介质层110中还可以先形成通孔111，该通孔111可以和后续刻蚀工艺形成的沟槽形成大马士革结构。

S20：在所述介质层上形成厌水层。

参考图3，所述厌水层120材料可以选自掺氮的碳化硅(NDC)，所述厌水层120厚度为300埃。所述掺氮的碳化硅的厌水层120具有吸水性比较低的特点，也就是厌水性。

所述厌水层120的形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成400埃至500埃厚度的厌水层120，例如300埃。

在其他实施例中，所述厌水层也可以为其它非亲水性材料。

S30：在所述厌水层120上形成光掩膜层。

参考图4，具体的，可以利用旋涂(spin on)工艺涂布光掩膜层，所示光掩膜层可以包括：底部抗反射(Bottom Anti-Reflective Coating，BARC)层和光致抗蚀层，BARC层的厚度可以为

；光致抗蚀层的厚度可以为

。所述底部抗反射层的作用主要为：防止光线通过光刻胶后在晶圆界面发生反射，避免反射的光线会与入射光发生干涉，使得光刻胶能均匀曝光。

S40：对所述光掩膜层进行光刻，形成光掩膜图形。

参考图5，具体的，可以通过曝光将掩膜版上图形转移到光掩膜层上，然后利用显影液将被曝光部位的光掩膜层去除，以形成光掩模图形130。例如显影液可以为TMAH、NaOH、KOH的水溶液。

由于在显影中显影液将曝光后的光掩膜层去除，因此在光掩膜层暴露出介质层后介质层110中的LTO层110e就会吸收显影液中的水分，发生化学变化，生成聚合物，该聚合物使得接下来刻蚀的步骤中不易去除，从而在半导体基底上留下残余物。

在本发明中增加了厌水层120，阻止了水进入LTO层110e，消除了LTO层110e和水生成的聚合物，从而使得刻蚀残余减少。

S50：对被所述光掩膜图形130保护下的所述介质层110进行刻蚀。

参考图5，具体的，所述刻蚀介质层110可以是任何常规刻蚀技术，比如化学刻蚀技术或者等离子体刻蚀技术，在本实施例中，采用等离子体刻蚀技术，采用CF₄、CHF₃、CH₂F₂、CH₃F、C₄F₈或者C₅F₈中的一种或者几种作为反应气体刻蚀介质层110直至形成暴露半导体基底100的沟槽或者接触孔。

在刻蚀形成暴露半导体基底的沟槽后，通常还会去除光刻胶图形，所述去除光刻胶图形工艺可以为去光刻胶溶液清洗或者灰化工艺去除。

相应的，本发明还提供了一种半导体结构，包括：

半导体基底；

位于所述介质层上的厌水层；

位于所述厌水层上的光掩膜层。

优选的，所述厌水层的材料为NDC。

优选的，所述厌水层的厚度为300埃±10埃。

优选的，所述低温氧化物层的厚度为：350埃±10埃。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种半导体结构的制造方法，其特征在于，包括步骤：

提供半导体基底，在所述半导体基底上具有介质层，所述介质层包括亲水性材料；

在所述介质层上形成厌水层，用于阻止显影液中的水分进入所述亲水性材料中；

在所述厌水层上形成光掩膜层；

对所述光掩膜层进行光刻，形成光掩膜图形；

对被所述光掩膜图形保护下的所述介质层进行刻蚀。

2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述厌水层的材料为掺氮氧化硅。

3.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述厌水层的厚度为300埃±10埃。

4.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述介质层包括阻挡层，位于阻挡层上的黑钻石层，位于黑钻石层上的TEOS层，位于TEOS层上的底部光刻胶层以及位于底部光刻胶层上的低温氧化物层。

5.根据权利要求4所述的半导体结构的制造方法，其特征在于，所述低温氧化物层的厚度为：350埃±10埃。