CN115101411A - 改善晶背粗糙度和污染的方法 - Google Patents

改善晶背粗糙度和污染的方法 Download PDF

Info

Publication number
CN115101411A
CN115101411A CN202210745995.9A CN202210745995A CN115101411A CN 115101411 A CN115101411 A CN 115101411A CN 202210745995 A CN202210745995 A CN 202210745995A CN 115101411 A CN115101411 A CN 115101411A
Authority
CN
China
Prior art keywords
wafer
layer
contamination
back surface
improving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210745995.9A
Other languages
English (en)
Inventor
曾裕廉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202210745995.9A priority Critical patent/CN115101411A/zh
Publication of CN115101411A publication Critical patent/CN115101411A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种改善晶背粗糙度和污染的方法，包括：步骤一、在半导体材料的晶圆背面形成第一介质层。步骤二、在晶圆的正面形成多层材料层，多层所述材料层中的全部或部分也会同时形成于晶圆的背面且叠加在第一介质层的背面上。步骤三、以第一介质层为停止层对晶圆背面进行CMP以将形成于晶圆背面的各层所述材料层全部去除。本发明能彻底解决晶圆正面的材料层同时形成于晶圆背面时所产生的损伤和污染物缺陷，还能提高晶圆背面的平整度。

Description

改善晶背粗糙度和污染的方法
技术领域
本发明涉及一种半导体集成电路的制造方法，特别是涉及一种改善晶背粗糙度和污染的方法。
背景技术
在半导体制造工艺中,进黄光前即进行光刻工艺之前的晶背平整度非常重要,因此如何降低晶背脏污和损伤缺陷是重要的课题。现有方法中，在进黄光前的很多道工艺后，为了降低晶背脏污,通常会采用背面刷洗(Backside scrub)来去除晶圆背面的脏污。如图1A至图1B所示，是现有去除晶背污染物的方法各步骤中的器件剖面结构示意图；现有去除晶背污染物的方法包括如下步骤：
步骤一、如图1A所示，在由半导体材料组成的所述晶圆101的正面形成多层材料层，多层所述材料层中的全部或部分也会同时形成于所述晶圆101的背面。
图1A中显示了，形成于所述晶圆101正面的多层所述材料层包括依次叠加的衬垫氧化物层102、衬垫氮化硅层103、氧化物硬质掩膜层104和非晶硅层105。
其中，所述衬垫氧化物层102、所述衬垫氮化物层和所述非晶硅层105也同时形成于所述晶圆101的背面。
在所述晶圆101背面的各层所述材料层的表面存在损伤或污染物。图1A中，标记106表示损伤缺陷，标记107表示污染物形成的缺陷。
步骤二、如图1B所示，通过刷子108对所述晶圆101的背面进行刷洗，以去除所述晶圆101的背面污染物。
现有去除晶背污染物的方法具有如下问题：
1、无法去除如标记106所示的缺陷性的损伤,造成粗糙度上升,造成黄光散焦(defocus)或形成陷阱中心(trap center)。
2、由于背面刷洗是是用刷子108的物理性进行脏污清除,因此去除能力很有限,例如有机物质或对电性影响甚大的金属颗粒并不容易被去除；另外,也只能去除表面,无法去除被包覆的脏污,导致黄光defocus。
发明内容
本发明所要解决的技术问题是提供一种改善晶背粗糙度和污染的方法，能彻底解决晶圆正面的材料层同时形成于晶圆背面时所产生的损伤和污染物缺陷，还能提高晶圆背面的平整度。
为解决上述技术问题，本发明提供的改善晶背粗糙度和污染的方法包括如下步骤：
步骤一、在半导体材料的晶圆背面形成第一介质层，所述第一介质层的材料和后续步骤二中形成于所述晶圆的背面的最底层的材料层的材料不同，使得所述第一介质层作为后续对所述晶圆背面的化学机械研磨(CMP)的停止层。
步骤二、在所述晶圆的正面形成多层材料层，多层所述材料层中的全部或部分也会同时形成于所述晶圆的背面且叠加在所述第一介质层的背面上。
在所述晶圆背面的各层所述材料层的表面存在损伤或污染物。
步骤三、以所述第一介质层为停止层对所述晶圆背面进行CMP以将形成于所述晶圆背面的各层所述材料层全部去除，从而去除所述晶圆背面的损伤和污染物并使所述晶圆背面平坦化。
进一步的改进是，所述半导体材料包括硅。
进一步的改进是，步骤二中，形成于所述晶圆正面的多层所述材料层包括依次叠加的衬垫氧化物层(pad oxide)、衬垫氮化硅层(pad SiN)、氧化物硬质掩膜层(HMOX)和非晶硅层(A-Si)。
进一步的改进是，所述衬垫氧化物层、所述衬垫氮化物层和所述非晶硅层也同时形成于所述晶圆的背面。
进一步的改进是，所述衬垫氧化物层采用炉管工艺形成。
进一步的改进是，所述衬垫氮化硅层采用炉管工艺形成。
进一步的改进是，所述非晶硅层采用炉管工艺形成。
进一步的改进是，所述氧化物硬质掩膜层采用CVD沉积工艺形成。
进一步的改进是，步骤一中，所述第一介质层的材料采用氮化硅。
进一步的改进是，所述第一介质层采用CVD沉积工艺形成。
进一步的改进是，所述第一介质层的厚度为
Figure BDA0003716868370000021
进一步的改进是，步骤三之后，还包括：
进行光刻工艺，所述光刻工艺在所述非晶硅层的表面形成光刻胶图形，利用所述晶圆背面的损伤和污染物被去除以及所述晶圆背面平坦化的特点，防止在所述光刻工艺的曝光过程中出现散焦或陷阱中心，从而提升所述光刻胶图形的精度。
进一步的改进是，之后，还包括：
以所述光刻胶图形为掩膜对所述非晶硅层进行刻蚀对所述非晶硅层进行图形化。
进一步的改进是，所述晶圆的正面的多层所述材料层应用于采用自对准两次成型技术(self-aligned double patterning,SADP)形成鳍体的制造工艺中，后续还包括：
在所述非晶硅层的图形的侧面形成侧墙，所述侧墙定义出所述鳍体的形成区域；
去除所述非晶硅层；
以所述侧墙为掩膜依次对所述氧化物硬质掩膜层、所述衬垫氮化硅层、所述衬垫氧化物层和所述晶圆的所述半导体材料进行刻蚀形成由刻蚀后的所述半导体材料组成的所述鳍体。
进一步的改进是，所述侧墙的材料包括氮化硅。
本发明通过在晶圆的正面形成多层材料层之前，预先形成于和同时形成于晶圆的背面的最底层的材料层的材料不同的第一介质层，从而能采用第一介质层作为后续对晶圆背面的CMP的停止层，这样在晶圆的正面形成多层材料层之后，能采用晶圆背面的CMP即晶背CMP直接去除同时形成于晶圆背面的各材料层，由于晶圆背面的各材料层都被去除，所以，由晶圆背面的各材料层所带来的各种缺陷如损伤和污染物都能被去除，且由于CMP本身为平坦化工艺，故CMP后，晶圆背面的表面会被平坦化从而具有很好的平整度，所以，本发明能彻底解决晶圆正面的材料层同时形成于晶圆背面时所产生的损伤和污染物缺陷，还能提高晶圆背面的平整度。
当本发明的晶圆正面的材料层后续会进行光刻时，能消除后续光刻工艺中出现散焦或陷阱中心的缺陷，从而提高图形化精度。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1B是现有去除晶背污染物的方法各步骤中的器件剖面结构示意图；
图2是本发明实施例改善晶背粗糙度和污染的方法的流程图；
图3A-图3C是本发明实施例改善晶背粗糙度和污染的方法各步骤中的器件剖面结构示意图。
具体实施方式
如图2所示，是本发明实施例改善晶背粗糙度和污染的方法的流程图；如图3A至图3C所示，是本发明实施例改善晶背粗糙度和污染的方法各步骤中的器件剖面结构示意图；本发明实施例改善晶背粗糙度和污染的方法包括如下步骤：
步骤一、如图3A所示，在半导体材料的晶圆201背面形成第一介质层208，所述第一介质层208的材料和后续步骤二中形成于所述晶圆201的背面的最底层的材料层的材料不同，使得所述第一介质层208作为后续对所述晶圆201背面的CMP的停止层。
本发明实施例中，所述半导体材料包括硅。
后续形成于所述晶圆201的背面的最底层的材料层为氧化物即衬垫氧化物层202；此时，所述第一介质层208的材料采用氮化硅。
所述第一介质层208采用CVD沉积工艺形成。
在一些较佳实施例中，所述第一介质层208的厚度为
Figure BDA0003716868370000041
在其他实施例中，所述第一介质层208的厚度也能根据需要采用其他值。
步骤二、如图3A所示，在所述晶圆201的正面形成多层材料层，多层所述材料层中的全部或部分也会同时形成于所述晶圆201的背面且叠加在所述第一介质层208的背面上。
在所述晶圆201背面的各层所述材料层的表面存在损伤或污染物。图3A中，标记206表示损伤缺陷，标记207表示污染物形成的缺陷。
本发明实施例中，形成于所述晶圆201正面的多层所述材料层包括依次叠加的衬垫氧化物层202、衬垫氮化硅层203、氧化物硬质掩膜层204和非晶硅层205。
其中，所述衬垫氧化物层202、所述衬垫氮化物层和所述非晶硅层205也同时形成于所述晶圆201的背面。
在一些较佳实施例中，所述衬垫氧化物层202采用炉管工艺形成。
所述衬垫氮化硅层203采用炉管工艺形成，所述衬垫氮化硅层203也同时形成于所述晶圆201的背面。
所述非晶硅层205采用炉管工艺形成。
所述氧化物硬质掩膜层204采用CVD沉积工艺形成，所述氧化物硬质掩膜层204仅形成于所述晶圆201的正面。
步骤三、如图3B所示，以所述第一介质层208为停止层对所述晶圆201背面进行CMP以将形成于所述晶圆201背面的各层所述材料层全部去除，从而去除所述晶圆201背面的损伤和污染物并使所述晶圆201背面平坦化。图3B，标记209表示CMP工艺，CMP沿带箭头的需要进行研磨直至停止在所述第一介质层208上。
如图3C所示，表示CMP完成后所述晶圆201的膜层结构示意图。可以看出，所述晶圆201的背面没有缺陷且具有很好的平整度。有利于进行后续工艺，特别是光刻工艺。所以，在一些实施例中，步骤三之后，还包括：
进行光刻工艺，所述光刻工艺在所述非晶硅层205的表面形成光刻胶图形，利用所述晶圆201背面的损伤和污染物被去除以及所述晶圆201背面平坦化的特点，防止在所述光刻工艺的曝光过程中出现散焦或陷阱中心，从而提升所述光刻胶图形的精度。
在一些实施例中，在涂布光刻胶之前，往往还会形成底部抗反射涂层(BARC)；或者在BARC底部再形成一层碳涂层(SOC)，形成有SOC层、BARC层和PR层叠加形成的三层光刻材料结构。
之后，还包括：
以所述光刻胶图形为掩膜对所述非晶硅层205进行刻蚀对所述非晶硅层205进行图形化。
所述晶圆201的正面的多层所述材料层应用于采用SADP形成鳍体的制造工艺中，后续还包括：
在所述非晶硅层205的图形的侧面形成侧墙，所述侧墙定义出所述鳍体的形成区域。较佳为，所述侧墙的材料包括氮化硅。
去除所述非晶硅层205；
以所述侧墙为掩膜依次对所述氧化物硬质掩膜层204、所述衬垫氮化硅层203、所述衬垫氧化物层202和所述晶圆201的所述半导体材料进行刻蚀形成由刻蚀后的所述半导体材料组成的所述鳍体。
本发明实施例通过在晶圆201的正面形成多层材料层之前，预先形成于和同时形成于晶圆201的背面的最底层的材料层的材料不同的第一介质层208，从而能采用第一介质层208作为后续对晶圆201背面的CMP的停止层，这样在晶圆201的正面形成多层材料层之后，能采用晶圆201背面的CMP即晶背CMP直接去除同时形成于晶圆201背面的各材料层，由于晶圆201背面的各材料层都被去除，所以，由晶圆201背面的各材料层所带来的各种缺陷如损伤和污染物都能被去除，且由于CMP本身为平坦化工艺，故CMP后，晶圆201背面的表面会被平坦化从而具有很好的平整度，所以，本发明实施例能彻底解决晶圆201正面的材料层同时形成于晶圆201背面时所产生的损伤和污染物缺陷，还能提高晶圆201背面的平整度。
当本发明的晶圆201正面的材料层后续会进行光刻时，能消除后续光刻工艺中出现散焦或陷阱中心的缺陷，从而提高图形化精度。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种改善晶背粗糙度和污染的方法，其特征在于，包括如下步骤：
步骤一、在半导体材料的晶圆背面形成第一介质层，所述第一介质层的材料和后续步骤二中形成于所述晶圆的背面的最底层的材料层的材料不同，使得所述第一介质层作为后续对所述晶圆背面的CMP的停止层；
步骤二、在所述晶圆的正面形成多层材料层，多层所述材料层中的全部或部分也会同时形成于所述晶圆的背面且叠加在所述第一介质层的背面上；
在所述晶圆背面的各层所述材料层的表面存在损伤或污染物；
步骤三、以所述第一介质层为停止层对所述晶圆背面进行CMP以将形成于所述晶圆背面的各层所述材料层全部去除，从而去除所述晶圆背面的损伤和污染物并使所述晶圆背面平坦化。
2.如权利要求1所述的改善晶背粗糙度和污染的方法，其特征在于：所述半导体材料包括硅。
3.如权利要求2所述的改善晶背粗糙度和污染的方法，其特征在于：步骤二中，形成于所述晶圆正面的多层所述材料层包括依次叠加的衬垫氧化物层、衬垫氮化硅层、氧化物硬质掩膜层和非晶硅层。
4.如权利要求3所述的改善晶背粗糙度和污染的方法，其特征在于：所述衬垫氧化物层、所述衬垫氮化物层和所述非晶硅层也同时形成于所述晶圆的背面。
5.如权利要求4所述的改善晶背粗糙度和污染的方法，其特征在于：所述衬垫氧化物层采用炉管工艺形成。
6.如权利要求4所述的改善晶背粗糙度和污染的方法，其特征在于：所述衬垫氮化硅层采用炉管工艺形成。
7.如权利要求4所述的改善晶背粗糙度和污染的方法，其特征在于：所述非晶硅层采用炉管工艺形成。
8.如权利要求4所述的改善晶背粗糙度和污染的方法，其特征在于：所述氧化物硬质掩膜层采用CVD沉积工艺形成。
9.如权利要求3所述的改善晶背粗糙度和污染的方法，其特征在于：步骤一中，所述第一介质层的材料采用氮化硅。
10.如权利要求9所述的改善晶背粗糙度和污染的方法，其特征在于：所述第一介质层采用CVD沉积工艺形成。
11.如权利要求9所述的改善晶背粗糙度和污染的方法，其特征在于：所述第一介质层的厚度为
Figure FDA0003716868360000021
12.如权利要求4所述的改善晶背粗糙度和污染的方法，其特征在于：步骤三之后，还包括：
进行光刻工艺，所述光刻工艺在所述非晶硅层的表面形成光刻胶图形，利用所述晶圆背面的损伤和污染物被去除以及所述晶圆背面平坦化的特点，防止在所述光刻工艺的曝光过程中出现散焦或陷阱中心，从而提升所述光刻胶图形的精度。
13.如权利要求12所述的改善晶背粗糙度和污染的方法，其特征在于：之后，还包括：
以所述光刻胶图形为掩膜对所述非晶硅层进行刻蚀对所述非晶硅层进行图形化。
14.如权利要求13所述的改善晶背粗糙度和污染的方法，其特征在于：所述晶圆的正面的多层所述材料层应用于采用SADP形成鳍体的制造工艺中，后续还包括：
在所述非晶硅层的图形的侧面形成侧墙，所述侧墙定义出所述鳍体的形成区域；
去除所述非晶硅层；
以所述侧墙为掩膜依次对所述氧化物硬质掩膜层、所述衬垫氮化硅层、所述衬垫氧化物层和所述晶圆的所述半导体材料进行刻蚀形成由刻蚀后的所述半导体材料组成的所述鳍体。
15.如权利要求14所述的改善晶背粗糙度和污染的方法，其特征在于：所述侧墙的材料包括氮化硅。
CN202210745995.9A 2022-06-28 2022-06-28 改善晶背粗糙度和污染的方法 Pending CN115101411A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210745995.9A CN115101411A (zh) 2022-06-28 2022-06-28 改善晶背粗糙度和污染的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210745995.9A CN115101411A (zh) 2022-06-28 2022-06-28 改善晶背粗糙度和污染的方法

Publications (1)

Publication Number Publication Date
CN115101411A true CN115101411A (zh) 2022-09-23

Family

ID=83295600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210745995.9A Pending CN115101411A (zh) 2022-06-28 2022-06-28 改善晶背粗糙度和污染的方法

Country Status (1)

Country Link
CN (1) CN115101411A (zh)

Similar Documents

Publication Publication Date Title
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
TWI391988B (zh) 利用間距減縮製造裝置之方法及相關結構
US20170256417A1 (en) Method of forming patterns
JP5168966B2 (ja) 研磨方法及び研磨装置
US6548408B1 (en) Method of minimizing repetitive chemical-mechanical polishing scratch marks, method of processing a semiconductor wafer outer surface, method of minimizing undesired node-to-node shorts of a length less than or equal to 0.3 micron, and semiconductor processing method
TWI619281B (zh) 製造元件之方法
JP2009164546A (ja) 半導体素子のパターン形成方法
TW463266B (en) Method for manufacturing semiconductor device capable of avoiding flaws and erosion caused by metal CMP process
JP4663694B2 (ja) 半導体素子の製造方法
TWI471904B (zh) 在製造一半導體裝置期間使用之方法、用於形成非對稱半導體裝置特徵之方法及包括該半導體裝置之結構
KR100632653B1 (ko) 반도체 소자의 비트라인 형성방법
JP2010118529A (ja) 半導体素子の製造方法
CN115101411A (zh) 改善晶背粗糙度和污染的方法
CN111799150A (zh) 半导体结构及其制备方法
TWI803645B (zh) 平面化半導體結構的方法
US20090305497A1 (en) Method for fabricating semiconductor device
CN113594085B (zh) 半导体结构的制作方法
CN117790319B (zh) 一种半导体器件的形成方法
KR100781442B1 (ko) 웨이퍼 에지 비드 제거 방법
KR100342392B1 (ko) 반도체 소자의 게이트 형성 방법
KR100561524B1 (ko) 소자 분리막 형성 방법
CN117438295A (zh) 半导体结构的形成方法
KR100685618B1 (ko) 반도체 소자의 제조 방법
KR100712983B1 (ko) 반도체 소자의 평탄화 방법
US20120108056A1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination