CN1475032A - 硅中浅槽隔离层的形成方法 - Google Patents

硅中浅槽隔离层的形成方法 Download PDF

Info

Publication number
CN1475032A
CN1475032A CNA018188354A CN01818835A CN1475032A CN 1475032 A CN1475032 A CN 1475032A CN A018188354 A CNA018188354 A CN A018188354A CN 01818835 A CN01818835 A CN 01818835A CN 1475032 A CN1475032 A CN 1475032A
Authority
CN
China
Prior art keywords
wafer
crystal face
groove
silicon
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA018188354A
Other languages
English (en)
Inventor
Er
E·R·米勒
S·R·穆恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1475032A publication Critical patent/CN1475032A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种硅晶圆中浅隔离槽区的形成方法，该方法可消除晶圆内长范围的滑移位错，并减少流经隔离区的电流漏泄。在一硅晶圆(11)中以与晶圆的晶面(111)成45°角形成多条长形浅槽(17)。这可以这样实现：在槽形成之前使晶圆的主切面移至晶面(100)，这就使诸长形槽的底边与多个晶面(111)相交，这样，应力就不会沿任何单一晶面(111)传播。然后，用诸如氧化物的绝缘材料填充各槽(17)。

Description

硅中浅槽隔离层的形成方法
发明领域
本发明涉及一种浅槽隔离层(STI)的形成，更具体地说，涉及一种STI区的调整方法以减少硅中的缺陷。
发明背景
半导体集成电路晶片被构成为晶圆上的芯片(die)。一种典型的晶圆材料是晶体硅。晶圆从单晶硅锭切割下来，所述单晶硅采用柴式(Czochralski)长晶法(CZ法)自多杂质的多晶硅上生长而成。在CZ长晶法中，单晶硅锭是从一坩埚内熔化的硅中拉出的。Czochralski硅晶圆(CZ晶圆)最好应用于超大规模集成电路(VLSI)，因为它们可以抗高热应力，并能够提供一内部去疵机制，以便可以去除晶圆表面上的器件结构中不希望有的杂质。这也使晶圆具有相同内部的硅的钻石立方晶格结构。虽然这种钻石立方晶格结构可使晶圆具有强度和刚度，但晶格内的缺陷会对晶圆电性能产生不利的影响，导致每片晶圆产出优质芯片(good dies)的数量减少。
硅(Si)属于第四族元素，它具有四个价电子，每一价电子与它最邻近的四个硅原子中的一个共用。最邻近之间共用的每对价电子形成一共价键使硅具有固体晶态结构。硅的钻石立方晶格结构示于图1中。
以多个方向切割晶圆的晶格结构形成若干在多个方向上相交的晶面。图2中示出三个主晶面。图中所示分别为三个立方结构内的三个主晶面(111)，(110)和(100)的方向。每个晶面方向均由一组限定三个矢量分量的三轴向x，y和z确定。三个立方体都是沿三轴向x，y和z排列，且每一立方晶面的单位长度为1。在此座标系统内，1表示晶面相交的轴线。例如，由(111)限定的晶面表示其与所有的三条轴线x，y和z相交。同样，晶面(110)与x和y轴线相交，而晶面(100)仅与x轴线相交。
硅的多结构特性取决于其晶面的方向。晶面(111)的原子密度最高，而且堆积得很紧密。晶面被堆积得越紧密，发生滑移位错的可能性就越高。这些位错会促使电荷漏泄而导致器件失效。
因此，鉴别晶圆上的晶面是很重要的。为帮助鉴别这些晶面，传统上，一般以一与选定的晶向相关的主切面区构成晶圆。主切面的方向以X-射线技术来确定，并可应用于某些方面。例如，自动化晶圆处理装置用主切面来准确对位，并可利用主切面作为基准使晶圆上的器件定位于特定的晶向。
通常，晶圆的主切面与晶面(110)对齐。因此，一些构成的器件可具有沿多紧密堆积的晶面排列的多维空间。这在传统上并没有问题，因为所形成的任何缺陷对器件的性能影响很小，并可忽略。
然而，并非所有的缺陷都可忽略，并且已经有人提出一些用于减少特定缺陷的技术。Guldi的美国专利5,576,230解释了，如果离子植入后使再结晶沿多个晶面进行，则在MOS晶体管的漏极和源极区会出现显微位错。这些显微位错可在来自叠层的应力作用下生长。Guldi建议，如果以一角度植入漏极和源极区，可促使沿一单晶面再结晶，特别是晶面(110)，并限制沿其他晶面再结晶。
由于隔离区相当大，应特别关心基板内沿隔离区的构造性缺陷。Lee等人的美国专利5,913,133解释了，由于光罩未对准，将会对隔离区产生损坏。Lee认为，通过形成隔离层可以减少损坏，因为隔离层的缘部不暴露在基板表面。Jeong-Hwan Son等人的美国专利5,904,538提出了一种半导体存储器件中的浅槽隔离区(STI)的显影方法，该方法通过在形成槽之前在待形成槽的半导体基板中植入氟离子来达成。氟离子沿着靠近基板表面的槽各上角以相对两侧扩散。氟离子防止隔离区曝光，从而减少损坏。
这些方法旨在通过对半导体制作过程的具体改变来减少缺陷。另一种减少缺陷的方法是改进晶圆自身的质量。一种实施方法是采用磊晶生长法，即在单晶基板表面上沉积一薄的单晶体材料层。这种晶圆称之磊晶圆。电路结构可以一薄型轻掺杂外延层在一重掺杂基板上构成。这类晶圆的实验表明，它们比标准抛光晶圆的产率高。然而，就目前而言，带有一外延基板的晶圆比标准抛光晶圆贵两倍以上，而且它们的利益并不比其高成本更重要。
本发明的一个目的是减少IC基板中的缺陷，诸如滑移位错以及杂质的吸附点。
本发明的另一个目的是以最小成本增加使基板中的隔离区显影。
本发明还有一个目的是提供一种STI隔离区的构成方法，该方法藉由硅的固有晶体结构来减少缺陷。
发明概述
申请人发现，由于器件的尺寸不断地减小，而热循环不断地增大，基板的质量对于器件的特性变得更关键。形成槽诸如STI和LOCOS会产生大的应力集中点，诸如杂质吸附点以及其他的硅缺陷。
有人发现，沿晶面(110)蚀刻晶圆会产生STI岛，使它们自身在纵横两方向与晶面(111)对齐。这种作用是由晶面(111)对晶面(110)的相关晶向产生的。由于槽的形成，其弯曲部分本身与晶面(111)对齐。这种与晶面(111)的对齐降低了晶圆的质量，因为晶面(111)为很紧密堆积且对滑移和其他位错缺陷敏感。
有人发现，通过使由一CZ晶圆形成的主切面由晶面(110)至晶面(100)转动45°角，形成槽将不再与晶面(111)对齐。在此情况下，槽将以45°角通过晶面(111)。有人发现，这会大大地减小沿晶面(111)方向的应力传播/消除，由此减少缺陷，特别是在STI角处。
附图简要说明
图1所示为本领域公知的硅的钻石立方体晶格结构。
图2为现有技术的视图，其中示出硅的钻石立方体晶格结构的三个主晶面。
图3所示为硅晶圆的晶面(111)和晶面(110)的晶向。
图4为一硅晶圆的立体视图，其中示出一与晶面(110)对齐的槽区。
图5为沿图4所示5-5线相交的硅晶圆的切割区的二维视图。
图6为图5所示结构的立体视图，其中示出与基板相交的晶面(111)。
图7所示为一系列晶面(111)和一沿晶面(110)定位的槽之间的关系。
图8所示为根据本发明的硅晶圆的晶面(111)和晶面(110)的关系。
图9所示为具有一与晶面(100)对齐的槽区的硅晶圆的立体视图。
图10为图9所示结构的切割区的立体视图，其中示出与本发明基板相交的晶面(111)。
图11所示为本发明的一系列多个晶面(111)和一槽之间的关系。
较佳实施例的描述
请参见图3，图中示出一晶圆11，其具有一在本领域内称为切面13的直线区。切面13在晶圆11上诸如电路元件12的电子元件结构中用作基准。切面13的方向利用本领域公知的X-射线技术来确定。在本例中，切面13与晶面(110)对齐，这是本领域的一般作法。由于电路结构通常与晶圆的切面对齐，在晶圆11上构成的电路元件12同样与晶面(110)对齐。晶面(111)以45°角与晶圆11的表面相交，即晶面(110)，为了描述，晶面(111)在图中示为三角形。用一相交的标线15表示晶面(111)与晶圆11表面的结合，而晶面(111)超出晶圆11的范围。由于切面13与晶面(110)对齐，相交线15也必定平行于切面13。因此，电路元件12同样平行于相交线15。
请参见图4，图中示出晶圆11的立体视图。为解释的目的，图3的电路元件12做成一扩大的长槽区17。槽是构成浅槽隔离区STI中的第一步，该槽用于与集成电路的作用区隔离。STI隔离区将以诸如氧化物的绝缘材料填充槽17来完成。STI隔离区限制基板的诸作用区之间的电荷漏泄。本发明使用一种槽结构，由于在集成电路上的隔离区结构较大，而且申请人发现，由于它们的相对尺寸增大，故而结构性缺陷时常会集中在它们的路径上，特别是容易出现位错错误。申请人还发现，由于器件结构尺寸不断增加以及现代化加工方法不断增大热循环，这些位错错误会成为杂质的吸附点并产生蛀孔。
图4中，晶面(111)未显示，但显示了其与晶圆11的相交线15，其平行于切面13。晶面(111)以45°角与晶圆11相交。线5-5表示图5所示的槽17的平面切割视图的方向。
请参见图5，图中示出切入晶圆11中并形成一凹部的槽17，该槽17具有多个角区25、多个大致上垂直的壁23以及一底面27。如上所述，槽17的诸壁23与晶面(110)对齐。于是，晶面(111)本身与诸角区25以及沿诸槽壁23对齐。晶面(111)与诸槽壁23以及与晶圆11表面形成45°角。
图6所示为晶圆11的局部立体视图，其中其在晶面(110)方向上对齐。图中再次显示出槽区17具有多个槽壁23，底面27以及多个角区25。箭头方向H表示横向，方向V表示纵向。所示晶面(111)以45°角与晶圆11相交并形成一相交线15。如上所述，诸槽壁23和底面27相交并沿晶面(111)形成诸角区25。因此，诸壁23和底面27的跑合接合边35在横向H上与晶面(111)对齐。由于晶面(111)表示由硅的钻石立方体结构限定的叠加晶面，因此诸壁23在纵向V上还与晶面(111)对齐。
由于硅的结构特性，晶面(111)具有紧密堆积的高密度原子。因为晶面(111)与跑合接合边35对齐，该跑合接合边区易于形成滑移和其他位错缺陷。
请参见图7，图中示出晶圆11表面上的多条相交线15。每条相交线15示出相交路径，如图3至6所示，各自的晶面(111)应当形成只要其从晶圆11上凸出。槽17的横向再次以箭头方向H表示。如上所述，诸槽壁23的横向H与相交线15对齐。这会使沿晶面(111)的结构性缺陷易于传播。
在图8中，晶圆11的切面13自其最初位置(如图3所示)沿晶面(110)方向转动45°。这使切面13沿晶面(100)的方向有效地被对齐。因此，新电路元件22与新切面13对齐，且同样与晶圆11的晶面(100)对齐。
在上述情况中，晶面(111)仍然以45°角与晶圆11相交，但它现在还与切面13形成45°角。因此，晶圆11和晶面(111)之间的相交线15不再与新电路元件22对齐。电路元件22与相交线15成45°角。
请参见图9，图中示出晶圆11的切面13的方向与图8中的相同。使电路元件22形成一新槽区37，该槽区与切面13对齐。晶面(111)和晶圆11表面的相交线15以45°角与槽37相交。
图10所示为晶圆11的立体视图，其示出槽37在(100)晶向上对齐。如上所述，晶圆11具有多个槽壁23，槽底面27以及多个角区25。分别以H和V表示横向和纵向。图中示出晶面(111)以45°角与晶圆11相交并与诸壁23成45°角。诸槽壁23和槽底面27相交并形成沿横向对齐的跑合接合边35。因此，跑合接合边35和诸角区25不再与晶面(111)对齐。由于槽37以45°角与晶面(111)相交，由晶面(111)所形成的多个滑移面本身不会在槽区37内对齐而形成的缺陷，特别是沿角区25的缺陷可减少或消除。图11所示为这种结构的顶视图，图中清楚地示出槽区37和诸晶面(111)相交。
图11示出与晶圆11相交的多条相交线15。每条相交线15又代表从晶圆11上凸出的一系列的晶面(111)的相交路径。图中还示出晶圆11上的槽37的相对方向。
诸槽壁23的横向H不与相交线15对齐。而且，槽37以45°角与相交线15相交。这种结构使得由晶面(111)产生的滑移面不能对齐，从而减少了位错缺陷。

Claims (5)

1.一种在硅晶圆中形成浅隔离槽的方法，其特征在于，所述方法包括以下步骤：
使一晶圆切面的方向以硅晶圆一晶面(100)的方向对齐；
在晶圆中形成一槽，所述槽具有一对相对的壁和一底面，所述底面与所述两壁相交形成一对接合边，该对接合边的每一端具有角区，其相应于其中一所述壁的垂直边；以及
用绝缘材料填充所述槽。
2.如权利要求1所述的方法，其特征在于，所述槽壁不与硅晶圆的一晶面(111)对齐。
3.如权利要求2所述的方法，其特征在于，所述硅晶圆的晶面(111)与槽壁形成45°角。
4.如权利要求1所述的方法，其特征在于，所述绝缘材料为氧化物。
5.如权利要求1所述的方法，其特征在于，该方法还包括以下步骤：在晶圆中形成多槽，每一槽的壁与晶圆的一晶面(111)成45°角。
CNA018188354A 2000-11-14 2001-09-12 硅中浅槽隔离层的形成方法 Pending CN1475032A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/713,513 2000-11-14
US09/713,513 US6537895B1 (en) 2000-11-14 2000-11-14 Method of forming shallow trench isolation in a silicon wafer

Publications (1)

Publication Number Publication Date
CN1475032A true CN1475032A (zh) 2004-02-11

Family

ID=24866432

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA018188354A Pending CN1475032A (zh) 2000-11-14 2001-09-12 硅中浅槽隔离层的形成方法

Country Status (10)

Country Link
US (1) US6537895B1 (zh)
EP (1) EP1336195A2 (zh)
JP (1) JP2004517471A (zh)
KR (1) KR20030051805A (zh)
CN (1) CN1475032A (zh)
AU (1) AU2001295047A1 (zh)
CA (1) CA2427300A1 (zh)
NO (1) NO20032152L (zh)
TW (1) TW508730B (zh)
WO (1) WO2002041393A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917093B2 (en) * 2003-09-19 2005-07-12 Texas Instruments Incorporated Method to form shallow trench isolation with rounded upper corner for advanced semiconductor circuits
KR100641365B1 (ko) * 2005-09-12 2006-11-01 삼성전자주식회사 최적화된 채널 면 방위를 갖는 모스 트랜지스터들, 이를구비하는 반도체 소자들 및 그 제조방법들
US20080248626A1 (en) * 2007-04-05 2008-10-09 International Business Machines Corporation Shallow trench isolation self-aligned to templated recrystallization boundary
JP2009065118A (ja) * 2007-08-09 2009-03-26 Panasonic Corp 固体撮像装置
US8785291B2 (en) 2011-10-20 2014-07-22 International Business Machines Corporation Post-gate shallow trench isolation structure formation
US8466496B2 (en) 2011-11-17 2013-06-18 International Business Machines Corporation Selective partial gate stack for improved device isolation
JP2014165372A (ja) * 2013-02-26 2014-09-08 Toshiba Corp 不揮発性半導体記憶装置
CN103632948B (zh) * 2013-12-25 2018-05-25 苏州晶湛半导体有限公司 一种半导体器件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3883948A (en) * 1974-01-02 1975-05-20 Signetics Corp Semiconductor structure and method
US3986200A (en) * 1974-01-02 1976-10-12 Signetics Corporation Semiconductor structure and method
US3920482A (en) * 1974-03-13 1975-11-18 Signetics Corp Method for forming a semiconductor structure having islands isolated by adjacent moats
US4569698A (en) * 1982-02-25 1986-02-11 Raytheon Company Method of forming isolated device regions by selective successive etching of composite masking layers and semiconductor material prior to ion implantation
US4570325A (en) * 1983-12-16 1986-02-18 Kabushiki Kaisha Toshiba Manufacturing a field oxide region for a semiconductor device
JPS63274767A (ja) 1987-04-30 1988-11-11 Mitsubishi Electric Corp イオン注入方法
DE4340590A1 (de) * 1992-12-03 1994-06-09 Hewlett Packard Co Grabenisolation unter Verwendung dotierter Seitenwände
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
US5576230A (en) 1994-09-02 1996-11-19 Texas Instruments Incorporated Method of fabrication of a semiconductor device having a tapered implanted region
US5861104A (en) * 1996-03-28 1999-01-19 Advanced Micro Devices Trench isolation with rounded top and bottom corners and edges
US5872043A (en) * 1996-07-25 1999-02-16 Industrial Technology Research Institute Method of planarizing wafers with shallow trench isolation
KR100219043B1 (ko) 1996-12-20 1999-09-01 김영환 반도체 장치의 소자분리막 형성 방법
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
KR100230817B1 (ko) 1997-03-24 1999-11-15 김영환 반도체 소자의 셜로우 트렌치 아이솔레이션 방법
AU8655898A (en) * 1997-03-25 1998-11-11 University Of Virginia Patent Foundation A preferential crystal etching technique for the fabrication of millimeter and submillimeter wavelength horn antennas
US6040597A (en) * 1998-02-13 2000-03-21 Advanced Micro Devices, Inc. Isolation boundaries in flash memory cores
US6078078A (en) 1998-10-01 2000-06-20 Advanced Micro Devices, Inc. V-gate transistor
JP2000150634A (ja) * 1998-11-13 2000-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6320215B1 (en) * 1999-07-22 2001-11-20 International Business Machines Corporation Crystal-axis-aligned vertical side wall device
KR100338767B1 (ko) * 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법

Also Published As

Publication number Publication date
JP2004517471A (ja) 2004-06-10
NO20032152D0 (no) 2003-05-13
NO20032152L (no) 2003-07-10
WO2002041393A2 (en) 2002-05-23
WO2002041393A3 (en) 2002-08-29
EP1336195A2 (en) 2003-08-20
US6537895B1 (en) 2003-03-25
KR20030051805A (ko) 2003-06-25
AU2001295047A1 (en) 2002-05-27
TW508730B (en) 2002-11-01
CA2427300A1 (en) 2002-05-23

Similar Documents

Publication Publication Date Title
US7521265B2 (en) Method for measuring an amount of strain of a bonded strained wafer
US4962051A (en) Method of forming a defect-free semiconductor layer on insulator
US20080237634A1 (en) Crystallographic recess etch for embedded semiconductor region
US7413967B2 (en) Yield improvement in silicon-germanium epitaxial growth
US5138421A (en) Semiconductor substrate and method of producing the same, and semiconductor device
JPH0571128B2 (zh)
US20070228425A1 (en) Method and manufacturing low leakage MOSFETs and FinFETs
US20080303116A1 (en) Semiconductor on insulator apparatus
CN1716576A (zh) 形成半导体结构的方法以及半导体结构
US8114755B2 (en) Method of manufacturing semiconductor device
CN1475032A (zh) 硅中浅槽隔离层的形成方法
CN1269185C (zh) 半导体晶片及其制造方法
JPH0799239A (ja) 半導体装置及び半導体装置の製造方法
JPH04355959A (ja) 半導体装置およびその製造方法
CN1681087A (zh) 一种制造半导体器件的方法及用该方法制造的半导体器件
CN111785729B (zh) 一种三维存储器的制作方法
EP0488230A2 (en) Method of manufacturing a semiconductor substrate having a dielectric isolation structure
US20220319909A1 (en) Method for manufacturing a semiconductor memory device
US20240282646A1 (en) Method for measuring thickness of silicon epitaxial layer
JP3104265B2 (ja) イオン注入方法
CN1725454A (zh) 具超浅接面漏极/源极延伸的半导体晶体管元件制作方法
CN116230508A (zh) U型沟槽的形成方法和mos晶体管
KR100558543B1 (ko) 에스·오·아이(ｓｏｉ) 웨이퍼 제조방법
Pfeiffer et al. Improved Crystal Perfection in Zone-Recrystallized Si Films on Sio2
CN1976058A (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1059845

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1059845

Country of ref document: HK