CN1472614A - 半导体电路装置 - Google Patents

Abstract

本发明提供不需要对与源时钟SCK同步的单元和以不同于源时钟SCK的频率动作的集成电路单元的接口进行同步仲裁的半导体电路装置，包括对输入的时钟信号进行计数并输出计数值的同步分频器10，将该同步分频器10输出的计数值的各位信号输入、并根据选择器信号RSNSEL输出某1位的先行进位读信号作为动作处理有效状态信号RSN的选择器电路20，以及将输入到所述同步分频器的时钟信号用作源时钟、利用所述动作处理有效状态信号切换动作频率的集成电路单元30。

Description

半导体电路装置

技术领域

本发明涉及内装具有动作频率切换功能的集成电路单元的半导体电路装置。

背景技术

在定时器、噪声消除器、SIO及UART等半导体电路装置中，具有切换动作处理频率(分辨率)的功能。用图13说明具有切换动作处理频率功能的半导体电路装置。

将利用分频器131分频的信号DVCK、以及对从半导体芯片外部输入的事件信号EXCK等用数字噪声消除器132进行了噪声消除的信号用多路选通器133进行选择，用作为需要进行动作频率切换的集成电路单元135的源时钟MCK。

如图14所示的例子，是选择源时钟SCK的1/4作为集成电路单元135的动作频率时的动作时序图。用分频器131分频成为源时钟SCK的1/4的信号，利用多路选通器133被选择作为集成电路单元135的源时钟MCK。集成电路单元135每隔时钟MCK的1个周期进行1次动作(ACT)。

以往技术的问题是，需要同步仲裁单元，包括对与分频器131及多路选通器133等的源时钟SCK同频的单元和与源时钟MCK同步的集成电路单元135的接口进行同步仲裁的单元134、以及对与相对于源时钟SCK不同步的时钟ACK同步的单元和集成电路单元135的接口进行同步仲裁的单元136。

即存在的问题是，相对于信号SCK及信号ACK的响应时间取决于信号MCK的频率。另外，由于对信号MCK有可能载有毛刺，因此还有一个问题是，在集成电路单元135的处理动作中不能切换动作频率(集成电路单元135的源时钟MCK)，使用上有限制。

如上所述，存在的问题的，为了对输入分频器的时钟信号与输入集成电路单元的时钟信号进行同步仲裁，必须有同步仲裁单元。

本发明的目的在于提供不需要对与分频器131及多路选通器133等的源时钟SCK同步的单元和以不同于源时钟SCK的频率动作的集成电路单元的接口进行同步仲裁的半导体电路装置。

发明内容

本发明为达到上述目的，采用如下的构成。

(1)本发明一个例子的半导体电路装置，包括对输入的时钟信号进行计数并输出计数值的同步分频器，将该同步分频器输出的计数值的各位信号输入、并根据选择器信号输出某1位的先行进位读信号作为动作处理有效状态信号的选择器电路，以及将输入到所述同步分频的时钟信号用作源时钟、利用所述动作处理有效状态信号切换动作频率的集成电路单元。

(2)本发明一个例子的半导体电路装置，包括对输入的时钟进行计数并输出计数值的同步分频器，将用该分频器的计数值与设定的值进行比较、并根据选择器信号输出比较结果作为动作处理有效状态信号输出的选择器电路，以及将输入到所述同步分频器的时钟信号用作源时钟、利用所述动作处理有效状态信号切换动作频率的集成电路单元。

附图说明

图1表示第1实施形态有关的单片微机的简要构成方框图。

图2表示选择源时钟SCK的1/4作为集成电路部分30的动作频率时的动作时序图。

图3表示第1实施形态有关的噪声消除器的简单构成方框图。

图4表示图3所示的噪声消除器的动作时序图。

图5表示以往的噪声消除器的简要构成方框图。

图6表示图5所示的噪声消除器的动作时序图。

图7表示第2实施形态有关的单片微机的简要构成方框图。

图8表示第3实施形态有关的单片微机的简要构成方框图。

图9表示第4实施形态有关的定时器的简要构成方框图。

图10表示图9所示的定时器的动作时序图。

图11表示以往的定时器的简要构成方框图。

图12表示图11所示的定时器的动作时序图。

图13表示以往的单片微机的简要构成方框图。

图14表示选择源时钟SCK的1/4作为集成电路电路部分135的动作频率时的动作时序图。

标号说明

11…同步分频器

20…选择器电路

20.70…动作频率选择器

21…第1与门电路

22…第2与门电路

23…多路选通器

30…集成电路部分

31…接口同步仲裁单元

40…4位移位寄存器

41…寄存器

42…动作频率选择电路

43…触发器

50…采样电路

具体实施方式

下面参照附图说明本发明的实施形态。

(第1实施形态)

图1表示本发明第1实施形态有关的单片微机的简要构成方框图。

输入的源时钟信号SCK输入到同步分频器11、集成电路单元30及接口同步仲裁单元31。

同步分频器11对输入的源时钟SCK的上升沿进行计数。计数值形成3位数字数值，其各位信号并行输出。若同步分频器11对8个上升沿进行计数，则计数值复位。

计数值的各位信号输入到选择器电路20。计数值的第1位信号DVCK[0]输入到选择器电路20内的多路选通器23、第1与门电路21及第2与门电路22。计数值的第2位信号输入到第1与门电路21及22的输出信号&DVCK[1:0]及&DVCK[2:0]输入到多路选通器23。另外，对选择器电路20始终输入有效的信号“1”。

信号DVCK[0]、&DVCK[1:0]及&DVCK[2:0]是计数值各位在进位前为有效的先行进位读信号。

输入到多路选通器的计数值第1位的先行进位读信号DVCK[0]，是每隔源时钟SCK的2个周期，其源时钟SCK的1个周期部分为有效。计数值第2位的先行进位读信号&DVCK[1:0]，是每隔源时钟的4个周期，其源时钟SCK的1个周期部分为有效。计数值第3位的先行进位读信号&DVCK[2:0]，是每隔时钟SCK的8个周期，其源时钟SCK的1个周期部分为有效。

对多路选通器23输入频率选择编码信号RSNSEL。多路选通器23根据频率选择编码信号RSNSEL，将信号DVCK[0]、&DVCK[1:0]及&DVCK[2:0]的某1个作为动作处理有效状态信号RSN输出。

下面说明的是输入选择源时钟的1/4频率的选择信号RSNSEL[1:0]的情况。图2表示将源时钟SCK的1个周期作为1个状态、选择源时钟SCK的1/4作为集成电路单元30的动作频率时的动作时序图。从选择器电路20输出的动作处理有效状态信号RSN在源时钟的4个周期中仅有1个周期为有效。

多路选通器23利用选择信号RSNSEL[1:0]，将来自第1与门电路21的信号&DVCK[1:0]作为动作处理有效状态信号RSN(Resolution)供给需要切换动作频率的集成电路单元30。

集成电路单元30虽然基本上以源时钟SCK的周期进行动作处理，但必须以源时钟SCK的频率的1/4动作的单元则根据信号RSN为有效的状态信号进行动作处理。

对ACK-SCK接口同步仲裁单元31输入相对于源时钟信号SCK为非同步的时钟信号ACK及源时钟信号SCK。接口同步仲裁单元31对时钟信号ACK与源时钟信号SCK进行同步仲裁。

下面用集成电路单元的具体例子，说明利用信号RSN进行的动作。图3表示集成电路单元30的例子。图3所示的集成电路单元是将采样次数取为4次并利用信号RSN切换采样周期的噪声消除器。另外，图4表示该噪声消除器的动作时序图。

对噪声消除器输入外部信号NCIN、源时钟SCK及动作处理有效状态信号RSN。

带动作频率选择的4位移位寄存器40是由4个寄存器41(41a、41b、41c、41d)进行位串行连接而构成。各寄存器41由动作频率选择电路42及D触发器(F/F)43构成。4位移位寄存器40在动作处理有效状态信号RSN为“High”的有效状态时，使外部信号NCIN的信号逐位进行移位。

具体来说，在动作处理有效状态信号RSN为有效时，寄存器41内的动作频率选择电路42将外部输入信号NCIN或前级寄存器41的触发器43输出的信号传送至同一寄存器41内的触发器43。另外，在动作处理有效状态信号RSN为无效时，动作频率选择电路42将同一寄存器41内的触发器43输出的信号照原样输出给同一触发器43。即，动作频率选择电路42根据动作处理有效状态信号RSN，将输出给触发器43的信号进行切换。

触发器43根据源时钟SCK动作。但是，能够输入外部输入信号NCIN或来自前级寄存器的信号，这仅仅在动作处理有效状态信号RSN为有效时才可能实现。因而，4位移位寄存器40与根据动作处理有效状态信号RSN的输入周期动作是相同的。

该4位移位寄存器40与以往的噪声消除器的电路构成是不相同的，而这以后的采样电路50的构成与以往的噪声消除器相同。采样电路50由门电路51、52、53及D触发器构成。

仅在输入到4位移位寄存器40的各寄存器41的信号全为“0”时，由采样电路50输出的噪声消除后的信号NCOUT为“0”。结果，检测出外部输入信号NCIN的低电平。

另外，仅在4位移位寄存器40的各寄存器41寄存的值全为“1”时，由采样电路50输出的的噪声消除后的信号NCOUT为“1”。结果，检测出外部输入信号NCIN为高电平。

在4位移位寄存器40的各寄存器41寄存的值为全是“0”或全是“1”以外的状态下，保持在这之前的噪声消除后的信号NCOUT的值输出。

通过这样，由于集成电路单元30与源时钟SCK同步，因此不需要对与源时钟SCK同步的集成电路单元和集成电路单元30的接口进行同步仲裁的电路部分。还能够在集成电路部分30的处理动作执行中切换动作频率。

另外，在对与相对于源时钟SCK为非同步时钟ACK同步的集成电路单元和集成电路单元31的接口进行同步仲裁时，由于在单元51取得相对于源时钟SCK的同步。因此响应时间仅取决于源时钟SCK的频率，为一定值，不受所选择的动作频率的影响，特别是与来自处理器的指令的响应为一定，这是很大的优点。

图5表示以往的噪声消除器的方框图。另外，图6表示该噪声消除器的动作时序图。如图5所示，4位移位寄存器60是由D触发器61进行4位串行连接而构成。

如图6所示，由于源时钟SCK与将源时钟SCK分频的时钟MCK产生时间上的偏移，因此必须进行同步仲裁，噪声消除的结果即信号NCOUT的响应取决于时钟信号MCK。

(第2实施形态)

在本实施形态中所示的是选择器电路的例子。由于选择器电路以外的构成与第1实施形态说明的单片微机相同，因此仅图示了选择器电路及同步分频器进行说明。

图7表示本发明第2实施形态有关的单片微机的简要构成方框图。

同步分频器11的计数值输入到选择器电路70内的第1、第2及第3计数值检测电路71、72及73。从第1计数值检测电路71输出的信号在计数值为3(DVCK[2:0]＝2)时为有效。因而，从第1计数值检测电路71输出的信号为有效的频率是源时钟SCK的1/3频率。另外，从第2计数值检测电路72输出的信号在计数值为5(DVCK[2:0]＝4)时为有效。因而，从第2计数值检测电路72输出的信号为有效的频率是源时钟SCK的1/5频率。再有，从第3计数值检测电路73输出的信号在计数值为7(DVCK[2:0]＝6)时为有效。因而，从第3计数值检测电路73输出的信号为有效的频率是源时钟SCK的1/7频率。

各计数值检测电路71、72及73的信号输入到多路选通器23。多路选通器23根据选择信号RSNSEL，将计数值检测电路71、72及73的输出信号的某一个信号作为动作处理有效状态信号RSN输出。

动作处理有效状态信号RSN(Resolution)供给需要切换动作频率的集成电路单元30及同步分频器11。同步分频器11一旦输入动作处理有效状态信号RSN，则将计数值清零。

在本实施形态中，作为动作频率还能够选择源时钟的1/5等2的阶乘以外的整数分频作为动作频率。

(第3实施形态)

在本实施形态中，说明的是再对第1及第2实施形态所示的动作频率选择器电路20及70供给信号的例子。力8表示本发明第3实施形态有关的单片微机的简要构成方框图。另外，本实施形态的单片微机的构成由于与图2所示的单片微机的构成相同，因此所示仅为主要部分。

如图8所示，包括输入了事件信号EXIN及源时钟SCK的噪声消除器81、以及将来自噪声消除器81的信号EXCK及源时钟SCK输入的边缘检测器82。

事件信号EXIN是外部端子输入等的来自集成电路单元外部的信号。噪声消除器81与源时钟SCK同步，消除事件信号EXIN的噪声。利用噪声消除器81消除了噪声的信号EXCK，利用边缘检测器82检测其边缘。边缘检测器82若检测出信号EXCK的边缘，则将源时钟SCK的1个周期部分有效的边缘检测状态信号EXTRG输出给动作频率选择器电路20及70。动作频率选择器电路20及70根据输入的选择信号RSNSEL，输出动作处理有效状态信号RSN。

(第4实施形态)

作为包括动作频率选择功能的集成电路部分30的例子，图9表示定时器的应用实施例。

源时钟SCK从定时器90的外部输入到触发器构成的计数器寄存器91。计数器寄存器91利用源时钟SCK动作。从计数器寄存器91输出的信号COUNT输入到一致比较电路92、加1电路93及信号动作频率选择电路94的“0”端。

加1电路93对输入的值加1后输出。加1电路的输出信号输入到信号动作频率选择电路94的“1”端。动作处理有效状态信号RSN输入到信号动作频率选择电路94。在动作处理有效状态信号RSN为有效时，信号动作频率选择电路94将输入到“1”端的信号输出。在动作处理有效状态信号RSN为无效时，信号动作频率选择电路94将输入到“0”端的信号输出。从信号动作频率选择电路94输出的信号通过清零电路95，输入到计数器寄存器91。因而，仅仅在动作处理有效状态信号RSN为有效时，对计数器寄存器91利用加1电路93输入加法计数的信号。

一致比较电路92将计数器寄存器91输入的信号与比较数据信号CMPD进行比较，在两个信号一致时，从一致比较电路92输出的信号EQU为有效。

对与门电路96输入信号EQU及动作处理有效状态信号RSN。在信号EQU及动作处理有效状态信号RSN都为有效时，从与门电路输出的信号EQURSN为有效。

对清零电路95输入信号EQURSN。在信号EQURSN为有效时，清零电路95将信号动作频率选择电路94输入的信号进行清零，输出给计数器寄存器91。

如上所述，仅在动作处理有效状态信号RSN为有效状态时，进行加法地数，以计数一致信号EQU与动作处理有效状态信号RSN的逻辑与信号，对计数值进行同步清零，通过这样能够将计数动作周期作为被选择的RSN周期。

在以往的定时器中，在进行定时器控制及动作结果读出等情况下，由于源时钟SCK与分频时钟MCK之间的信号存在偏移，因此必须进行同步仲裁，响应将变慢。与上述不同的是，在图9所示的定时器中，由于全部根据源时钟SCK动作，因此不需要同步仲裁部分，即使在进行定时器的控制信号及动作结果的读出等情况下，响应也不变慢。

图10表示该定时节器的动作时序图。另外，图11表示以往的定时器的方框图。图12表示以往的定时器的动作时序图。图10及图12所示的定时器的动作时序图是比较数据信号CMPD为“9’hcc”的情况。另外，在图11中，与图10相同的部位附加相同的标号，并省略详细说明。另外，在图11中，标号100为定时器，标号101为SCK-MCK之间的接口同步仲裁部分。

在本实施形态所示的定时器的情况下，若开始控制信号为有效，则与动作处理有效状态信号RSN无关，立即动作。因此，相对于开始控制信号的响应不变慢。

在以往的定时器的情况下，要取决于MCK动作。因而，如图12所示，从开始控制信号变为有效起到动作为止，存在时间滞后，响应变慢。

另外，本发明不限定于上述实施形态，在不超出其要点的范围内，可以进行各种变形后加以实施。

如上所述，根据本发明，能够以某1个源时钟使包括动作频率选择功能的集成电路部分与选择该动作频率的功能单元同步。即，不需要包括动作频率选择功能的集成电路单元与选择该动作频率的功能单元的接口信号同步仲裁电路，还能够在集成电路单元的处理动作执行中切换动作频率。

另外，与相对于前述源时钟为非同步的集成电路单元的接口中的响应时间仅取决于前面的源时钟的频率，为一定值，不受所选择的动作频率的影响。

Claims (6)

1.一种半导体电路装置，其特征在于，包括

对输入的时钟信号进行计数并输出计数值的同步分频器，

将该同步分频器输出的计数值的各位信号输入、并根据选择器信号输出某1位的先行进位读信号作为动作处理有效状态信号的选择器电路，以及

将输入在所述同步分频器的时钟信号用作源时钟、利用所述动作处理有效状态信号切换动作频率的集成电路单元。

2.一种半导体电路装置，其特征在于，包括

对输入的时钟信号进行计数并输出计数值的同步分频器，

根据选择器信号、输出用所述分频器的计数值与设定的值的比较结果作为动作处理有效状态信号的选择电路，以及

将输入到所述同步分频的时钟信号用作源时钟、利用所述动作处理有效状态信号切换动作频率的集成电路单元。

3.如权利要求1或2所述的半导体电路装置，其特征在于，还包括

检测用输入到所述同步分频器的时钟信号将外部信号进行噪声消除的信号的边缘、并输出所述源时钟的一个周期部分为有效的信号作为检测信号的边缘检测电路，

所述选择器电路根据所述选择器信号、输出所述边缘检测电路的输出信号作为动作处理有效状态信号。

4.如权利要求1或2所述的半导体电路装置，其特征在于，

所述集成电路单元是在所述动作处理执行状态信号为有效状态下、进行采样的数字噪声消除器。

5.如权利要求1或2所述的半导体电路装置，其特征在于，

所述集成电路单元是在所述动作处理执行状态信号为有效状态下、进行计数动作的同步计数器。

6.如权利要求1或2所述的半导体电路装置，其特征在于，

所述集成电路单元包括在所述动作处理执行状态信号为有效状态下、进行规定信号传送动作的动作频率选择电路。

Images