JPH10198457A - クロック周波数切り替え回路 - Google Patents

Abstract

(57)【要約】 【課題】 回路配線を単純化することができるクロック
周波数切り替え回路を提供する。 【解決手段】 各セル１〜３はゲートロジック１２から
のフィードバック信号Ｆ１〜３に基づいて入力されたク
ロックを２分周あるいはそのまま通過させる。切り替え
タイミング発生カウンタ６は、セル３から供給されたク
ロックをカウントする。ゲートロジック１２は、切り替
えタイミング発生カウンタ６のカウント値に基づいてフ
ィードバック信号Ｆ１〜Ｆ３を発生して各セル１〜３に
供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発振器からのクロ
ックを使用して動作するデジタル装置におけるクロック
周波数切り替え回路に関する。

【０００２】

【従来の技術】図２は、従来の周波数自動切り替え回路
の１例を示している。この周波数自動切り替え回路は、
入力されたクロックを２分周、４分周、８分周する分周
回路３１と、入力されたクロックをカウントしてクロッ
クの切り替えタイミングを計測し、切り替え信号を発生
する切り替えタイミング発生カウンタ３２と、この切り
替えタイミング発生カウンタ３２からの切り替え信号に
基づいて分周回路３１の出力のいずれかを選択するマル
チプレクサ３３とを備えている。

【０００３】リセット入力端子を介してリセットパルス
が供給されると、切り替えタイミング発生カウンタ３２
がクロック入力端子に供給されたクロックのカウントを
開始する。これにより、所定クロック周期の後、タイミ
ング信号が発生される。

【０００４】一方、クロック入力端子から入力された原
発振クロックが分周回路３１によって分周され、２分
周、４分周、８分周のクロックが出力される。切り替え
タイミング発生カウンタ３２のカウント値がある値に達
すると、タイミング信号が出力され、マルチプレクサ３
３によって分周回路３１からの各分周出力のいずれかが
選択されてクロック出力端子に出力される。

【０００５】

【発明が解決しようとする課題】しかしながら、上記の
ような構成の回路では、分周回路３１と切り替えタイミ
ング発生回路３１が別系統になっているので、回路配線
が繁雑になり、また使用するフリップフロップの数が多
くなる問題がある。

【０００６】また、上述のような構成の回路では、分周
回路３１からの各クロックを供給する配線、あるいは切
り替えタイミング発生カウンタ３２からの切り替え信号
を供給する配線等の状態によってはマルチプレクサ３３
に対する分周回路３１の各分周出力の到達時間の差異が
生じ、切り替えタイミング発生カウンタ３２の出力遷移
が分周回路３１の出力遷移よりマルチプレクサ３３の入
力において早くなる可能性があり、所定のパルス幅を損
なう虞がある。

【０００７】本発明は、上述のような問題点に鑑みてな
されたものであり、回路を単純化することができるクロ
ック周波数切り替え回路を提供することを目的とする。

【０００８】また、本発明は、切り替えタイミングを実
配線状況にかかわらず適当なタイミングで切り替えるこ
とができるクロック周波数切り替え回路を提供すること
を目的とする。

【０００９】

【課題を解決するための手段】本発明に係るクロック周
波数切り替え回路は、供給されたクロックを、外部から
制御可能な分周比で分周して出力する分周手段と、分周
手段により分周されたクロックをカウントして切り替え
タイミングを発生する切り替えタイミング発生手段と、
切り替えタイミング発生手段により発生された切り替え
タイミングに応じて分周手段の分周比を制御する制御手
段とを備えている。

【００１０】また、分周手段は、直列に接続され、各々
入力されたクロックを所定の分周比で分周する少なくと
も２つの分周器と、制御手段からの制御に基づいて少な
くとも１つの分周器が分周を行うか否かを切り替える分
周切り替え手段とを備える構成としてもよい。

【００１１】

【発明の実施の形態】本発明に係るクロック周波数切り
替え回路は、例えば情報処理装置等において立ち上げ時
のクロックの制御等を行うクロック発生部等に適用する
ことができる。

【００１２】図１は本発明の第１の実施形態に係るクロ
ック周波数切り替え回路の構成を示す図である。このク
ロック周波数切り替え回路は、入力端子（ＩＮ）に供給
される入力クロックを分周する分周部（分周手段）を構
成するセル（分周器、分周切り替え手段）１、２、３
と、これらのセル１〜３により分周され、出力端子（Ｏ
ＵＴ）から出力される出力クロックをカウントし、各セ
ル１〜３の動作を制御するための切り替えタイミング発
生カウンタ（切り替えタイミング発生手段）６、ゲート
ロジック（制御手段）１２とを備えている。

【００１３】各セル１〜３は、それぞれゲートロジック
１２からのフィードバック信号Ｆ１、Ｆ２、Ｆ３に基づ
いて供給されたクロックを２分周するかそのまま通過
（スルー）させるかを切り替え得る単位セルであり、ノ
ード１０、１１を介して直列に接続されている。これら
のセル１〜３は各々フリップフロップ４とＡＮＤゲート
５を備えている。

【００１４】各フリップフロップ４は、リセット端子を
備えており、各々の反転出力（ＱＢ：Ｑバー）は各々の
入力Ｄに接続されている。各フリップフロップ４はリセ
ット端子がローレベルであるときは、クロック入力端子
（ＣＫ）に供給されるクロックの立ち下がりエッジ毎に
出力を反転させ、供給されたクロックを２分周して出力
するようになっている。また、ＡＮＤゲート５の入力端
子には、各々各セル１〜３に供給されるクロックとフリ
ップフロップ４の反転出力ＱＢ（Ｑバー）が供給されて
いる。

【００１５】切り替えタイミング発生カウンタ６は、複
数（ｎ個）のフリップフロップが、各々前段の非反転出
力Ｑが次段のＣＫ入力に供給されるように、直列に接続
されて構成されている。各々のフリップフロップの反転
出力ＱＢは各々のフリップフロップの入力Ｄに接続され
ている。但し、最終段のフリップフロップの入力Ｄはプ
ルアップされている。これらのフリップフロップのリセ
ット端子はまとめられ、リセット端子（ＲＥＳＥＴ）に
接続されている。

【００１６】切り替えタイミング発生カウンタ６の最後
段から３つのフリップフロップからのカウント信号（カ
ウンタの上位３ビットすなわち２^n-2、２^n-1、２ⁿ 分周
された出力クロック）１３、１４、１５はゲートロジッ
ク１２に供給されている。ゲートロジック１２は、例え
ばＯＲゲート８、９から構成され、供給されるカウント
信号１３〜１５に基づいて各セル１〜３の動作を制御す
るためのフィードバック信号Ｆ１、Ｆ２、Ｆ３を発生す
る。これらのフィードバック信号Ｆ１〜Ｆ３は、それぞ
れセル１〜３のリセット入力に供給されている。

【００１７】具体的にはフィードバック信号Ｆ１を発生
するＯＲゲート８の一方の入力には、後ろから３段目の
フリップフロップの出力１３が供給されており、他方の
入力には、ＯＲゲート９の出力（フィードバック信号Ｆ
２）が供給されている。また、ＯＲゲート９の一方の入
力には、後ろから２段目のフリップフロップの出力１４
が供給されており、他方の入力には、最後段のフリップ
フロップの出力１５（フィードバック信号Ｆ３）が供給
されている。このため、フィードバック信号Ｆ３がハイ
レベルとなるとフィードバック信号Ｆ２がハイレベルと
なり、フィードバック信号Ｆ２がハイレベルとなるとフ
ィードバック信号Ｆ１がハイレベルとなる。

【００１８】従って、切り替えタイミング発生カウンタ
６がカウントアップされ、切り替えタイミング発生カウ
ンタ６の後ろから３段分のフリップフロップの出力１３
〜１５が図３に示すように変化すると、各フィードバッ
ク信号Ｆ１〜Ｆ３は、同図中に示すように変化する。な
お、同図中のｔは上述の入力端子に対する入力クロック
の供給が開始されてからの経過時間を示している。

【００１９】以下、上述のように構成されたクロック周
波数切り替え回路の動作を説明する。図４（Ａ）に示す
ように、リセット信号ＲＥＳＥＴがハイレベルである初
期状態では、フィードバック信号Ｆ１〜Ｆ３が全てロー
レベルとなっている。このような状態では、各セル１〜
３は各々供給されたクロックを２分周して出力する状態
となっている。

【００２０】このような状態で、時刻ｔ０においてリセ
ット信号をローレベルとし、図４（Ｂ）に示すようにク
ロック入力端子ＩＮに対するクロックの供給を開始する
と、各セル１〜３のフリップフロップ４はリセット端子
がローレベルとされているため、それぞれ同図（Ｃ）〜
同図（Ｅ）に示すように供給されたクロックを２分周し
て出力し、各セル１〜３のＡＮＤゲート５は同図（Ｆ）
〜同図（Ｈ）に示すように各々対応するフリップフロッ
プ４の出力と当該フリップフロップ４に供給されたクロ
ックとの積を求めて出力する。これにより、セル１に供
給された入力クロックが８分周され、出力端子ＯＵＴ、
切り替えタイミング発生カウンタ６に供給される。

【００２１】切り替えタイミング発生カウンタ６は、順
次、供給されたクロックをカウントし、時刻ｔ１におい
て、供給されたクロック数が２^n-2 個となると、図４
（Ｉ）に示すように切り替えタイミング発生カウンタ６
の後ろから３段目のフリップフロップの出力１３がハイ
レベルとなり、同図（Ｌ）に示すようにフィードバック
出力Ｆ１がハイレベルとなる。フィードバック信号Ｆ１
がハイレベルとなると、セル１のフリップフロップ４は
このフィードバック信号によって常時リセットされた状
態となり、その反転出力ＱＢは常にハイレベルとなる。
このため、セル１のＡＮＤゲート５は、同図（Ｆ）に示
すように対応するフリップフロップ４に供給されたクロ
ックをそのまま出力する。従って、セル１〜３により分
周された出力クロックは、同図（Ｈ）に示すようにセル
１に供給されたクロックを４分周したものとなる。

【００２２】以下、同様に時刻ｔ２、ｔ３において、ク
ロックの分周比の変化の後に入力されるクロックの数が
２^n-1、２ⁿとなると、図４（Ｊ）及び同図（Ｋ）に示す
ように切り替えタイミング発生カウンタ６の後ろから２
段目、最終段のフリップフロップの出力１４、１５がハ
イレベルになる。切り替えタイミング発生カウンタ６が
発生する各出力１４、１５がハイレベルとなると、これ
らの出力１４、１５によって各フィードバック信号Ｆ
２、Ｆ３が図４（Ｍ）及び同図（Ｎ）に示すように順
次、ハイレベルとなり、同図（Ｈ）に示すように出力ク
ロックの入力クロックに対する分周比がそれぞれ２、１
に変化する。

【００２３】時刻ｔ３において、最終段のフリップフロ
ップの出力がハイレベルとなった後は、このフリップフ
ロップの出力は、入力Ｄがプルアップされているため
に、リセット信号がハイレベルとなるまでハイレベルに
保持される。従って、リセットされるまでの間、フィー
ドバック信号Ｆ１〜Ｆ３がすべてハイレベルとなり、入
力クロックがそのまま出力クロックとして出力される。

【００２４】ここで、フィードバック信号Ｆ１〜Ｆ３の
変化タイミングは、出力クロックのカウント値に基づい
ており、クロックの供給開始（ｔ０）以降供給されたク
ロック数が２^n-2 個となったとき（ｔ１）にフィードバ
ック信号Ｆ１がハイレベルとされ、さらにこの後供給さ
れたクロック数が２^n-1 個となったとき（ｔ２）にフィ
ードバック信号Ｆ２がハイレベルとされ、さらにこの後
供給されたクロック数が２ⁿ 個となったとき（ｔ２）に
フィードバック信号Ｆ３がハイレベルとされる。

【００２５】ところが、フィードバック信号Ｆ１〜Ｆ３
の変化に応じて、各セル１〜３により発生されるクロッ
クの分周比が８から４（ｔ１）、４から２（ｔ２）、２
から１（ｔ３）に変更されているため、クロック周波数
の変化から次の変化までの時間（すなわちｔ１−ｔ０、
ｔ２−ｔ１、ｔ３−ｔ２）は等しく、原クロックの周期
の２ⁿ⁺¹ 倍となっている。

【００２６】以上説明したように、この第１の実施形態
に係るクロック周波数切り替え回路では、切り替えタイ
ミングを発生する切り替えタイミング発生カウンタがク
ロックを変速するための分周部の出力クロックに基づい
て切り替えタイミングを発生する構成したため、切り替
えタイミング発生カウンタと分周部の構成を一部共有す
ることができる。このため、切り替えタイミング発生カ
ウンタを分周部と別系統とした場合に比較して、クロッ
ク周波数切り替え回路を構成する部品数を低減すること
ができ、実装面積の低減、製造コストの低減等を実現す
ることができる。さらに、切り替えタイミング発生カウ
ンタと分周部を別系統とした場合に比較して、これらの
カウンタ及び回路間の配線が簡素になり、レイアウトの
配線面積を減少させることができる。

【００２７】また、上述の図２に示すように、切り替え
タイミング発生カウンタ３２を別系統とした場合には、
このカウンタ３２の出力の位相とマルチプレクサ３３に
よって選択した分周回路３１の各分周出力の位相が、分
周比の切り替え（すなわち、分周回路３１の各ノードの
出力の選択）によって変化するため、カウンタ３２の出
力と選択された分周回路３１の分周出力の位相が相前後
する虞がある。

【００２８】これに対し、このクロック周波数切り替え
回路では、切り替えタイミング発生カウンタが分周され
たクロックに基づいて切り替えタイミングを発生してい
るため上述のフィードバック信号の位相が分周出力（セ
ル３の出力）の位相より早くなることはない。

【００２９】なお、上述の図１に示す構成では、セル１
〜３をリセット端子付のフリップフロップを用いて構成
した場合について説明したが、図５に示すような構成の
セット端子付フリップフロップを用いてセル１〜３を構
成することもできる。この場合は、上述のフィードバッ
ク信号Ｆ１〜Ｆ３を図５に示すフリップフロップのセッ
ト端子に供給する。

【００３０】図６は本発明の第２の実施形態に係るクロ
ック周波数切り替え回路の構成を示す図である。この図
６に示すクロック周波数切り替え回路は、上述の図１に
示すクロック周波数切り替え回路と同様に、分周部、タ
イミング発生カウンタ６、ゲートロジック１２を備えて
いる。この図６に示すクロック周波数切り替え回路は、
セル１、２、３の代わりにセル１９、２０、２１により
分周部を構成している。以下、図１と異なる部分につい
て説明する。

【００３１】各セル１９〜２１はそれぞれフリップフロ
ップ２２と、ＯＲゲート２３と、ＡＮＤゲート２４とを
備えている。各セル１９〜２１のフリップフロップ２２
のクロック入力ＣＫには、各々入力クロックあるいは前
段のセル１９、２０の出力が供給されており、入力Ｄに
は反転出力ＱＢが供給されている。また、各セル１９〜
２１のＯＲゲート２３の人力端子には、各々対応するフ
リップフロップ２２の反転出力ＱＢと上述のゲートロジ
ック１２からのフィードバック信号Ｆ１〜Ｆ３が供給さ
れており、ＡＮＤゲート２４の入力端子には、各々対応
するＯＲゲート２３の出力と入力クロックあるいは前段
のセル１９、２０の出力が供給されている。各セル１９
〜２１の内部のフリップフロップ２２のリセット端子は
タイミング発生カウンタ６のリセット端子等と１つにま
とめられてリセット入力端子（ＲＥＳＥＴ）に接続され
ている。

【００３２】上述の図１に示すセル１〜３では、フィー
ドバック信号Ｆ１〜Ｆ３をフリップフロップのリセット
端子に供給し、このフィードバック信号Ｆ１〜Ｆ３によ
ってフリップフロップをリセットすることにより、当該
セルが供給されたクロックの分周を行うか否の制御を行
っていたが、この図６に示すセル１９〜２１ではＯＲゲ
ート２３により、同様な分周の制御を行うようになって
いる。

【００３３】フィードバック信号がローレベルであると
きには、ＯＲゲート２３は、フリップフロップ２２によ
って分周されたクロックをＡＮＤゲート２４の一方の入
力端子に供給し、フィードバック信号がハイレベルであ
るときは、ＡＮＤゲート２４の一方の入力端子を常にハ
イレベルとする。

【００３４】これにより、ＡＮＤゲート２４は、一方の
入力に分周されたクロックが供給されたときは、分周さ
れたクロックと、対応するフリップフロップ２２に入力
されたクロックとの積信号を出力し、一方の入力がハイ
レベルであるときは、対応するフリップフロップ２２に
入力されたクロックをそのまま出力する。従って、入力
端子ＩＮに上述の図４（Ｂ）と同様なクロックが供給さ
れた時には、各セル１９〜２１から出力されるクロック
は、上述の第１の実施形態と同様に図４（Ｆ）〜（Ｈ）
に示すようになる。

【００３５】他の切り替えタイミング発生カウンタ６、
ゲートロジック１２は上述の第１の実施形態と同様に動
作する。これにより、上述の第１の実施形態と同様に所
定時間（原クロックの周期の２ⁿ⁺¹ 倍）毎に分周比が自
動的に変更される。

【００３６】以上説明したように、この第２の実施形態
に係るクロック周波数切り替え回路では、上述の第１の
実施形態と同様な効果に加えて、分周部のフリップフロ
ップ２２のリセット端子をセルの動作を切り替えるため
の信号入力端子として使用していないため、リセット端
子にリセット信号を供給することにより分周部の初期化
を行うことが可能となる。また、リセット端子なしのフ
リップフロップ２２を用いてセル１９〜２１を構成する
ことも可能であり、このようなフリップフロップ２２を
用いた場合には、実装面積を低減することができ、特に
当該クロック周波数切り替え回路をＩＣ化したとき等に
顕著な効果がある。

【００３７】図７は本発明の第３の実施形態に係るクロ
ック周波数切り替え回路の構成を示す図である。この図
７に示すクロック周波数切り替え回路は、上述の図１に
ほぼ同様に構成されており、分周部、タイミング発生カ
ウンタ６、ゲートロジック１２とを備えている。

【００３８】このクロック周波数切り替え回路が第１の
実施形態と相違する点は、切り換えタイミング発生カウ
ンタ６の最後段のフリップフロップの入力Ｄがプルアッ
プされておらず、その前段のフリップフロップと同様に
入力Ｄに当該フリップフロップの反転出力ＱＢが接続さ
れていることである。

【００３９】上述の第１の実施形態では切り替えタイミ
ング発生カウンタ６の最終段のフリップフロップがプル
アップされていたために、最終段のフリップフロップに
入力されるクロック（すなわち前段のフリップフロップ
の出力Ｑ）のダウンエッジによって出力１５がハイレベ
ルとなった後、リセット入力端子ＲＥＳＥＴに供給され
るリセット信号がハイレベルとなるまでの間、このフリ
ップフロップの出力１５がハイレベルに保持される。こ
の出力１５がハイレベルであると各フィードバック信号
がハイレベルとなったままで、各セル１〜３は分周を行
わず入力端子ＩＮに供給されたクロックがそのまま出力
端子ＯＵＴに出力される。従って、第１の実施形態で
は、リセット信号が再度入力されない限り、クロック周
波数の切り替えは１回である。

【００４０】これに対し、この第３の実施形態に係るク
ロック周波数切り替え回路では、切り替えタイミング発
生カウンタ６の最終段のフリップフロップの入力Ｄに当
該フリップフロップの反転出力ＱＢを供給したため、カ
ウント値がキャリーオーバーする（すなわち、切り替え
タイミング発生カウンタ６の全てのフリップフロップの
出力Ｑが１となった後、さらに出力クロックが供給され
る）とカウント値が０（全てのフリップフロップの出力
が０）に戻り、クロックの周波数の切り替えを自動的に
繰り返す。

【００４１】具体的には、上述の図４に示す時刻ｔ４の
後、タイミング発生カウンタ６に２ⁿ⁺¹ 個のクロックが
供給されると、全てのフリップフロップの出力が０にな
り、各フィードバック信号Ｆ１〜Ｆ３が０となって、同
図中に示す時刻ｔ０と同じ状態となり、以下、クロック
の周波数の切り替えを繰り返す。

【００４２】従って、この第３の実施形態に係るクロッ
ク周波数切り替え回路は、上述の第１の実施形態の効果
に加えて、周波数切り替えを自動に繰り返すことができ
る。

【００４３】なお、上述の各実施形態では、クロックの
周波数を低速（８分周）から高速（原クロック）への自
動の切り替えの例をあげたが、この切り替え方法に限定
されるものではなく、例えば上述の図１中のフィードバ
ック信号Ｆ１〜Ｆ３を反転させることによって高速から
低速への切り替えを行うことができ、あるいはゲートロ
ジック１２の出力パターンを適宜変更することにより自
由な周波数の切り替えを自動で行うことができる。

【００４４】また、各実施形態では、前段の分周部は単
位セルの３段構成であったが、この段数は減少あるいは
増加させ、分周比の切り替え範囲を大きくしてもよい。
この場合、ゲートロジックの出力数を増加させて全ての
セルにフィードバック信号を供給してもよく、あるいは
一部のセルにのみフィードバック信号を供給する構成と
してもよい。

【００４５】また、各実施形態では、切り替えタイミン
グ発生カウンタ６の最後段のフリップフロップから３つ
のフリップフロップの出力をゲートロジック１２の制御
用に用いているが、実際は任意のカウント値（桁）を取
り出してゲートロジック１２の制御用に用いることがで
きる。

【００４６】また、上述の図６に示す第２の実施形態に
おいてセル１９、２０、２１の内部のリセット付きフリ
ップフロップ２２をセット付きフリップフロップに置き
換えてもよい。但し、この場合はセット信号はカウンタ
６のリセット信号と分離して使用するようにする。

【００４７】その他、本発明の技術的思想の範囲内で適
宜変更を施すことができる。

【００４８】

【発明の効果】本発明に係るクロック周波数切り替え回
路は、切り替えタイミング発生手段が、分周手段により
分周されたクロックをカウントして切り替えタイミング
を発生し、制御手段が切り替えタイミング発生手段によ
り発生された切り替えタイミングに応じて分周手段の分
周比を制御することにより、切り替えタイミング手段が
分周手段とは独立に当該クロック周波数切り替え回路に
供給されたクロックをカウントして切り替えタイミング
を発生する場合に比較して部品数を削減することができ
る。また、切り替えタイミング手段が分周されたクロッ
クに基づいて切り替えタイミングを発生することによ
り、分周されたクロックの遷移により切り替えタイミン
グ発生回路の遷移を実配線の状況にかかわらず必ず遅ら
せることができるので所定のパルス幅を損なうことはな
いという利点がある。

【図面の簡単な説明】

【図１】 本発明の第１の実施形態に係るクロック周波
数切り替え回路の構成を示すブロック図である。

【図２】 従来のクロック周波数切り替え回路の構成を
示すブロック図である。

【図３】 上記本発明の第１の実施形態に係るクロック
周波数切り替え回路を構成するタイミング発生カウンタ
の動作を示す真理値表である。

【図４】 上記クロック周波数切り替え回路の動作を示
すタイミングチャートである。

【図５】 上記クロック周波数切り替え回路を構成する
セルの他の構成例を示すブロック図である。

【図６】 本発明の第２の実施形態に係るクロック周波
数切り替え回路の構成を示すブロック図である。

【図７】 本発明の第３の実施形態に係るクロック周波
数切り替え回路の構成を示すブロック図である。

【符号の説明】

１〜３ セル、４ フリップフロップ、５ ＡＮＤゲー
ト、６ 切り替えタイミング発生カウンタ、８、９ Ｏ
Ｒゲート、１０、１１ 分周出力、１２ ゲートロジッ
ク、１３、１４、１５ カウント信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】 供給されたクロックを、外部から制御可
   能な分周比で分周して出力する分周手段と、 該分周手段により分周されたクロックをカウントして切
   り替えタイミングを発生する切り替えタイミング発生手
   段と、 該切り替えタイミング発生手段により発生された切り替
   えタイミングに応じて上記分周手段の分周比を制御する
   制御手段とを備えることを特徴とするクロック周波数切
   り替え回路。
2. 【請求項２】 上記分周手段は、 直列に接続され、各々入力されたクロックを所定の分周
   比で分周する少なくとも２つの分周器と、 上記制御手段からの制御に基づいて、少なくとも上記分
   周器の１つが分周を行うか否かを切り替える分周切り替
   え手段とを備えることを特徴とする請求項１記載のクロ
   ック周波数切り替え回路。
3. 【請求項３】 上記分周器は、 クロック入力として上記クロックが入力されるフリップ
   フロップと、 該フリップフロップの出力と入力されたクロックの積信
   号を求める積信号形成手段とを備え、 上記分周切り替え手段は、上記制御手段からの制御に基
   づいて、当該分周器が分周を行うときに上記フリップフ
   ロップが入力されたクロックに基づいてその出力を反転
   させ、当該分周器が分周を行わないときには上記積信号
   が入力されたクロックと同一となるように上記フリップ
   フロップが出力を所定の値とするようにフリップフロッ
   プの動作を制御することを特徴とする請求項２記載のク
   ロック周波数切り替え回路。
4. 【請求項４】 上記切り替えタイミング発生手段は、桁
   上げを生じる下位桁の出力の変化を上位桁の入力とする
   リプル・キャリーカウンタからなることを特徴とする請
   求項１乃至３のいずれかに記載のクロック周波数切り替
   え回路。