CN1471757A

CN1471757A - 集成调谐器电路

Info

Publication number: CN1471757A
Application number: CNA028015495A
Authority: CN
Inventors: E・F・斯蒂克沃尔特; E·F·斯蒂克沃尔特; 恋侣; J·范辛德伦; 俨格; L·瑞藤伯格; M・吉利斯; A·屈恩; M・诺藤; G·C·M·吉利斯; H・托姆贝尔; M·G·M·诺藤; D・尤里森; A·M·H·托姆贝尔; G·M·D·尤里森
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2001-05-11
Filing date: 2002-05-08
Publication date: 2004-01-28
Also published as: WO2002093732A2; US20040125240A1; WO2002093732A3; JP2004533167A; KR20030019565A

Abstract

本发明涉及一种集成调谐器电路，更准确地说是涉及一种采用双变频的TV调谐器电路。本发明的一个主要目的是修改先有技术的调谐器电路，以便实现高度集成。它与先有技术的不同之处在于：先有技术的调谐器包括许多分立元件，并且包括许多调节及校准点。高度集成将大大降低成本，不仅降低了制造成本，而且还降低了伴随复杂调节步骤的成本。另外，通过提高集成度，还可以极大地缩小尺寸。鉴于上述目的，本发明提供了一种集成调谐器电路，它在全复混频器(13)的输入侧具有第一多相滤波器(10)，以及在全复混频器(13)的输出端具有第二多相滤波器(15)。

Description

集成调谐器电路

本发明涉及集成调谐器电路。最佳实施例涉及利用双变频的电视调谐器电路。

这种调谐器可从US-A-6016170、US-A-5200826、US-A-4581643、US-A-5270824、US-A-5179726以及US-A-3939429得到。

本发明的一个目的是修改先有技术的调谐器电路，以便实现高度集成。它与先有技术的不同之处在于：先有技术的调谐器包括许多分立元件并包括许多调节及校准点。高度集成将大大降低成本，不仅降低了制造成本，而且还降低了伴随复杂调节步骤的成本。另外，通过提高集成度，还可以极大地缩小尺寸。

鉴于上述目的，本发明提供了如独立权利要求所定义的集成调谐器电路、调谐器模块以及电视信号接收机。更具体地说，本发明提供了一种集成调谐器电路，它在全复混频器的输入侧具有第一多相滤波器，以及在全复混频器的输出端具有第二多相滤波器。从属权利要求定义了有利实施例。

通过将调谐器的特定部分实现为集成电路，可获得根据本发明的最大利益。可将调谐器电路有利地应用于诸如磁带录像机、电视机、机顶盒等电视信号接收机或者应用于电缆调制解调器。

下面将参照附图对本发明的这些及其它方面进行说明，其中：

图1给出了根据本发明的调谐器的第一实施例的方框示意图；

图2说明了第二实施例；

图3说明了第三实施例；

图4说明了根据本发明的地面使用六混频器模拟前端的一个实施例；

图5说明了根据本发明的电缆使用四混频器模拟前端的一个实施例；以及

图6说明了根据本发明的电缆使用四混频器模拟前端的另一实施例。

在根据图1的电视调谐器电路中，天线1向带通跟踪滤波器2提供RF(射频)信号。该滤波器2可以是一种常用的先有技术结构，考虑到到调谐器第一级的天线输入的适应性以及对于高动态范围要求的高IF2要求，因此保留了该滤波器2。这种要求意味着不允许两个强输入信号的失真产生可能影响其它较弱信号接收的失真乘积。滤波器2包括如单个调谐电路，它具有大小级数为6的Q。这种调谐器电路能够对所需频率进行阻抗调节。调谐电路的调谐可通过变容二极管以传统方式进行。该变容二极管的控制电压来自PLL(锁相环)本机振荡器(LO)3，更具体地说，是来自稍后将要进行说明的它的储能电路9。

低噪声自动增益控制放大器4用于保持恒定输出电平。该放大器4配置了两个可选的平衡输出端，即四个端子。注意，可变放大器4的输入级可与本身是高质量的分立先有技术输入电路基本一致。

RF正交混频器或半复混频器5将信号转换为差不多1/3的接收频率的多相信号。在这种情况下，“半复(数)”是指其输入信号是实信号，而其输出信号是具有实分量I和虚分量Q的复信号。在本实施例中，混频器5的输出控制可变增益放大器4的增益。或者，这种控制可通过放大器4的输出来进行。本机振荡器3的频率约为接收频率的4/3倍，并且向混频器5提供本机振荡器信号的0°和90°的相移型式。注意，在图3所示实施例中，LO频率为4/3×N/2，其中N为2、4、8、16。在图1所示实施例中，信号处理基于下混频(undermixing)(LO＜RF，即2/3RF)。考虑到寄生信号的频率位置，最好是进行以下所述的上混频(uppermixing)(LO＞RF，即4/3RF)。

PLL本机振荡器3包括合成器6，它具有控制输入端7，该输入端用于由用户提供控制信号。合成器的输出频率不同于先有技术的电视调谐器合成器。不过，电路的基本概念与根据先有技术的电路基本相同。如图所示，本机振荡器3包括合成器6、振荡器8以及在本实施例中还包括单槽路或LC谐振器9，其中电容被实现为与跟踪滤波器2中出现的变容二极管匹配的变容二极管。将半复混频器5的I和Q输出信号提供给受控第一IF(中频)低通滤波器(未示出)以及多相滤波器10，以便抑制负频率。此滤波器10由频带选择跟踪控制电路11进行控制，后者又由从本机振荡器3接收本机振荡器信号的分频器12控制，将分频器12输出的分别为0°和90°的信号提供给混频器5作为控制信号。具有频率1/3RF+2/3IF2的带通滤波器10的输出通过可选的可调放大器24提供给全复IF混频器13，其中，全复IF混频器13由第二分频器14控制，后者又由与跟踪控制电路11相同的控制信号、频率为2/3RF-2/3IF2的信号控制。在这种情况下，全复混频器表示其输入信号及其输出信号都是具有实分量和虚分量的复信号。IF混频器13的IF2输出在多相滤波器15中进行滤波。此滤波器15用于通过抑制多相信号中的负频率来消除混频器13的镜像频率。多相滤波器15还可配置群延迟校正装置。必要时，考虑到集成滤波器15的动态范围，可使用某种选择性。在那种情况下，通过使用自动增益控制放大器，还可进一步缩小动态范围。为了防止混淆及限制后面的A/D转换器中所需的动态范围，多相滤波器15后跟了一个低通滤波器16和受控放大器17。

IF2信号路径中的多相滤波器15抑制接收信号的负频率。IF2频率的选择方式为：在接收传统模拟电视信号的情况下，图像载波具有大约1MHz的频率，电视信号的中心相移到大约5MHz。为了进行正确的抑制，I和Q路径的90°相差和相等幅度的良好匹配是必需的。与半复混频器相比，通过在全复混频器13之前结合多相滤波器10来使用全复混频器，可放宽对LOI/Q匹配的要求。在通过了多相滤波器15之后，如果需要群延迟校正器，则信号经过传统的低通滤波器16。低通滤波器16和受控放大器17被用来防止混淆及限制后面的A/D转换器中所需的动态范围。低通滤波器16后跟着自动增益控制放大器17，后者由电平检测器控制，如与模拟/数字转换器(未示出)的输出端相连接。

显然，图1的实施例采用了六混频器体系结构，以便在第二IF获得高图象载波抑制。在本实施例中，采用了跟踪天线滤波器2，以便满足地面接收所需的高动态范围要求。主要应当注意，没有使用任何陶瓷或SAW(表面声波)滤波器。

虚线框18表示构成电视调谐器电路的主要部分的集成电路。IC18是可成为商品的独立部分。

在图2和3中，与图1所示部分相对应的部分由相同的标号表示。

图1中采用了欠混频，也就是说，分频器12提供了相对于本机振荡器频率除以2的输出频率。因此LO＜RF。这是欠混频的原理。

图2的实施例采用了上混频，因此LO＞RF。为此，采用了提供0°和90°信号的分相器19。此外，不是采用如图1所示的二分频器14，在图2的实施例中采用了四分频器20。

框21表示根据本实施例的IC。

图3说明了一个备选实施例，其中采用了四个跟踪滤波器2A、2B、2C及2D，对应于四个储能电路9A、9B、9C及9D，或者一个储能电路。跟踪滤波器2A-2D的输出端分别与自动增益控制电路4A、4B、4C及4D连接。在本实施例中，A、B、C及D部分的频率范围对应于863-390MHz、431-195MHz、216-98MHz及108-49MHz。

分频器22可调节为被2、4、8和16除，对应于相应通路A、B、C、D。

框23表示集成电路。

其新颖性在于：根据本发明，受控RF放大器4及4A、4B、4C、4D放大器构成集成电路18、21、23的组成部分。

在第二混频级之后跟了一个低IF。注意，考虑到二阶失真及l/f噪声，低IF最好为零IF。此概念应用于根据本发明的电视调谐器是新颖的。

与半复混频器相比，以在全复混频器之前结合多相滤波器这种方式来使用全复混频器，放宽了对LOI/Q匹配的要求。IF信号在第一混频级之后通过多相滤波器进行提纯；本机振荡信号为0°和90°。在先有技术的六混频器概念中，混频级5、13之间没有出现任何多相滤波器10。根据本发明的这个方面相对于先有技术也是新颖的。

用因子4除第一本机振荡频率(图2)，以便产生第二本机振荡信号本身是已知的，但从未用于电视调谐器。采用抑制较低相邻分量的多相滤波器对低IF信号进行滤波的情况也是如此。

图4说明了根据本发明的六混频器模拟前端的另一个实施例。图中显示了相对于图3所示实施例的少许变化，例如跟踪RF天线滤波器2A’、2B’及2C’的另一种分配，槽路9A’、9B’的数量(2)不同于天线滤波器2A’、2B’和2C’的数量(3)，并且采用I2C信号通过频率控制电路FC来控制IC中的各个部分。增益控制电路4A’、4B’和4C’与天线滤波器2A’、2B’及2C’串联。将增益控制电路4A’和4B’的输出组合并提供给RF混频器5。增益控制电路4C’的增益由电平控制电路LC来控制，其中，电平控制电路LC的输入端连接到增益控制电路4C’的输出端，后者的输出端又与RF混频器5的Q输出端组合。将储能电路9A’、9B’的输出分别提供给振荡器8A、8B，其组合输出又提供给合成器6。合成器6的输出被提供给储能电路9A’、9B’。频率控制电路FC控制合成器6以及连接到振荡器8A、8B的组合输出端的第一分频器FD1，并且向跟踪多相滤波器10提供频带选择信号。第一分频器FD1的输出提供给控制RF混频器5的分相器PS以及控制IF混频器13的第二分频器FD2。可控放大器17的输出被提供给数据前端及模拟多标准解码器41，从后者获得可控放大器17的控制信号。

六混频器电路的最佳实施例可概括如下。采用双变频并具有六混频器体系结构的电视调谐器电路，该调谐器电路包括串联连接的天线输入端、至少一个RF跟踪滤波器(2)、具有一个输入端和一个输出端的受控RF放大器(4)、具有两个输出端I和Q的半复混频器或正交混频器(5)、具有两个输入端和两个输出端的受控(可选)第一IF低通滤波器及多相滤波器(10)、具有两个输入端和两个输出端IF2的全复混频器(13)、具有两个输入端和至少一个输出端的多相滤波器(15)、具有一个输入端和一个输出端的低通滤波器(16)、具有一个输入端和一个输出端的受控第二IF放大器(17)；本机振荡器(3)包括与至少一个RF跟踪滤波器(2)关联的至少一个储能电路(9)；合成器(6)，连接到控制装置，用于用户控制；以及振荡器(8)，本机振荡器(3)通过具有两个输出端的第一分频器(12)或移相器控制至少一个RF跟踪滤波器(2)和半复滤波器(5)，通过跟踪控制电路(11)控制受控第一IF低通及多相滤波器(10)、通过具有两个输出端的第二分频器(14)控制全复混频器(13)。调谐器电路的组成部分采用集成电路(18、21、23)的形式，这个部分包括受控RF放大器(4)、半复混频器(5)、受控第一IF低通及多相滤波器、全复混频器(13)、多相滤波器(15)、低通滤波器(16)、受控第二IF放大器(17)、合成器(6)、振荡器(8)、第一分频器(12)或移相器、跟踪控制电路(11)以及第二分频器(14)。

图5说明了根据本发明的电缆使用四混频器模拟前端的一个实施例。本实施例说明了本发明的三个最基本的元件，即：全复混频器13的输入侧上的第一多相滤波器10、以及全复混频器13的输出端上的第二多相滤波器15。

I2C受控频率控制电路FC对控制混频器13的分频器FD5进行控制。合成器6从晶体XT接收参考频率f_ref。可控放大器17从数字前端和信道解码器51接收电平控制信号。

图6说明了根据本发明的电缆使用四混频器模拟前端的另一个实施例。本实施例依次包括可控输入放大器61、RF带通滤波器63、可选的可控放大器65、向多相混频器13提供同相和正交信号的RF多相滤波器10，其中，多相混频器13包括四个双平衡混频器，混频器13的输出提供适合A/D转换及进一步数字处理的足够精确的低IF信号(在1至10MHz之间，如1.7MHz)。可控放大器61是宽带放大器，能够以例如10dB的步长进行控制。第一电平控制电路LC1连接在放大器61的输出端和控制输入端之间。带通滤波器63防止本机振荡器(LO)频率的第五次谐波附近的频率进入混频器13，并且它减少了非所要求信道的数量。使用RF带通滤波器65的原因在于：混频器13应当乘以正弦函数，但却乘以了包含较高次谐波的阻塞函数(blockfunction)，该函数也将其它分量混合到了混频器输入信号中。RF带通滤波器63防止防止那些其它分量进入混频器输入信号。RF带通滤波器63的功能可与RF多相滤波器10的功能相结合。

可选的可控放大器65产生所希望电平的信号。第二电平控制电路LC2连接在放大器65的输出端和控制输入端之间。RF多相滤波器10提供信号的同相和正交形式，该信号被提供给全多相混频器13。在低IF信号中，相邻的上或下信道出现在-10MHz至-1MHz的频带之间。考虑到选择性要求，在多相低IF信号能够被转换为正常的非多相信号之前，必须从其中消除负频率。因此，执行了多相群延迟均衡(校正)67、抗假频滤波16以及用于数字前端及信道解码器69中A/D转换的自动增益控制17。解码器69向放大器17提供控制信号，该信号被存储在电容器C中。解码器69可以是IC TDA10021。

多相群延迟校正67位于IF多相滤波器15和IF低通滤波器16之间，这是因为当信号是多相时，可以用简单方式进行群延迟校正。群延迟校准67对IF多相滤波器15和IF低通滤波器16所产生的频率相关延迟进行补偿。

多相滤波器10位于混频器13之前，并且需要使用全多相混频器13来获得所希望的多相低IF信号的精确度。需要滤波的程度取决于低IF信号中信号的相互相等性及相位精确度。采用全多相滤波器10、多相RF信号以及本机振荡器复信号允许实现滤波所要求的相互相等性。RF多相滤波器10的第二功能是防止由于本机振荡器信号的第三次谐波而在低IF信号中出现混合乘积。

由于A/D转换器的动态范围，因此需要自动增益控制末级17。合成器6和频率控制电路FC可以按照先有技术来实现。PLL环路滤波器PLL-LF连接到合成器6及振荡器8。

应当注意，上述实施例仅对本发明进行说明而非限制，本领域的技术人员将能够设计多个备选实施例，并不背离所附权利要求书的范围。除跟踪多相滤波器之外，固定的多相滤波器或频带切换多相滤波器(与开/关可切换低通滤波器结合的多相滤波器)也是可行的。后一种选择由受控(可选)第一IF低通滤波器和多相滤波器表示。储能电路的数量不需要与天线滤波器的数量相等，因为一个储能电路可以属于两个或两个以上的天线滤波器。储能电路的数量在一个至天线滤波器的数量之间。

在权利要求书中，圆括号中的任何标号不应理解为对权利要求书的限制。词“包括”并不排除存在权利要求中所列部件或步骤之外的部件或步骤的情况。出现在某个部件前面的词“一个”并不排除出现多个此部件的情况。在列举了若干装置的装置权利要求中，这些装置中的几个可以实现为同一个硬件。基本的事实是彼此不同的从属权利要求中所述的某些方法并不表示不能有效地利用这些方法的组合。

Claims

1.一种集成调谐器电路(18、21、23、25、27、29)，包括：

第一多相滤波器(10)，具有复输出端；

全复混频器(13)，其复输入端连接到所述多相滤波器(10)的复输出端；以及

第二多相滤波器(15)，其复输入端连接到所述全复混频器(10)的复输出端(IF2)。

2.如权利要求1所述的集成调谐器电路，其特征在于还包括半复混频器(5)，它具有实输入端以及复输出端(I、Q)，所述复输出端(I、Q)连接到所述第一多相滤波器(10)的复输入端。

3.如权利要求1所述的集成调谐器电路，其特征在于还包括低通滤波器(16)，其输入端连接到所述第二多相滤波器(15)的输出端。

4.如权利要求1所述的集成调谐器电路，其特征在于还包括RF带通滤波器(63)，它处于所述集成调谐器电路的输入端和所述多相滤波器(10)的输入端之间。

5.如权利要求1所述的集成调谐器电路，其特征在于还包括多相群延迟校正电路(67)，它连接到所述第二多相滤波器(15)的多相输出端。

6.一种调谐器模块，包括：

RF滤波器(2)，经连接用于接收输入信号；以及

如权利要求1所述的集成调谐器电路(18、21、23、25、27、29)，连接到所述RF滤波器(2)的输出端。

7.一种电视信号接收机，包括如权利要求6所定义的调谐器模块。