JP2005348110A - イメージ除去回路 - Google Patents

イメージ除去回路 Download PDF

Info

Publication number
JP2005348110A
JP2005348110A JP2004165638A JP2004165638A JP2005348110A JP 2005348110 A JP2005348110 A JP 2005348110A JP 2004165638 A JP2004165638 A JP 2004165638A JP 2004165638 A JP2004165638 A JP 2004165638A JP 2005348110 A JP2005348110 A JP 2005348110A
Authority
JP
Japan
Prior art keywords
circuit
signal
polyphase filter
local oscillation
filter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004165638A
Other languages
English (en)
Inventor
Takashi Aoyama
孝志 青山
Hiroshi Miyagi
弘 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
NSC Co Ltd
Original Assignee
Toyota Industries Corp
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp, Nigata Semitsu Co Ltd filed Critical Toyota Industries Corp
Priority to JP2004165638A priority Critical patent/JP2005348110A/ja
Priority to EP05743918A priority patent/EP1758241A4/en
Priority to PCT/JP2005/009578 priority patent/WO2005119902A1/ja
Priority to US11/597,960 priority patent/US20070178872A1/en
Priority to CNA2005800179773A priority patent/CN1973432A/zh
Priority to TW094117764A priority patent/TWI264884B/zh
Publication of JP2005348110A publication Critical patent/JP2005348110A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/26Circuits for superheterodyne receivers
    • H04B1/28Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

【課題】製造時の抵抗やコンデンサ等の素子のバラツキに影響されることなくイメージ信号を除去することが可能なイメージ除去回路を提供する。
【解決手段】受信機からの受信信号と局部発振回路1によって生成された第1の局部発振信号とを混合する第1のミキサ部2と、受信信号と局部発振回路1によって生成された局部発振信号を90°シフトした第2の局部発振信号とを混合する第2のミキサ部3と、コンデンサC1とスイッチトキャパシタによって構成されたポリフェーズフィルタ回路4と、ポリフェーズフィルタ回路4から出力されたIF信号を合成して出力するための合成出力部5とによってイメージ除去回路を構成する。
【選択図】図1(a)

Description

本発明は、無線通信におけるイメージ周波数を除去するためのイメージ除去回路に関する。
無線通信に使用される受信機、例えばスーパーへテロダイン方式の受信機においては、受信機によって受信した受信信号(例えばFM信号、AM信号等)と、受信機内に備えられた発振回路によって生成される局部発振信号とを、ミキサ回路によって混合し、より低周波数帯にシフトしたIF(Intermediate Frequency)信号を生成する処理が行なわれる。
例えば、図2に示すように、受信機によって受信した受信信号の周波数をfs、受信機内に備えた発振回路によって生成した局部発振信号の周波数をfloとすると、ミキサ回路によって周波数fif(=flo−fs)のIF信号が生成される。
しかし、同図に示す局部発振信号(周波数flo)よりもIF信号の周波数fifだけ高い周波数fimの信号(以下、イメージ信号という)が、受信機によって受信されると、ミキサ回路では局部発振信号とイメージ信号とからもIF信号を生成してしまう問題が知られている。
そこで、上述のイメージ信号の周波数成分を除去するために、図3(a)に示すようなイメージ除去回路を有するミキサ回路が使用されている。
図3(a)は、イメージ除去回路を有するミキサ回路の構成例を示している。
同図に示すミキサ回路は、受信機によって受信した受信信号と局部発振回路1(Local Oscillator)によって生成された第1の局部発振信号とを混合する第1のミキサ部2と、受信信号と局部発振回路1によって生成された局部発振信号を位相器によって90°シフトした第2の局部発振信号とを混合する第2のミキサ部3と、抵抗R及びコンデンサCとによって構成されたポリフェーズフィルタ回路6と、ポリフェーズフィルタ回路6から出力されたIF信号を合成して出力するための合成出力部5とを少なくとも備えている。
局部発振回路1は、例えば水晶発振回路によって構成され、第1のミキサ部2及び第2のミキサ部3に局部発振信号を供給する。第1のミキサ部2には、局部発振信号IL及びILの位相を180°反転した信号IL'を供給し、第2のミキサ部3には、局部発振信号ILの位相を位相器によって90°シフトした信号QL及びQLの位相を180°反転した信号QL'を供給する。
第1のミキサ部2及び第2のミキサ部3は、例えば一般的に使用されるギルバートセル・ミキサ回路によって実現することができる。
第1のミキサ部2は、受信機で受信した受信信号の差動信号である信号S及びS'と局部発振回路1によって供給された局部発振信号IL及びIL'とを混合し、IF信号Is及びIsの位相を180°反転した信号Is'を出力する。
同様に、第2のミキサ部3は、受信機で受信した受信信号の差動信号である信号S及びS'と位相器を介して局部発振回路1によって供給された局部発振信号QL及びQL'とを混合し、IF信号Qs及びQsの位相を180°反転した信号Qs'を出力する。
ポリフェーズフィルタ回路6は、抵抗R及びコンデンサCによって構成されている。同図に示すように、ポリフェーズフィルタ回路は、4入力4出力の回路であり、一の入力端子は抵抗Rを介して一の出力端子と接続され、コンデンサCを介して他の出力端子と接続されている。
そして、ポリフェーズフィルタ回路6に入力される第2のミキサ部3からの出力信号Qs及びQs'は、同じくポリフェーズフィルタ回路6に入力される第1のミキサ部2からの出力信号Is及びIs'に対して90°位相がシフトされて出力される。
合成出力部5は、例えばオペアンプ等によって構成することができ、ポリフェーズフィルタ回路6からの出力信号Io及びQoとIo'及びQo'とをそれぞれのオペアンプで合成し、いずれかのオペアンプからの出力を出力とする。
ここで、図2に示したイメージ信号が入力されている場合には、第1のミキサ部2の出力信号Is及びIs'、第2のミキサ部3の出力信号Qs及びQs'にもイメージ信号の周波数成分が含まれることになる。ポリフェーズフィルタ回路6を介することによって第2のミキサ部3からの出力信号Qs及びQs'に含まれる希望波と第1のミキサ部2からの出力信号Is及びIs'に含まれる希望波とは同相の信号が得られ、第2のミキサ部3からの出力信号Qs及びQs'に含まれるイメージ信号と第1のミキサ部2からの出力信号Is及びIs'に含まれるイメージ信号とは逆相の信号が得られる。
したがって、合成出力部5で合成することによってイメージ信号がキャンセルされ希望波の信号のみが得られることとなる。
特開2002−353741号公報 特開2003−174330号公報
図3(b)には、同図(a)に示したポリフェーズフィルタ回路の入出力信号に対する周波数特性を示している。
同図に示す実線は、理想的なポリフェーズフィルタ回路の周波数特性を示している。ポリフェーズフィルタ回路を構成する抵抗R及びコンデンサCを調整することによって、イメージ信号の周波数帯域を除去することが可能となる。
しかし、一般に、CMOSプロセスによって半導体回路基板上に回路を生成する場合には、抵抗にあっては約±30%、コンデンサにあっては約±10%程度のバラツキが生じる。
したがって、ポリフェーズフィルタ回路においても、製造時の抵抗及びコンデンサのバラツキの影響を受けることとなり、同図(b)に示す破線のようにカットオフ周波数がばらついてしまい、イメージ信号の周波数成分を希望どおりに除去できなくなってしまうという問題があった。
特許文献1には、回路素子の定数のバラツキに対して、良好なイメージ除去特性を維持することができるミキサ回路について開示されており、また、特許文献2には、イメージ除去比が大きいイメージ除去ミキサについて開示されている。
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、製造時の抵抗やコンデンサ等の素子のバラツキに影響されることなくイメージ信号を除去することが可能なイメージ除去回路を提供することである。
請求項1に記載の発明は、受信信号と第1の局部発振信号とを混合する第1のミキサ部と、前記受信信号と、前記第1の局部発振信号の位相を90°ずらした第2の局部発振信号とを混合する第2のミキサ部と、第1のミキサ部からの出力信号と第2のミキサ部からの出力信号とを入力とし、複数のコンデンサ及びスイッチング素子によって構成されたポリフェーズフィルタ回路と、該ポリフェーズフィルタ回路から出力された複数の信号を合成して出力するための合成出力部と、を少なくとも備えていることを特徴とするイメージ除去回路である。
請求項1に記載の発明によると、前記ポリフェーズフィルタ回路がコンデンサ及びスイッチング素子によって構成されるので、従来のポリフェーズフィルタ回路のように抵抗を使用する必要がなくなる。すなわち、製造時のバラツキが大きい抵抗を使用する必要がないので、製造時の素子のバラツキの影響を少なくすることが可能となる。
請求項2に記載の発明は、前記ポリフェーズフィルタ回路は、コンデンサとスイッチング素子で構成されるスイッチトキャパシタを有し、一の入力端子は前記スイッチトキャパシタを介して一の出力端子と接続され、さらに、前記一の入力端子はコンデンサを介して他の出力端子と接続されていることを特徴とする請求項1に記載のイメージ除去回路である。
請求項2に記載の発明によると、前記ポリフェーズフィルタ回路をコンデンサとスイッチトキャパシタとによって構成するので、前記ポリフェーズフィルタ回路によるカットオフ周波数は、コンデンサの比によって決定することができ、製造時の素子のバラツキに影響されることなくイメージ信号を除去することが可能となる。
請求項3に記載の発明は、前記ポリフェーズフィルタ回路を、複数段に構成して使用することを特徴とする請求項2に記載のイメージ除去回路である。
請求項3に記載の発明によっても、請求項2と同様に、前記ポリフェーズフィルタ回路をコンデンサとスイッチトキャパシタとによって構成するので、前記ポリフェーズフィルタ回路によるカットオフ周波数は、コンデンサの比によって決定することができ、製造時の素子のバラツキに影響されることなくイメージ信号を除去することが可能となる。
以上のように、本発明によると、製造時の抵抗やコンデンサ等の素子のバラツキに影響されることなくイメージ信号を除去することが可能なイメージ除去回路を提供することが可能となる。
以下、本発明の実施形態について図1及び図2に基づいて説明する。なお、本実施形態に係る回路は、pチャンネルとnチャンネルMOSトランジスタを製造できるCMOSプロセスにより半導体回路基板上に形成される。
図1(a)は、ミキサ回路に本実施例に係るイメージ除去回路を用いた場合の構成例を示す図である。
同図に示すミキサ回路は、受信機によって受信した受信信号と局部発振回路1(Local Oscillator)によって生成された第1の局部発振信号とを混合する第1のミキサ部2と、受信信号と局部発振回路1によって生成された局部発振信号を90°シフトした第2の局部発振信号とを混合する第2のミキサ部3と、コンデンサC1とスイッチトキャパシタによって構成されたポリフェーズフィルタ回路4と、ポリフェーズフィルタ回路4から出力されたIF信号を合成して出力するための合成出力部5とを少なくとも備えている。 局部発振回路1は、例えば水晶発振回路によって構成され、第1のミキサ部2及び第2のミキサ部3に局部発振信号を供給する。第1のミキサ部2には、局部発振信号IL及びILの位相を180°反転した信号IL'を供給し、第2のミキサ部3には、局部発振信号ILの位相を位相器によって90°シフトした信号QL及びQLの位相を180°反転した信号QL'を供給する。
第1のミキサ部2及び第2のミキサ部3は、例えば一般的に使用されるギルバートセル・ミキサ回路によって実現することができる。
第1のミキサ部2は、受信機で受信した受信信号の差動信号である信号S及びS'と局部発振回路1によって供給された局部発振信号IL及びIL'とを混合し、IF信号Is及びIsの位相を180°反転した信号Is'を出力する。
同様に、第2のミキサ部3は、受信機で受信した受信信号の差動信号である信号S及びS'と位相器を介して局部発振回路1によって供給された局部発振信号QL及びQL'とを混合し、IF信号Qs及びQsの位相を180°反転した信号Qs'を出力する。
ポリフェーズフィルタ回路4は、コンデンサC1と、コンデンサC2及びスイッチSWによって構成されるスイッチトキャパシタと、によって構成されている。同図に示すように、ポリフェーズフィルタ回路は、4入力4出力の回路であり、一の入力端子はコンデンサC2及びスイッチSWによって構成されるスイッチトキャパシタを介して一の出力端子と接続され、コンデンサC1を介して他の出力端子と接続されている。
ここで、ポリフェーズフィルタ回路4には、4つのスイッチトキャパシタが使用されている。1のスイッチトキャパシタは、上述のようにコンデンサC2及びスイッチSWとで構成され、スイッチSWはコンデンサC2を介してGNDに接続され、さらに、コンデンサC2はスイッチSWを介してポリフェーズフィルタ回路4の入力側と出力側とに選択的に接続される。
さらに、スイッチトキャパシタに使用するスイッチSWは、例えばMOSトランジスタによって実現することが可能である(後述の図1(b)を参照)。
そして、ポリフェーズフィルタ回路4に入力される第2のミキサ部3からの出力信号Qs及びQs'は、同じくポリフェーズフィルタ回路4に入力される第1のミキサ部2からの出力信号Is及びIs'に対して90°位相がシフトされて出力される。
上述のコンデンサC2及びスイッチSWによって構成されるスイッチトキャパシタは、実質的に抵抗として動作する。したがって、同図に示すポリフェーズフィルタ回路4と図3(a)に示したポリフェーズフィルタ回路6とは、実質的に等価である。
合成出力部5は、例えばオペアンプ等によって構成することができ、ポリフェーズフィルタ回路4からの出力信号Io及びQoとIo'及びQo'とをそれぞれのオペアンプで合成し、いずれかのオペアンプからの出力を出力とする。
図1(b)は、上述の本実施例で使用するスイッチトキャパシタの構成例を示している。
同図に示すスイッチトキャパシタは、n型MOSトランジスタQ1とp型MOSトランジスタQ2とを並列に接続したいわゆるトランスファ・ゲートと、n型MOSトランジスタQ3とp型MOSトランジスタQ4とを並列に接続したトランスファ・ゲートと、コンデンサC2と、NOT回路とで構成されている。
また、図示していないが、スイッチSWのオン/オフを制御するために例えば水晶発振回路等を利用してスイッチング周波数fckの制御信号を生成し、上述のトランスファ・ゲートを構成するMOSトランジスタのゲートに制御信号を供給する制御回路も備えている。 また、本実施例に係るポリフェーズフィルタ回路を構成するスイッチトキャパシタは、本実施例に示した構成以外の周知のスイッチトキャパシタを使用してもよい。
図2に示したイメージ信号が入力されている場合には、第1のミキサ部2の出力信号Is及びIs'、第2のミキサ部3の出力信号Qs及びQs'にもイメージ信号の周波数成分が含まれることになる。ポリフェーズフィルタ回路4を介することによって第2のミキサ部3からの出力信号Qs及びQs'に含まれる希望波と第1のミキサ部2からの出力信号Is及びIs'に含まれる希望波とは同相の信号が得られ、第2のミキサ部3からの出力信号Qs及びQs'に含まれるイメージ信号と第1のミキサ部2からの出力信号Is及びIs'に含まれるイメージ信号とは逆相の信号が得られる。
したがって、合成出力部5で合成することによってイメージ信号がキャンセルされ希望波の信号のみが得られることとなる。
ここで、本実施例に係るポリフェーズフィルタ回路4で使用するスイッチトキャパシタによる等価抵抗Rsは、スイッチSWのスイッチング周波数をfckとすると、
Rs=1/(fck*C2) ・・・ (1)
と表される。
また、本実施例に係るポリフェーズフィルタ回路4のカットオフ周波数fcは、スイッチトキャパシタによる等価抵抗Rsを用いて、
fc=1/(2π*C1*Rs) ・・・ (2)
と表される。
したがって、式(1)及び式(2)から本実施例に係るポリフェーズフィルタ回路4のカットオフ周波数fcは、
fc=(fck*C2)/(2π*C1)
=(fck/2π)*(C2/C1) ・・・ (3)
となる。
式(3)において、スイッチSWのスイッチングには、例えば水晶発振回路等を使用することによって、高精度のスイッチング周波数fckを得ることができるので一定と考えることができ、fck/2πは一定とみなすことができる。
一方、CMOSプロセスによって半導体回路基板上に回路を生成する場合には、製造時の素子のバラツキの傾向は一致することが知られている。例えば、製造時のバラツキによってコンデンサC1の容量が約5%増加する場合には、コンデンサC2の容量も約5%増加する。
したがって、式(3)におけるC2/C1は、コンデンサC1の容量とコンデンサC2の容量の比によって決まり、製造時のバラツキはキャンセルされることとなる。
以上に説明したように、本実施例に係るポリフェーズフィルタ回路4を使用することによって、そのカットオフ周波数fckは、ポリフェーズフィルタ回路4を構成するコンデンサC1とC2との比によって決めることができ、製造時の抵抗やコンデンサ等の素子のバラツキの影響を受けないようにすることが可能となる。
以上に説明した本実施例にポリフェーズフィルタ回路は、1段構成のポリフェーズフィルタ回路について示したが、これに限定されない。すなわち、本実施例に係るポリフェーズフィルタ回路を2段以上で構成して複数次のフィルタとすることで、カットオフ周波数の周波数幅を拡げることも可能である。
また、本実施例に係るポリフェーズフィルタ回路4を構成するコンデンサは、コンデンサC1及びC2のみであるが、これに限定されない。所望のカットオフ周波数を得るために適宜容量(あるいは種類)の異なるコンデンサを使用してもよい。
また、本実施例に係るポリフェーズフィルタ回路4は、スイッチトキャパシタによって構成した例を示したが、これに限定されない。図3(a)に示した抵抗と等価なコンデンサ及びスイッチング素子によって構成した回路を備えた回路であればよい。
ミキサ回路に本実施例に係るイメージ除去回路を用いた場合の構成例を示す図である。 本実施例に係るイメージ除去回路で使用するスイッチトキャパシタの構成例を示す図である。 イメージ信号についての概要を示す図である。 イメージ除去回路を有するミキサ回路の構成例を示す図である。 イメージ除去回路を有するミキサ回路の特性の概要を示す図である。
符号の説明
1 ・・・ 局部発振回路
2 ・・・ 第1のミキサ部
3 ・・・ 第2のミキサ部
4 ・・・ スイッチトキャパシタを用いたポリフェーズフィルタ回路
5 ・・・ 合成出力部
6 ・・・ 従来のポリフェーズフィルタ回路

Claims (3)

  1. 受信信号と第1の局部発振信号とを混合する第1のミキサ部と、
    前記受信信号と、前記第1の局部発振信号の位相を90°ずらした第2の局部発振信号とを混合する第2のミキサ部と、
    第1のミキサ部からの出力信号と第2のミキサ部からの出力信号とを入力とし、複数のコンデンサ及びスイッチング素子によって構成されたポリフェーズフィルタ回路と、
    該ポリフェーズフィルタ回路から出力された複数の信号を合成して出力するための合成出力部と、
    を少なくとも備えていることを特徴とするイメージ除去回路。
  2. 前記ポリフェーズフィルタ回路は、コンデンサとスイッチング素子で構成されるスイッチトキャパシタを有し、
    一の入力端子は前記スイッチトキャパシタを介して一の出力端子と接続され、さらに、前記一の入力端子はコンデンサを介して他の出力端子と接続されていることを特徴とする請求項1に記載のイメージ除去回路。
  3. 前記ポリフェーズフィルタ回路を、複数段に構成して使用することを特徴とする請求項2に記載のイメージ除去回路。







JP2004165638A 2004-06-03 2004-06-03 イメージ除去回路 Pending JP2005348110A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004165638A JP2005348110A (ja) 2004-06-03 2004-06-03 イメージ除去回路
EP05743918A EP1758241A4 (en) 2004-06-03 2005-05-25 IMAGE REMOVAL CIRCUIT
PCT/JP2005/009578 WO2005119902A1 (ja) 2004-06-03 2005-05-25 イメージ除去回路
US11/597,960 US20070178872A1 (en) 2004-06-03 2005-05-25 Image rejection curcuit
CNA2005800179773A CN1973432A (zh) 2004-06-03 2005-05-25 镜像抑制电路
TW094117764A TWI264884B (en) 2004-06-03 2005-05-31 Image elimination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004165638A JP2005348110A (ja) 2004-06-03 2004-06-03 イメージ除去回路

Publications (1)

Publication Number Publication Date
JP2005348110A true JP2005348110A (ja) 2005-12-15

Family

ID=35463167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004165638A Pending JP2005348110A (ja) 2004-06-03 2004-06-03 イメージ除去回路

Country Status (6)

Country Link
US (1) US20070178872A1 (ja)
EP (1) EP1758241A4 (ja)
JP (1) JP2005348110A (ja)
CN (1) CN1973432A (ja)
TW (1) TWI264884B (ja)
WO (1) WO2005119902A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839971B1 (ko) * 2007-04-20 2008-06-19 삼성전기주식회사 이미지신호를 제거하기 위한 수신기 및 이를 이용한이미지신호의 제거 방법
JP2010147657A (ja) * 2008-12-17 2010-07-01 Nippon Telegr & Teleph Corp <Ntt> イメージ抑圧受信機
JP2013532455A (ja) * 2010-07-14 2013-08-15 アールディーエー テクノロジーズ リミテッド ローノイズブロック(lnb)ダウンコンバージョン回路およびチップ、lnbダウンコンバージョン回路および方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060082208A (ko) * 2005-01-11 2006-07-18 삼성전기주식회사 이미지 리젝션 믹서 및 이를 이용한 로우if 구조의지상파 dmb 튜너
US20080132189A1 (en) * 2006-11-30 2008-06-05 Silicon Laboratories, Inc. Mixing dac and polyphase filter architectures for a radio frequency receiver
US10374838B2 (en) * 2017-06-30 2019-08-06 Futurewei Technologies, Inc. Image distortion correction in a wireless terminal

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613040Y2 (ja) * 1979-06-11 1986-01-30
JPS6058705A (ja) * 1983-09-12 1985-04-04 Hitachi Ltd 周波数変換回路
DE4135644C1 (ja) * 1991-10-29 1993-03-04 Sgs-Thomson Microelectronics Gmbh, 8011 Grasbrunn, De
US5371891A (en) * 1992-04-09 1994-12-06 Microsoft Corporation Method for object construction in a compiler for an object-oriented programming language
GB9605719D0 (en) * 1996-03-19 1996-05-22 Philips Electronics Nv Integrated receiver
DE19810558A1 (de) * 1998-03-11 1999-09-16 Siemens Ag Integrierbare Funkempfängerschaltung für frequenzmodulierte digitale Signale
US6226509B1 (en) * 1998-09-15 2001-05-01 Nortel Networks Limited Image reject mixer, circuit, and method for image rejection
JP2002353741A (ja) * 2001-03-23 2002-12-06 Rf Chips Technology Inc ミキサ回路
CN1471757A (zh) * 2001-05-11 2004-01-28 皇家菲利浦电子有限公司 集成调谐器电路
US6985710B1 (en) * 2001-09-17 2006-01-10 Xceive Corporation Image rejection mixer for broadband signal reception
US7043220B1 (en) * 2002-10-11 2006-05-09 Maxim Integrated Products, Inc. Image-rejection mixer having high linearity and high gain
US20040116096A1 (en) * 2002-12-10 2004-06-17 Irf Semiconductor, Inc. Radio frequency receiver architecture with tracking image-reject polyphase filtering
KR20060082208A (ko) * 2005-01-11 2006-07-18 삼성전기주식회사 이미지 리젝션 믹서 및 이를 이용한 로우if 구조의지상파 dmb 튜너

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839971B1 (ko) * 2007-04-20 2008-06-19 삼성전기주식회사 이미지신호를 제거하기 위한 수신기 및 이를 이용한이미지신호의 제거 방법
JP2010147657A (ja) * 2008-12-17 2010-07-01 Nippon Telegr & Teleph Corp <Ntt> イメージ抑圧受信機
JP2013532455A (ja) * 2010-07-14 2013-08-15 アールディーエー テクノロジーズ リミテッド ローノイズブロック(lnb)ダウンコンバージョン回路およびチップ、lnbダウンコンバージョン回路および方法

Also Published As

Publication number Publication date
WO2005119902A1 (ja) 2005-12-15
EP1758241A4 (en) 2009-02-18
TW200614693A (en) 2006-05-01
US20070178872A1 (en) 2007-08-02
CN1973432A (zh) 2007-05-30
EP1758241A1 (en) 2007-02-28
TWI264884B (en) 2006-10-21

Similar Documents

Publication Publication Date Title
JP4364175B2 (ja) 乗算器及びこれを用いる無線通信装置
US8362820B2 (en) Semiconductor integrated circuit
US7312669B2 (en) Oscillation circuit
JP2007081593A (ja) 発振器、pll回路および受信機、送信機
WO2005119902A1 (ja) イメージ除去回路
CN105723624A (zh) 谐波抑制转移滤波器
US8121577B1 (en) Controllable input impedance radio frequency mixer
KR19980079524A (ko) 주파수 더블러 및 믹서로서의 기능을 갖는 회로
US20090278588A1 (en) Low voltage mixer with improved gain and linearity
JP2008035031A (ja) 混合装置とこれを用いた高周波受信装置
US20060091944A1 (en) I/Q quadrature demodulator
US6982584B2 (en) Phase quadrature and slaved working frequency signal generator
JP4763206B2 (ja) 多相フィルタ
KR100827258B1 (ko) 이미지 제거 회로
JP4795445B2 (ja) 基準信号発生回路
US7692459B2 (en) High resolution delay adjustor
JP2010056605A (ja) ミキサ回路、ミキサ回路の製造方法及び半導体集積回路
JP4223347B2 (ja) 周波数変換器並びに受信機及び送信機
JP4705443B2 (ja) 受信システム
JP2004336706A (ja) 受信装置および無線信号処理用半導体集積回路
JP4772723B2 (ja) 高周波受信機
JP2008193363A (ja) 無線信号受信回路
JP2009218637A (ja) ミキサ
JP4642299B2 (ja) 位相シフト構成
KR100875332B1 (ko) 발진 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070601

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090428