JP2005348110A

JP2005348110A - イメージ除去回路

Info

Publication number: JP2005348110A
Application number: JP2004165638A
Authority: JP
Inventors: Takashi Aoyama; 孝志青山; Hiroshi Miyagi; 弘宮城
Original assignee: Toyota Industries Corp; Nigata Semitsu Co Ltd
Current assignee: Toyota Industries Corp; NSC Co Ltd
Priority date: 2004-06-03
Filing date: 2004-06-03
Publication date: 2005-12-15
Also published as: WO2005119902A1; EP1758241A4; TW200614693A; US20070178872A1; CN1973432A; EP1758241A1; TWI264884B

Abstract

【課題】製造時の抵抗やコンデンサ等の素子のバラツキに影響されることなくイメージ信号を除去することが可能なイメージ除去回路を提供する。
【解決手段】受信機からの受信信号と局部発振回路１によって生成された第１の局部発振信号とを混合する第１のミキサ部２と、受信信号と局部発振回路１によって生成された局部発振信号を９０°シフトした第２の局部発振信号とを混合する第２のミキサ部３と、コンデンサＣ１とスイッチトキャパシタによって構成されたポリフェーズフィルタ回路４と、ポリフェーズフィルタ回路４から出力されたＩＦ信号を合成して出力するための合成出力部５とによってイメージ除去回路を構成する。
【選択図】図１（ａ）

Description

本発明は、無線通信におけるイメージ周波数を除去するためのイメージ除去回路に関する。

無線通信に使用される受信機、例えばスーパーへテロダイン方式の受信機においては、受信機によって受信した受信信号（例えばＦＭ信号、ＡＭ信号等）と、受信機内に備えられた発振回路によって生成される局部発振信号とを、ミキサ回路によって混合し、より低周波数帯にシフトしたＩＦ（ＩｎｔｅｒｍｅｄｉａｔｅＦｒｅｑｕｅｎｃｙ）信号を生成する処理が行なわれる。

例えば、図２に示すように、受信機によって受信した受信信号の周波数をｆｓ、受信機内に備えた発振回路によって生成した局部発振信号の周波数をｆｌｏとすると、ミキサ回路によって周波数ｆｉｆ（＝ｆｌｏ−ｆｓ）のＩＦ信号が生成される。
しかし、同図に示す局部発振信号（周波数ｆｌｏ）よりもＩＦ信号の周波数ｆｉｆだけ高い周波数ｆｉｍの信号（以下、イメージ信号という）が、受信機によって受信されると、ミキサ回路では局部発振信号とイメージ信号とからもＩＦ信号を生成してしまう問題が知られている。

そこで、上述のイメージ信号の周波数成分を除去するために、図３（ａ）に示すようなイメージ除去回路を有するミキサ回路が使用されている。
図３（ａ）は、イメージ除去回路を有するミキサ回路の構成例を示している。
同図に示すミキサ回路は、受信機によって受信した受信信号と局部発振回路１（ＬｏｃａｌＯｓｃｉｌｌａｔｏｒ）によって生成された第１の局部発振信号とを混合する第１のミキサ部２と、受信信号と局部発振回路１によって生成された局部発振信号を位相器によって９０°シフトした第２の局部発振信号とを混合する第２のミキサ部３と、抵抗Ｒ及びコンデンサＣとによって構成されたポリフェーズフィルタ回路６と、ポリフェーズフィルタ回路６から出力されたＩＦ信号を合成して出力するための合成出力部５とを少なくとも備えている。

局部発振回路１は、例えば水晶発振回路によって構成され、第１のミキサ部２及び第２のミキサ部３に局部発振信号を供給する。第１のミキサ部２には、局部発振信号ＩＬ及びＩＬの位相を１８０°反転した信号ＩＬ'を供給し、第２のミキサ部３には、局部発振信号ＩＬの位相を位相器によって９０°シフトした信号ＱＬ及びＱＬの位相を１８０°反転した信号ＱＬ'を供給する。

第１のミキサ部２及び第２のミキサ部３は、例えば一般的に使用されるギルバートセル・ミキサ回路によって実現することができる。
第１のミキサ部２は、受信機で受信した受信信号の差動信号である信号Ｓ及びＳ'と局部発振回路１によって供給された局部発振信号ＩＬ及びＩＬ'とを混合し、ＩＦ信号Ｉｓ及びＩｓの位相を１８０°反転した信号Ｉｓ'を出力する。

同様に、第２のミキサ部３は、受信機で受信した受信信号の差動信号である信号Ｓ及びＳ'と位相器を介して局部発振回路１によって供給された局部発振信号ＱＬ及びＱＬ'とを混合し、ＩＦ信号Ｑｓ及びＱｓの位相を１８０°反転した信号Ｑｓ'を出力する。
ポリフェーズフィルタ回路６は、抵抗Ｒ及びコンデンサＣによって構成されている。同図に示すように、ポリフェーズフィルタ回路は、４入力４出力の回路であり、一の入力端子は抵抗Ｒを介して一の出力端子と接続され、コンデンサＣを介して他の出力端子と接続されている。

そして、ポリフェーズフィルタ回路６に入力される第２のミキサ部３からの出力信号Ｑｓ及びＱｓ'は、同じくポリフェーズフィルタ回路６に入力される第１のミキサ部２からの出力信号Ｉｓ及びＩｓ'に対して９０°位相がシフトされて出力される。
合成出力部５は、例えばオペアンプ等によって構成することができ、ポリフェーズフィルタ回路６からの出力信号Ｉｏ及びＱｏとＩｏ'及びＱｏ'とをそれぞれのオペアンプで合成し、いずれかのオペアンプからの出力を出力とする。

ここで、図２に示したイメージ信号が入力されている場合には、第１のミキサ部２の出力信号Ｉｓ及びＩｓ'、第２のミキサ部３の出力信号Ｑｓ及びＱｓ'にもイメージ信号の周波数成分が含まれることになる。ポリフェーズフィルタ回路６を介することによって第２のミキサ部３からの出力信号Ｑｓ及びＱｓ'に含まれる希望波と第１のミキサ部２からの出力信号Ｉｓ及びＩｓ'に含まれる希望波とは同相の信号が得られ、第２のミキサ部３からの出力信号Ｑｓ及びＱｓ'に含まれるイメージ信号と第１のミキサ部２からの出力信号Ｉｓ及びＩｓ'に含まれるイメージ信号とは逆相の信号が得られる。

したがって、合成出力部５で合成することによってイメージ信号がキャンセルされ希望波の信号のみが得られることとなる。
特開２００２−３５３７４１号公報特開２００３−１７４３３０号公報

図３（ｂ）には、同図（ａ）に示したポリフェーズフィルタ回路の入出力信号に対する周波数特性を示している。
同図に示す実線は、理想的なポリフェーズフィルタ回路の周波数特性を示している。ポリフェーズフィルタ回路を構成する抵抗Ｒ及びコンデンサＣを調整することによって、イメージ信号の周波数帯域を除去することが可能となる。

しかし、一般に、ＣＭＯＳプロセスによって半導体回路基板上に回路を生成する場合には、抵抗にあっては約±３０％、コンデンサにあっては約±１０％程度のバラツキが生じる。
したがって、ポリフェーズフィルタ回路においても、製造時の抵抗及びコンデンサのバラツキの影響を受けることとなり、同図（ｂ）に示す破線のようにカットオフ周波数がばらついてしまい、イメージ信号の周波数成分を希望どおりに除去できなくなってしまうという問題があった。

特許文献１には、回路素子の定数のバラツキに対して、良好なイメージ除去特性を維持することができるミキサ回路について開示されており、また、特許文献２には、イメージ除去比が大きいイメージ除去ミキサについて開示されている。
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、製造時の抵抗やコンデンサ等の素子のバラツキに影響されることなくイメージ信号を除去することが可能なイメージ除去回路を提供することである。

請求項１に記載の発明は、受信信号と第１の局部発振信号とを混合する第１のミキサ部と、前記受信信号と、前記第１の局部発振信号の位相を９０°ずらした第２の局部発振信号とを混合する第２のミキサ部と、第１のミキサ部からの出力信号と第２のミキサ部からの出力信号とを入力とし、複数のコンデンサ及びスイッチング素子によって構成されたポリフェーズフィルタ回路と、該ポリフェーズフィルタ回路から出力された複数の信号を合成して出力するための合成出力部と、を少なくとも備えていることを特徴とするイメージ除去回路である。

請求項１に記載の発明によると、前記ポリフェーズフィルタ回路がコンデンサ及びスイッチング素子によって構成されるので、従来のポリフェーズフィルタ回路のように抵抗を使用する必要がなくなる。すなわち、製造時のバラツキが大きい抵抗を使用する必要がないので、製造時の素子のバラツキの影響を少なくすることが可能となる。
請求項２に記載の発明は、前記ポリフェーズフィルタ回路は、コンデンサとスイッチング素子で構成されるスイッチトキャパシタを有し、一の入力端子は前記スイッチトキャパシタを介して一の出力端子と接続され、さらに、前記一の入力端子はコンデンサを介して他の出力端子と接続されていることを特徴とする請求項１に記載のイメージ除去回路である。

請求項２に記載の発明によると、前記ポリフェーズフィルタ回路をコンデンサとスイッチトキャパシタとによって構成するので、前記ポリフェーズフィルタ回路によるカットオフ周波数は、コンデンサの比によって決定することができ、製造時の素子のバラツキに影響されることなくイメージ信号を除去することが可能となる。
請求項３に記載の発明は、前記ポリフェーズフィルタ回路を、複数段に構成して使用することを特徴とする請求項２に記載のイメージ除去回路である。

請求項３に記載の発明によっても、請求項２と同様に、前記ポリフェーズフィルタ回路をコンデンサとスイッチトキャパシタとによって構成するので、前記ポリフェーズフィルタ回路によるカットオフ周波数は、コンデンサの比によって決定することができ、製造時の素子のバラツキに影響されることなくイメージ信号を除去することが可能となる。

以上のように、本発明によると、製造時の抵抗やコンデンサ等の素子のバラツキに影響されることなくイメージ信号を除去することが可能なイメージ除去回路を提供することが可能となる。

以下、本発明の実施形態について図１及び図２に基づいて説明する。なお、本実施形態に係る回路は、ｐチャンネルとｎチャンネルＭＯＳトランジスタを製造できるＣＭＯＳプロセスにより半導体回路基板上に形成される。
図１（ａ）は、ミキサ回路に本実施例に係るイメージ除去回路を用いた場合の構成例を示す図である。

同図に示すミキサ回路は、受信機によって受信した受信信号と局部発振回路１（ＬｏｃａｌＯｓｃｉｌｌａｔｏｒ）によって生成された第１の局部発振信号とを混合する第１のミキサ部２と、受信信号と局部発振回路１によって生成された局部発振信号を９０°シフトした第２の局部発振信号とを混合する第２のミキサ部３と、コンデンサＣ１とスイッチトキャパシタによって構成されたポリフェーズフィルタ回路４と、ポリフェーズフィルタ回路４から出力されたＩＦ信号を合成して出力するための合成出力部５とを少なくとも備えている。局部発振回路１は、例えば水晶発振回路によって構成され、第１のミキサ部２及び第２のミキサ部３に局部発振信号を供給する。第１のミキサ部２には、局部発振信号ＩＬ及びＩＬの位相を１８０°反転した信号ＩＬ'を供給し、第２のミキサ部３には、局部発振信号ＩＬの位相を位相器によって９０°シフトした信号ＱＬ及びＱＬの位相を１８０°反転した信号ＱＬ'を供給する。

同様に、第２のミキサ部３は、受信機で受信した受信信号の差動信号である信号Ｓ及びＳ'と位相器を介して局部発振回路１によって供給された局部発振信号ＱＬ及びＱＬ'とを混合し、ＩＦ信号Ｑｓ及びＱｓの位相を１８０°反転した信号Ｑｓ'を出力する。
ポリフェーズフィルタ回路４は、コンデンサＣ１と、コンデンサＣ２及びスイッチＳＷによって構成されるスイッチトキャパシタと、によって構成されている。同図に示すように、ポリフェーズフィルタ回路は、４入力４出力の回路であり、一の入力端子はコンデンサＣ２及びスイッチＳＷによって構成されるスイッチトキャパシタを介して一の出力端子と接続され、コンデンサＣ１を介して他の出力端子と接続されている。

ここで、ポリフェーズフィルタ回路４には、４つのスイッチトキャパシタが使用されている。１のスイッチトキャパシタは、上述のようにコンデンサＣ２及びスイッチＳＷとで構成され、スイッチＳＷはコンデンサＣ２を介してＧＮＤに接続され、さらに、コンデンサＣ２はスイッチＳＷを介してポリフェーズフィルタ回路４の入力側と出力側とに選択的に接続される。

さらに、スイッチトキャパシタに使用するスイッチＳＷは、例えばＭＯＳトランジスタによって実現することが可能である（後述の図１（ｂ）を参照）。
そして、ポリフェーズフィルタ回路４に入力される第２のミキサ部３からの出力信号Ｑｓ及びＱｓ'は、同じくポリフェーズフィルタ回路４に入力される第１のミキサ部２からの出力信号Ｉｓ及びＩｓ'に対して９０°位相がシフトされて出力される。

上述のコンデンサＣ２及びスイッチＳＷによって構成されるスイッチトキャパシタは、実質的に抵抗として動作する。したがって、同図に示すポリフェーズフィルタ回路４と図３（ａ）に示したポリフェーズフィルタ回路６とは、実質的に等価である。
合成出力部５は、例えばオペアンプ等によって構成することができ、ポリフェーズフィルタ回路４からの出力信号Ｉｏ及びＱｏとＩｏ'及びＱｏ'とをそれぞれのオペアンプで合成し、いずれかのオペアンプからの出力を出力とする。

図１（ｂ）は、上述の本実施例で使用するスイッチトキャパシタの構成例を示している。
同図に示すスイッチトキャパシタは、ｎ型ＭＯＳトランジスタＱ１とｐ型ＭＯＳトランジスタＱ２とを並列に接続したいわゆるトランスファ・ゲートと、ｎ型ＭＯＳトランジスタＱ３とｐ型ＭＯＳトランジスタＱ４とを並列に接続したトランスファ・ゲートと、コンデンサＣ２と、ＮＯＴ回路とで構成されている。

また、図示していないが、スイッチＳＷのオン／オフを制御するために例えば水晶発振回路等を利用してスイッチング周波数ｆｃｋの制御信号を生成し、上述のトランスファ・ゲートを構成するＭＯＳトランジスタのゲートに制御信号を供給する制御回路も備えている。また、本実施例に係るポリフェーズフィルタ回路を構成するスイッチトキャパシタは、本実施例に示した構成以外の周知のスイッチトキャパシタを使用してもよい。

図２に示したイメージ信号が入力されている場合には、第１のミキサ部２の出力信号Ｉｓ及びＩｓ'、第２のミキサ部３の出力信号Ｑｓ及びＱｓ'にもイメージ信号の周波数成分が含まれることになる。ポリフェーズフィルタ回路４を介することによって第２のミキサ部３からの出力信号Ｑｓ及びＱｓ'に含まれる希望波と第１のミキサ部２からの出力信号Ｉｓ及びＩｓ'に含まれる希望波とは同相の信号が得られ、第２のミキサ部３からの出力信号Ｑｓ及びＱｓ'に含まれるイメージ信号と第１のミキサ部２からの出力信号Ｉｓ及びＩｓ'に含まれるイメージ信号とは逆相の信号が得られる。

したがって、合成出力部５で合成することによってイメージ信号がキャンセルされ希望波の信号のみが得られることとなる。
ここで、本実施例に係るポリフェーズフィルタ回路４で使用するスイッチトキャパシタによる等価抵抗Ｒｓは、スイッチＳＷのスイッチング周波数をｆｃｋとすると、
Ｒｓ＝１／（ｆｃｋ＊Ｃ２）・・・（１）
と表される。

また、本実施例に係るポリフェーズフィルタ回路４のカットオフ周波数ｆｃは、スイッチトキャパシタによる等価抵抗Ｒｓを用いて、
ｆｃ＝１／（２π＊Ｃ１＊Ｒｓ）・・・（２）
と表される。
したがって、式（１）及び式（２）から本実施例に係るポリフェーズフィルタ回路４のカットオフ周波数ｆｃは、
ｆｃ＝（ｆｃｋ＊Ｃ２）／（２π＊Ｃ１）
＝（ｆｃｋ／２π）＊（Ｃ２／Ｃ１）・・・（３）
となる。

式（３）において、スイッチＳＷのスイッチングには、例えば水晶発振回路等を使用することによって、高精度のスイッチング周波数ｆｃｋを得ることができるので一定と考えることができ、ｆｃｋ／２πは一定とみなすことができる。
一方、ＣＭＯＳプロセスによって半導体回路基板上に回路を生成する場合には、製造時の素子のバラツキの傾向は一致することが知られている。例えば、製造時のバラツキによってコンデンサＣ１の容量が約５％増加する場合には、コンデンサＣ２の容量も約５％増加する。

したがって、式（３）におけるＣ２／Ｃ１は、コンデンサＣ１の容量とコンデンサＣ２の容量の比によって決まり、製造時のバラツキはキャンセルされることとなる。
以上に説明したように、本実施例に係るポリフェーズフィルタ回路４を使用することによって、そのカットオフ周波数ｆｃｋは、ポリフェーズフィルタ回路４を構成するコンデンサＣ１とＣ２との比によって決めることができ、製造時の抵抗やコンデンサ等の素子のバラツキの影響を受けないようにすることが可能となる。

以上に説明した本実施例にポリフェーズフィルタ回路は、１段構成のポリフェーズフィルタ回路について示したが、これに限定されない。すなわち、本実施例に係るポリフェーズフィルタ回路を２段以上で構成して複数次のフィルタとすることで、カットオフ周波数の周波数幅を拡げることも可能である。
また、本実施例に係るポリフェーズフィルタ回路４を構成するコンデンサは、コンデンサＣ１及びＣ２のみであるが、これに限定されない。所望のカットオフ周波数を得るために適宜容量（あるいは種類）の異なるコンデンサを使用してもよい。

また、本実施例に係るポリフェーズフィルタ回路４は、スイッチトキャパシタによって構成した例を示したが、これに限定されない。図３（ａ）に示した抵抗と等価なコンデンサ及びスイッチング素子によって構成した回路を備えた回路であればよい。

ミキサ回路に本実施例に係るイメージ除去回路を用いた場合の構成例を示す図である。本実施例に係るイメージ除去回路で使用するスイッチトキャパシタの構成例を示す図である。イメージ信号についての概要を示す図である。イメージ除去回路を有するミキサ回路の構成例を示す図である。イメージ除去回路を有するミキサ回路の特性の概要を示す図である。

符号の説明

１・・・局部発振回路
２・・・第１のミキサ部
３・・・第２のミキサ部
４・・・スイッチトキャパシタを用いたポリフェーズフィルタ回路
５・・・合成出力部
６・・・従来のポリフェーズフィルタ回路

Claims

受信信号と第１の局部発振信号とを混合する第１のミキサ部と、
前記受信信号と、前記第１の局部発振信号の位相を９０°ずらした第２の局部発振信号とを混合する第２のミキサ部と、
第１のミキサ部からの出力信号と第２のミキサ部からの出力信号とを入力とし、複数のコンデンサ及びスイッチング素子によって構成されたポリフェーズフィルタ回路と、
該ポリフェーズフィルタ回路から出力された複数の信号を合成して出力するための合成出力部と、
を少なくとも備えていることを特徴とするイメージ除去回路。
前記ポリフェーズフィルタ回路は、コンデンサとスイッチング素子で構成されるスイッチトキャパシタを有し、
一の入力端子は前記スイッチトキャパシタを介して一の出力端子と接続され、さらに、前記一の入力端子はコンデンサを介して他の出力端子と接続されていることを特徴とする請求項１に記載のイメージ除去回路。
前記ポリフェーズフィルタ回路を、複数段に構成して使用することを特徴とする請求項２に記載のイメージ除去回路。