CN1466775A - 电极构造、薄膜构造体的制造方法 - Google Patents

电极构造、薄膜构造体的制造方法 Download PDF

Info

Publication number
CN1466775A
CN1466775A CNA018164846A CN01816484A CN1466775A CN 1466775 A CN1466775 A CN 1466775A CN A018164846 A CNA018164846 A CN A018164846A CN 01816484 A CN01816484 A CN 01816484A CN 1466775 A CN1466775 A CN 1466775A
Authority
CN
China
Prior art keywords
mentioned
film
distribution
dielectric film
electrode structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018164846A
Other languages
English (en)
Other versions
CN100355057C (zh
Inventor
堀川牧夫
־
石桥清志
奥村美香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1466775A publication Critical patent/CN1466775A/zh
Application granted granted Critical
Publication of CN100355057C publication Critical patent/CN100355057C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0307—Anchors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明的主要目的在于提供一种不会去除其他的绝缘膜而去除腐蚀膜的电极构造、薄膜构造体的制造方法。为了达到上述目的而形成地锚孔(52)，该地锚孔是将腐蚀膜(51)、氮化膜(47)所覆盖的配线(45)的表面开口而形成的。地锚孔(52)由具有氮化膜(47)的孔部(47c)和腐蚀膜(51)的开口(51a)构成。孔部(47c)从配线(45)表面的边部(45a)仅进入配线(45)的内方第一规定距离(d1)而开口。开口(51a)从孔部(47c)仅后退第二规定距离(d2)而开口。由于第一及第二规定距离(d1、d2)的存在，故去除腐蚀膜(51)用的腐蚀剂渗入氧化膜(33)的距离长。

Description

电极构造、薄膜构造体的制造方法
技术领域
本发明涉及用半导体加工技术形成的电极构造、薄膜构造体的制造方法。
背景技术
图17是表示现有的电极构造的剖面图，表示电极构造包含的薄膜构造体101。薄膜构造体101包括支承部103和由支承体103支承着的浮置部105，用导电材料形成于基板107上。浮置部105与基板107相隔规定间隔配置，从支承部103的上部向外方伸出。
基板107包括基板主体111、第一绝缘膜113、配线115、以及第二绝缘膜117。第一绝缘膜113形成于基板主体111上。配线115设在第一绝缘膜113的表面上，第一绝缘膜113的表面和配线115的表面基本没有台阶，是平坦的。第二绝缘膜117覆盖着配线115、第一绝缘膜113的表面以及侧面。但是，第二绝缘膜117具有在配线115的表面上开口的孔部117a，在这里选择性地露出配线115的表面。支承部103经由孔部117a形成于配线115上。
图14～图16是依次表示现有的薄膜构造体的制造工序的剖面图。首先，如图14所示，在基板107上的整个面上形成腐蚀膜121。但是，在这一阶段，在基板107上第二绝缘膜117没有孔部117a。
然后，从腐蚀膜121的表面侧进行腐蚀，在腐蚀膜121上设有开口121a、在第二绝缘膜117上设有孔部117a而形成地锚孔(anchorhole)122，选择性地露出配线115的表面。这样，便得到图15所示的构造。
接着，如图16所示，在腐蚀膜121上、在通过地锚孔122露出的基板107上，用导电材料形成薄膜层123。
然后，选择性地去除薄膜层123，这样，形成图案后的薄膜层123的残留部分便形成薄膜构造体101。接着，去除腐蚀膜121，得到图17所示的构造。薄膜层123的残留部分中嵌入地锚孔122内的部分成为支承部103，位于腐蚀膜121上的部分成为浮置部105。
在这种现有的制造方法中，最好腐蚀膜121用通过腐蚀容易去除的材料制成，例如采用氧化硅膜。另外，基板主体111采用容易进行精细加的半导体加工技术的硅基板。为了容易在硅基板上形成第一绝缘膜113，第一绝缘膜113与腐蚀膜121一样，也采用氧化硅膜。
在用腐蚀方法去除腐蚀膜121时，为了使第一绝缘膜113不被腐蚀，第二绝缘膜117采用比氧化硅膜难腐蚀的、且容易加工的材料，例如氮化硅膜制成。
但是，当第二绝缘膜117使配线115的表面完全暴露出来时，腐蚀膜121的腐蚀所用的腐蚀剂会渗入配线115的侧面和第二绝缘膜117之间，到达第一绝缘膜113的可能性很大。
图18是从地锚孔122的开口侧观察图15所示的构造的俯视图。像这样，在地锚孔122的俯视形状为矩形或正方形等具有尖顶角的情况下，应力易集中于该角部。因此，容易从该角部开始向腐蚀膜121、第一绝缘膜113和第二绝缘膜117产生裂纹。尤其是在用氮化硅膜形成第二绝缘膜117的场合，其残余应力是拉伸方向，而氧化硅膜即腐蚀膜121、第一绝缘膜113的残余应力是压缩方向，更容易产生裂纹。这种裂纹的发生不仅自身的强度成问题，而且还存在着上述腐蚀膜121的腐蚀所采用的腐蚀剂达到第一绝缘膜113的可能性很大的问题。
发明内容
本发明的目的在于提供一种在不会去除其他的绝缘膜的情况下去除腐蚀膜的电极构造，薄膜构造体的制造方法。还有一个目的是提供抑制产生裂纹的电极构造、薄膜构造体的制造方法。
本发明的电极构造的第1形式包括以下部分：选择性地配置在第一绝缘膜(33)上的配线(45)；第二绝缘膜(47)，它覆盖上述第一绝缘膜，具有从上述配线表面的边部(45a)仅进入上述配线内方第一规定距离(d1)，选择性地露出上述配线表面的孔部(47c)，选择性地覆盖上述配线；腐蚀膜(51)，它具有选择性地露出上述配线的表面的开口(51a)，至少选择性地形成于上述第二绝缘膜上；由导电材料构成的薄膜层(53)，该薄膜层与经由上述开口及孔部选择性地露出的上述配线的表面相连接。
根据电极构造的第1形式，由于孔部覆盖从配线表面的边部开始的第一规定距离，故腐蚀腐蚀膜用的腐蚀剂渗入第一绝缘膜的路径长。因此，该腐蚀剂到达第一绝缘膜的可能性减小。所以，即使第一绝缘膜和腐蚀膜由同一材料构成，在腐蚀膜的腐蚀过程中，第一绝缘膜受腐蚀的可能性也减小。
本发明电极构造的第2形式是在电极构造的第1形式中，上述薄膜层(53)填充上述孔部(47c)。
根据电极构造的第2形式，可更有效地阻止用于腐蚀膜的腐蚀中的腐蚀剂的渗入。
本发明电极构造的第3形式是在电极构造的第2形式中，上述开口(51a)从孔部(47c)仅后退第二规定距离(d2)而开口。
根据电极构造的第3形式，支承薄膜层的浮置构造的部分设得较粗，可提高结构的强度。
本发明电极构造的第4形式是在电极构造的第3形式中，上述薄膜层(53)填充开口(51a)。
根据电极构造的第4形式，用于腐蚀膜的腐蚀中的腐蚀剂渗入第一绝缘膜的路径更长。
本发明电极构造的第5形式是在电极构造的第1形式中，上述孔部(47c)俯视时，呈现有(47r)形成圆角的多边形或椭圆形。
根据电极构造的第5形式，由于孔部的平面形状没有角，故可避免残余应力的其中，抑制裂纹的产生。
本发明电极构造的第6形式是在电极构造的第1形式中，上述开口(51a)俯视时，呈现角(51r)形成圆角的多边形或椭圆形。
根据电极构造的第6形式，由于开口的平面形状没有角，故可避免残余应力集中，抑制裂纹的发生。
本发明电极构造的第7形式包括以下部分：选择性地配置在第一绝缘膜(33)上的配线(45)；第二绝缘膜(47)，它覆盖上述第一绝缘膜，具有从上述配线表面的边部(45a)仅进入上述配线内方第一规定距离(d1)，选择性地露出上述配线表面的孔部(47c)，选择性地覆盖上述配线，残余应力的方向与上述第一绝缘膜的不同；导电性的薄膜构造体，它具有与经由上述孔部选择性地露出的上述配线的表面连接的支承部(23b)，和由上述支承部支承的、与上述第二绝缘膜相隔规定间隔的浮置部(23a)。
根据电极构造的第7形式，残余应力的方向和第一绝缘膜不同的第二绝缘膜的孔部(47c)由于与配线表面的边部(45a)仅相隔第一规定距离，故作用于两者之间的剪切应力减小。
本发明电极构造的第8形式是在电极构造的第7形式中，上述支承部(23b)覆盖上述孔部(47c)。
根据电极构造的第8形式，由于支承部与第二绝缘膜和形成于第一绝缘膜上的配线两者连接起来，所以第一绝缘膜与第二绝缘膜两者剥离的可能性减小。
在电极构造的第8形式中，例如上述第一绝缘膜(33)的残余应力是压缩应力，第二绝缘膜的残余应力是拉伸应力。另外，例如上述第一绝缘膜(33)是氧化膜，上述第二绝缘膜是氮化膜。
本发明电极构造的第9形式是在电极构造的第7形式中，上述孔部(47c)俯视时，呈现角(47r)形成圆角的多边形或椭圆形。
根据电极构造的第9形式，由于孔部的平面形状没有角，故可避免残余应力的集中，抑制裂纹的产生。
本发明电极构造的第10形式是在电极构造的第7形式中，上述开口(51a)俯视时，呈现角(51r)形成圆角的多边形或椭圆形。
根据电极构造的第10形式，由于开口的平面形状没有角，故可避免残余应力的集中，抑制裂纹的产生。
本发明的电极构造中，最好上述第一绝缘膜的表面和上述配线的表面位于同一平面上。
本发明薄膜构造体的制造方法的第1形式包括下述工序：(a)选择性地在第一绝缘膜(33)上形成配线(45)的工序；(b)在上述配线及第一绝缘膜上形成第二绝缘膜(47)的工序；(c)选择性地去除上述第二绝缘膜，从上述配线表面的边部(45a)仅进入配线内方第一规定距离(d1)，形成选择性地使述配线(45)的表面露出的孔部(47c)的工序；(d)在上述第二绝缘膜上形成腐蚀膜(51)的工序；(e)选择性地去除上述腐蚀膜，形成露出上述配线的表面的开口(51a)，从而形成地锚孔(52)的工序；(f)用导电材料在上述地锚孔及上述腐蚀膜上形成薄膜层(53)的工序；(g)用腐蚀方法去除上述腐蚀膜的工序。
根据薄膜构造体的制造方法的第1形式，孔部从配线表面的边部开始覆盖第一规定距离，故用于腐蚀膜的腐蚀中的腐蚀剂渗入第一绝缘膜的路径长。因此，即使第一绝缘膜和腐蚀膜用相同材料制成，在工序(g)中腐蚀膜的腐蚀时，第一绝缘膜被腐蚀的可能性也减小。
本发明薄膜构造体的制造方法的第2形式是在薄膜构造体制造方法的第1形式中，上述开口(51a)从上述孔部(47c)仅后退第二规定距离(d2)而开口。
根据薄膜构造体制造方法的第2形式，支承薄膜层的浮置结构的部分设得较粗，使结构的强度提高。在工序(f)中，若薄膜层填充地锚孔，则用于腐蚀膜的腐蚀中的腐蚀剂渗入第一绝缘膜的路径更长。
本发明薄膜构造体制造方法的第3形式是在薄膜构造体制造方法的第1形式中，上述孔部(47c)俯视时，呈现角(47r)形成圆形的多边形或椭圆形。
根据薄膜构造体制造方法的第3形式，由于孔部的平面形状没有角，故可避免残余应力集中，抑制裂纹的产生。
本发明薄膜构造体制造方法的第4形式是在薄膜构造体制造方法的第1形式中，上述开口(51a)俯视时，呈现角(51r)形成圆角的多边形或椭圆形。
根据薄膜构造体制造方法的第4形式，由于开口的平面形状没有角，故可避免残余应力集中，抑制裂纹的产生。
本发明薄膜构造体制造方法中，例如，上述第一绝缘膜(33)及上述腐蚀膜(51)是氧化膜，上述第二绝缘膜(47)是氮化膜。
本发明薄膜构造体的制造方法中，最好上述第一绝缘膜的表面和上述配线的表面位于同一平面上。
本发明的目的、特征、情况及优点，通过下述详细详明和附图可以更加明了。
附图说明
图1是表示本发明的电极构造、可使用薄膜构造体的制造方法的半导体加速度传感器主要部分构造的俯视图。
图2是沿图1的A-A线的剖面图。
图3～图9是表示图2所示构造的制造工序的剖面图。
图10～图13是地锚孔附近的俯视图。
图14～图16是依次表示现有的薄膜构造体的制造工序的剖面图。
图17是表示现有的电极构造的剖面图。
图18是表示现有的电极构造的俯视图。
具体实施方式
A、实施形式1
图1是表示可使用本发明的薄膜构造体的制造方法的半导体加速度传感器100的主要部分结构的俯视图。图2是沿图1的A-A线剖面图。半导体加速度传感器100包括作为传感器基板的基板1，和形成于该基板1的上方(图1中为纸面的前侧)、具有检测加速度功能的传感器部3。
传感器部3包括可动的质量体21、数个固定结构23和数个梁25，是作为薄膜构造体形成的。该薄膜构造体是用导电材料，例如，在聚氧化硅中掺杂有杂质，例如用掺杂有磷的掺杂多晶硅形成的。
质量体21具有沿着垂直于应检测的加速度方向B的方向C延伸的数个可动电极部21a。固定构造23包括沿着方向C延伸设置的固定电极部23a，和支承固定电极部23a的支承部23b。固定电极部23a沿着方向B相隔规定间隔设置。数个固定构造23通过其支承部23b与配线43、45中的任一个连接。但是，本发明的应用不依赖于固定构造23是否与配线43、45中的任一个连接。
如图2所示，固定电极部23a配置在离基板1规定间隔处而浮置。支承部23b是在基板1上，更具体地说是在A-A位置上与配线45连接。可动电极部21a也和固定电极部23a一样，与基板1相隔规定距离配置。
梁25和质量体21形成一体，质量体21悬架在基板1的上方。各梁25包括：从基板1向上方突出的支承部25a；设在质量体21的方向B端缘的弹簧部25c；以及将支承部25a和弹簧部25c结合起来的结合部25b。弹簧部25c至少可沿着方向b弹性地进行弯曲变形。这样，质量体21便可沿着方向B具有复原力地移动。支承部25a的一方在其下方与配线41连接。
固定电极部23a和可动电极部21a在方向B上相隔一定间隔交替地配置。沿着方向B将加速度赋予加速度传感器100时，质量体21移动，可动电极部21a与固定电极部23a的距离发生变化。因此，通过用配线41、43、45从外部测定可动电极部21a和固定电极部23a产生的静电容量，便可检测所施加的加速度。
基板1如图2所示，它包括基板主体31、氧化膜33、配线43和45，以及氮化膜47。而且，如图1所示，还包括配线41。氧化膜33设在基板主体31上。氧化膜33的表面是平坦的，配线41、43、45形成于氧化膜33上。例如，氧化膜33的表面和配线41、43、45的表面设在同一平面上。
氮化膜47分别覆盖配线41、43、45及氧化膜33的表面和侧面。但是，氮化膜47具有孔部47a、47b、47c，各孔选择性地露出配线41、43、45的表面。图2所示为支承部23b通过孔部47c与配线45连接的状态。
配线45表面的边部45a对配线45延伸设置的方向(图2上垂直于纸面的方向)的表面的宽度进行限定。孔部47c从边部45a仅进入配线45的内方规定距离d2。这样，经由孔部47a、47b，支承部25a、支承部23b分别与配线41、45连接。配线41在传感器部3的下方露出很多。
如上所述，氧化膜33和氮化膜47因其残余应力的方向不同，故两者之前有剪切应力作用。但是，氮化膜47的端部形成有孔部47c，以规定距离d1与配线45相邻接。因此，可抑制剥离的发生。
如图2所示，支承部23b覆盖孔部47c较理想。更具体地说，支承部23b设得比孔部47c仅宽规定距离d2。通过使支承部23b与氮化膜47和配线45双方连接，设有配线45的氧化膜33与氮化膜47剥离的可能性减小。而且，支承部23b较粗，还可提高固定结构23的强度。
图3～图9是按工程顺序表示制造半导体加速度传感器101的方法的剖面图，表示相当于图1的位置A-A的位置的剖面图。
首先，准备好基板主体31，在其上形成氧化膜33。基板主体31例如可用半导体硅制成，氧化膜33通过基板主体31的热氧化而形成。配线41、43、45可通过例如下述工序形成。首先，在应形成配线41、43、45的区域，在氧化膜33上设凹部。使相当于该凹部那么深的厚度的导电材料，例如掺杂多晶硅成膜，形成比凹部的宽度窄的图案。通过这些处理，残置的掺杂多晶硅便形成配线41、43、45，它们选择性地形成于氧化膜33上。接着，在氧化膜33及配线41、43、45上形成氮化膜47，于是，得到图3所示的构造。但是，位置A-A上没有配线41，故配线41不出现在图3～图8中。腐蚀膜51例如用氧化膜、PSG(磷硅酸盐玻璃phospho silicate glass)膜或BPSG(硼磷硅酸盐玻璃boro-phospho silicate glass)膜形成。
接着，利用腐蚀方法对氮化膜47进行选择性去除，在氮化膜47上形成孔部47c，得到图4所示的构造。孔部47c按规定距离d1覆盖配线45表面的边部45a。孔部47a、47b也可同样形成。
接着，在经由孔部47c露出的配线45的表面上和氮化膜47上形成腐蚀膜51，得到图5所示的构造。腐蚀膜51例如用氧化膜、PSG(phospho silicate glass)膜或BPSG(boro-phospho silicateglass)膜形成。
接着，在应形成支承部25a、23b的位置上，对腐蚀膜51进行腐蚀，选择性地去除膜后形成露出配线41、43、45的表面的开口51a(见6)。在位置A-A上形成应与配线45连接的支承部23b，故在图6中不是在配线43的上方而是在配线45的上方形成开口51a。开口51a比孔部47c仅后退规定距离d2进行开口。开口51a和孔部47c一起形成露出配线45的地锚孔52。在孔部47a、47b上也同样形成地锚孔。
腐蚀膜51的腐蚀可采用干腐蚀。这种场合，最好同时采用各方同性腐蚀。如图7所示，这是因为可消除开口51a之开口侧的棱角的缘故。这种处理的优点将在后面说明。
图10是从地锚孔52的开口侧观察图7所示的地锚孔52附近的状况的俯视图。
接着，如图8所示，在残存的腐蚀膜51上，在通过地锚孔52露出的基板1上形成薄膜层53。例如，薄膜层53的膜厚比腐蚀膜51的膜厚要厚。这种场合，地锚孔52用薄膜层53填充。
接着，如图9所示，有选择地去除薄膜层53而形成图案。通过这道工序，残留有薄膜层53的部分便形成质量体21、梁25及固定电极23。为了这一目的，薄膜层53用导电材料例如掺杂多晶硅制成。根据图8，嵌入地锚孔52内的部分的薄膜层53成为支承部23b，位于腐蚀膜51上的部分的薄膜层53成为固定电极部23a。支承部25a、质量体21、弹簧部25c、结合部25b也同样由薄膜层53形成。
其后，去除腐蚀膜51，得到图1及图2所示的构成。以腐蚀膜51如图6所示的形状形成薄膜层53时，薄膜层53的膜厚在开口51a附近形成较薄的部分。该较薄部分有可能导致固定构造23的强度不够，故不希望出现这种情况。因此，如图7所示，最好去掉开口51a之开口侧的棱角，即使形成薄膜层53，也不产生其膜厚较薄的部分。
图9所示的电极构造中，孔部47c以离开缘部45a规定距离d1覆盖配线45，故其后进行的用于腐蚀膜51的腐蚀中的腐蚀剂向氧化膜33渗入的路径可以设得长一些。这样，该腐蚀剂到达氧化膜33的可能性减小。也就是说，即使氧化膜33和腐蚀膜51均由氧化硅膜构成，在腐蚀膜51的腐蚀过程中氧化膜33被腐蚀的可能性也小。
薄膜层53填充孔部47c。因此，可更有效地阻止用于腐蚀膜51的腐蚀中的腐蚀剂渗入氧化膜33。
开口51a仅从孔部47c后退规定距离d2而开口，薄膜层53也填充开口51a。这样，由于薄膜层53填充地锚孔52，故用于腐蚀膜51的腐蚀中的腐蚀剂渗入氧化膜33的路径可设得更长。而且，支承部23b变粗，固定结构23的强度提高。
B.实施形式2
本实施形式中，对孔部47c和开口51a俯视时的理想的形状作说明。图11是表示其一例的俯视图。和实施形式1的图10所示的构造一样，从边部45a仅进入规定距离d1设置孔部47c，比孔部47c仅后退规定距离d2设置开口51a。
本实施形式的特点在于，孔部47c在俯视时几乎呈正方形，但其角47r形成圆角。形成氧化膜33的残余应力和氮化膜47的残余应力的剪切应力在氧化膜47上易集中于开口的孔部47c的角上。但是，如本实施形式那样，俯视孔部47c时的形状为角部形成圆角的多边形，故可缓解应力集中现象。
俯视孔部47c时的形状不仅是将角部形成圆角的正方形，也可将角部形成圆角的多边形。形成的角的数量越多，应力集中越容易缓和。或者，如图12所示，孔部47c的俯视形状也可呈椭圆形(含圆形)。这种场合，靠边部45a最近的孔部47c的轮廓仅离开规定距离d1即可。
图13是表示另外的例子的俯视图。和实施形式1的图10所示的构造一样，从边部45a仅进入规定距离d1设置孔部47c，比孔部47c仅后退规定距离d2设置开口51a。
但是，图13所示的结构中，开口51a俯视时大致呈正方形，但其角51r形成圆角。因此，这种场合也可缓解应力集中现象。图13示出不仅开口51a、而且孔部47c的角47r也形成圆角的样子，但是，也可以仅开口51a的角51r形成圆角。另外，开口51a也可以和孔部47c一样，其俯视形状不仅是角部形成圆角的正方形，也可以是角部形成圆角的多边形，还可以是椭圆形(含圆形)。
根据上述实施形式1和实施形式2可知，图示的虽然是规定距离d2比规定距离d1大的情况，但，即使是0＜d2＜d1的关系，也可取得本发明的效果。
对本发明作了详细说明，上述的说明所有的情况均为例示，本发明不受这些例子的限制。未例示的无数的变形例，均可理解为不脱离本发明范围。

Claims (20)

1.一种电极构造，包括：
选择性地配置在第一绝缘膜(33)上的配线(45)；
第二绝缘膜(47)，它覆盖上述第一绝缘膜，具有从上述配线表面的边部(45a)仅进入上述配线内方第一规定距离(d1)，选择性地露出上述配线表面的孔部(47c)，选择性地覆盖上述配线；
腐蚀膜(51)，它具有选择性地露出上述配线的表面的开口(51a)，至少选择性地形成于上述第二绝缘膜上；
由导电材料构造的薄膜层(53)，该薄膜层与经由上述开口及孔部选择性地露出的上述配线的表面相连接。
2.根据权利要求1所述的电极构造，上述薄膜层(53)填充上述孔部(47c)。
3.根据权利要求2所述的电极构造，上述开口(51a)从上述孔部(47c)仅后退第二规定距离(d2)而开口。
4.根据权利要求3所述的电极构造，上述薄膜层(53)填充上述开口(51a)。
5.根据权利要求1所述的电极构造，上述孔部(47c)俯视时，呈现角(47r)形成圆角的多边形或椭圆形。
6.根据权利要求1所述的电极构造，上述开口(51a)俯视时，呈现角(51r)形成圆角的多边形或椭圆形。
7.根据权利要求1所述的电极构造，上述第一绝缘膜的表面与上述配线的表面位于同一平面上。
8.一种电极构造，包括：
选择性地配置在第一绝缘膜(33)上的配线(45)；
第二绝缘膜(47)，它覆盖上述第一绝缘膜，具有从上述配线表面的边部(45a)仅进入上述配线内方第一规定距离(d1)，选择性地露出上述配线表面的孔部(47c)，选择性地覆盖上述配线，残余应力的方向与上述第一绝缘膜的不同；
导电性的薄膜构造体，它具有与经由上述孔部选择性地露出的上述配线的表面连接的支承部(23b)，和由上述支承部支承的、与上述第二绝缘膜相隔规定间隔的浮置部(23a)。
9.根据权利要求8所述的电极构造，上述支承部(23b)覆盖上述孔部(47c)。
10.根据权利要求8所述的电极构造，上述第一绝缘膜(33)的残余应力为压缩压力，上述第二绝缘膜的残余应力为拉伸应力。
11.根据权利要求10所述的电极构造，上述第一绝缘膜(33)是氧化膜，上述第二绝缘膜是氮化膜。
12.根据权利要求8所述的电极构造，上述第一绝缘膜的表面和上述配线的表面位于同一平面。
13.根据权利要求8所述的电极构造，上述孔部(47c)俯视时，呈现角(47r)形成圆角的多边形或椭圆形。
14.根据权利要求8所述的电极构造，上述开口(51a)俯视时，呈现角(51r)形成圆角的多边形或椭圆形。
15.一种薄膜构造体的制造方法，包括下述工序：
(a)选择性地在第一绝缘膜(33)上形成配线(45)的工序；
(b)在上述配线及上述第一绝缘膜上形成第二绝缘膜(47)的工序；
(c)选择性地去除上述第二绝缘膜，从上述配线表面的边部(45a)仅进入配线内方第一规定距离(d1)，形成选择性地使上述配线(45)的表面露出的孔部(47c)的工序；
(d)在上述第二绝缘膜上形成腐蚀膜(51)的工序；
(e)选择性地去除上述腐蚀膜，形成露出上述配线的表面的开口(51a)，从而形成地锚孔(52)的工序；
(f)用导电材料在上述地锚孔及上述腐蚀膜上形成薄膜层(53)的工序；
(g)用腐蚀方法去除上述腐蚀膜的工序。
16.根据权利要求15所述的薄膜构造体的制造方法，上述开口(51a)从上述孔部(47c)仅后退第二规定距离(d2)而开口。
17.根据权利要求15所述的电极构造，上述孔部(47c)俯视时，呈现角(47r)形成圆形的多边形或椭圆形。
18.根据权利要求15所述的电极构造，上述开口(51a)俯视时，呈现角(51r)形成圆形的多边形或椭圆形。
19.根据权利要求15所述的薄膜构造体的制造方法，上述第一绝缘膜(33)及上述腐蚀膜(51)是氧化膜，上述第二绝缘膜(47)是氮化膜。
20.根据权利要求15所述的薄膜构造体的制造方法，上述第一绝缘膜的表面和上述配线的表面处于同一平面上。
CNB018164846A 2001-07-30 2001-07-30 电极构造、薄膜构造体的制造方法 Expired - Fee Related CN100355057C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/006566 WO2003012859A1 (fr) 2001-07-30 2001-07-30 Structure d'electrode et procede de fabrication d'une structure a film mince

Publications (2)

Publication Number Publication Date
CN1466775A true CN1466775A (zh) 2004-01-07
CN100355057C CN100355057C (zh) 2007-12-12

Family

ID=11737601

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018164846A Expired - Fee Related CN100355057C (zh) 2001-07-30 2001-07-30 电极构造、薄膜构造体的制造方法

Country Status (7)

Country Link
US (1) US6812568B2 (zh)
JP (1) JP4540983B2 (zh)
KR (1) KR20030059159A (zh)
CN (1) CN100355057C (zh)
DE (1) DE10196677B4 (zh)
TW (1) TW511162B (zh)
WO (1) WO2003012859A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101846563B (zh) * 2009-03-24 2012-09-05 三菱电机株式会社 半导体压力传感器及其制造方法
CN105390286A (zh) * 2014-08-26 2016-03-09 太阳诱电株式会社 薄膜电子零件
CN108169516A (zh) * 2016-12-07 2018-06-15 精工爱普生株式会社 物理量传感器、物理量传感器装置、电子设备及移动体

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4857883B2 (ja) * 2006-04-18 2012-01-18 三菱化学株式会社 窒化物半導体発光素子
DE102007063842B3 (de) * 2007-04-30 2015-10-22 Infineon Technologies Ag Verankerungsstruktur
US9076821B2 (en) 2007-04-30 2015-07-07 Infineon Technologies Ag Anchoring structure and intermeshing structure
DE102007020263B4 (de) 2007-04-30 2013-12-12 Infineon Technologies Ag Verkrallungsstruktur
JP2014033335A (ja) 2012-08-03 2014-02-20 Seiko Epson Corp Ｍｅｍｓ素子、電子機器、およびｍｅｍｓ素子の製造方法
WO2017169994A1 (ja) * 2016-03-29 2017-10-05 シャープ株式会社 液晶表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5788763A (en) 1980-11-21 1982-06-02 Hitachi Ltd Semiconductor device
JPS61245549A (ja) * 1985-04-24 1986-10-31 Hitachi Ltd 多層配線構造体
JPS63161648A (ja) * 1986-12-25 1988-07-05 Nec Corp 半導体装置
JPH02224336A (ja) * 1989-02-27 1990-09-06 Nec Corp 半導体装置の製造方法
JPH0689893A (ja) * 1991-11-11 1994-03-29 Nec Corp 半導体装置
JPH07297371A (ja) * 1994-04-26 1995-11-10 Nippon Precision Circuits Kk 半導体集積回路装置のコンタクトホール
JPH0878524A (ja) 1994-09-06 1996-03-22 Toshiba Microelectron Corp 半導体素子の接続パターン
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
US5550090A (en) * 1995-09-05 1996-08-27 Motorola Inc. Method for fabricating a monolithic semiconductor device with integrated surface micromachined structures
JPH11218543A (ja) * 1998-02-02 1999-08-10 Denso Corp 加速度センサ
JP3441358B2 (ja) * 1998-02-26 2003-09-02 日本電信電話株式会社 微小構造体の製造方法
DE19819456B4 (de) * 1998-04-30 2011-06-09 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauelements
US6187673B1 (en) * 1998-09-03 2001-02-13 Micron Technology, Inc. Small grain size, conformal aluminum interconnects and method for their formation
WO2003012853A1 (en) * 2001-07-26 2003-02-13 Mitsubishi Denki Kabushiki Kaisha Substrate and method for producing the same, and thin film structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101846563B (zh) * 2009-03-24 2012-09-05 三菱电机株式会社 半导体压力传感器及其制造方法
CN105390286A (zh) * 2014-08-26 2016-03-09 太阳诱电株式会社 薄膜电子零件
CN108169516A (zh) * 2016-12-07 2018-06-15 精工爱普生株式会社 物理量传感器、物理量传感器装置、电子设备及移动体
CN108169516B (zh) * 2016-12-07 2022-01-25 精工爱普生株式会社 物理量传感器、物理量传感器装置、电子设备及移动体

Also Published As

Publication number Publication date
JPWO2003012859A1 (ja) 2004-11-25
DE10196677B4 (de) 2014-03-13
US20030190817A1 (en) 2003-10-09
US6812568B2 (en) 2004-11-02
WO2003012859A1 (fr) 2003-02-13
CN100355057C (zh) 2007-12-12
DE10196677T5 (de) 2004-04-22
TW511162B (en) 2002-11-21
JP4540983B2 (ja) 2010-09-08
KR20030059159A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
CN1229878C (zh) 半导体发光元件及其制造方法
CN1466775A (zh) 电极构造、薄膜构造体的制造方法
CN1808122A (zh) 加速度传感器
CN1223015C (zh) 光电转换器件的制造方法和用该方法制造的光电转换器件
CN1610092A (zh) 半导体装置
CN1734764A (zh) 具有预防裂痕的环状结构的半导体装置及其制造方法
CN1576852A (zh) 半导体加速度传感器及其制备方法
CN1779469A (zh) 探针卡、测试垫及保护结构
CN1819160A (zh) 具有内装芯片和两侧上的外部连接端子的基板及其制造方法
CN101031674A (zh) 铝或铝合金的耐腐蚀处理方法
CN1601735A (zh) 半导体器件及其制造方法
CN1674223A (zh) 半导体器件及其制造方法
CN1793936A (zh) 加速度传感器及其制造方法
CN1883031A (zh) 制造片形结构的方法、特别是由硅制造片形结构的方法、所述方法的应用、和由此制备的片形结构、特别是由硅制造的片形结构
CN1703560A (zh) 复合梁
CN1763941A (zh) 带有铝电极和金属化电极的半导体器件
CN1292455C (zh) 半导体器件及其制造方法
CN1941344A (zh) 焊垫
CN1469154A (zh) 由共用衬底集中制作器件芯片的方法
EP4318599A8 (en) Selective passivated contact cell and preparation method therefor
CN1591023A (zh) 加速度传感器
KR20090034788A (ko) 릴리프된 활성 영역을 가지는 다이를 포함하는 집적 회로 패키지 시스템
CN1097849C (zh) 半导体芯片及半导体芯片的制造方法
CN1271684C (zh) 电子器件的制造方法
US7508083B2 (en) Electronic component comprising a semiconductor chip and a plastic housing, and method for producing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071212

Termination date: 20180730