CN1455439A - 掩模的制造方法和半导体集成电路器件的制造方法 - Google Patents

掩模的制造方法和半导体集成电路器件的制造方法 Download PDF

Info

Publication number
CN1455439A
CN1455439A CN03103366A CN03103366A CN1455439A CN 1455439 A CN1455439 A CN 1455439A CN 03103366 A CN03103366 A CN 03103366A CN 03103366 A CN03103366 A CN 03103366A CN 1455439 A CN1455439 A CN 1455439A
Authority
CN
China
Prior art keywords
mask
mentioned
light
inspection
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03103366A
Other languages
English (en)
Inventor
长谷川昇雄
早野胜也
久保真二
古泉裕弘
高谷洋宣
法元盛久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Hitachi Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd, Hitachi Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of CN1455439A publication Critical patent/CN1455439A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/56—Organic absorbers, e.g. of photo-resists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

课题在于缩短掩模的制作时间。在用光刻胶膜构成遮光体的掩模RM的缺陷检查中，采用使用异物检查装置CIS，读取对照射到掩模RM上的检查光的反射光、透过光或这两方的光学信息的办法，检查掩模RM上边的光刻胶图形的卷边、膜减薄、异物等这样的缺陷的有无。就是说，在掩模RM的检查中，可以不进行要求多的测定时间和高级技术的比较检查来进行缺陷检查。因此，可以简化掩模RM的检查工序，还可以缩短掩模的检查时间。

Description

掩模的制造方法和半导体 集成电路器件的制造方法
[技术领域]
本发明涉及掩模的制造方法和半导体集成电路器件的制造方法，特别是涉及在曝光技术中用之有效的技术。
[背景技术]
可以在曝光技术中使用的一般的掩模，具有在对曝光光束透明的掩模基板上边设置由铬等之类的金属膜构成的遮光图形的构造。其制造工序，例如有如下的工序。首先，向透明的掩模基板上边淀积曝光用的由铬等构成的金属膜，向其上边涂敷电子束感应光刻胶膜。接着，用电子束描画装置等向电子束感应光刻胶膜的规定部位照射电子束，使之显影以形成光刻胶图形。然后，采用以该光刻胶图形为刻蚀掩模对下层的金属膜进行刻蚀的办法，形成由金属膜构成的遮光图形。最后，除去剩下的电子束感应光刻胶膜制造掩模。但是，若使用该构成的掩模，由于存在着制造工序数多，造价高的问题或要用各向同性刻蚀加工遮光图形因而加工尺寸精度下降的问题。作为考虑到这些问题的技术，例如，在特开平5-289307号公报中公开了这样的技术：利用通常的电子束感应光刻胶膜或光感应光刻胶膜对ArF准分子激光可使透过率为0％，用光刻胶膜构成掩模基板上边的遮光图形。另外，在株式会社工业调查会1996年8月20日初版第1次印刷发行的‘光掩模技术的故事’p63-p75中，对掩模的缺陷检查技术、缺陷修正技术等详细地进行了说明。
[发明内容]
倘采用上边所说的用光刻胶膜构成遮光图形的掩模，则可以不再需要铬的刻蚀工序或光刻胶膜的除去工序，可以缩短掩模的制造时间，提高掩模上图形的尺寸精度，降低缺陷和掩模的造价等。但是，存在着如下的课题：对于用光刻胶膜构成遮光图形的掩模来说，仅仅进行了探讨，至于在实际生产方面如何提高缺陷检查的生产能力则未进行充分的考虑。
本发明的目的在于提供可以缩短掩模的制造时间的技术。
此外，本发明的另一个目的在于提供可以缩短半导体集成电路器件的制造时间的技术。
本发明的上述以及其它的目的和新的特征，可从本说明书的叙述的所附附图了解清楚。
在本申请中所公开的发明之内，代表性发明的概要如下。
就是说，本发明，在用光刻胶膜构成遮光体的掩模的检查中，具有读取相对照射到掩模上的检查光的反射光、透过光或这两方的光学信息，检查上述掩模的工序。
此外，本发明具有：向用光刻胶膜构成遮光体的掩模照射检查光的工序；采用读取借助于上述检查光的照射从上述掩模得到的反射光或透过光中的至少一方的光学信息的办法检查上述掩模的工序；借助于使用经上述检查工序得到的掩模的缩小投影曝光处理把所希望的图形复制到晶片上边的光刻胶膜上的工序。
在本专利申请所公开的发明之内，用代表性的发明得到的效果，简单地说来如下。
就是说，在用光刻胶膜构成遮光体的掩模的检查中，采用读取对照射到掩模上的检查光的反射光、透过光或该两方的光学信息，检查上述掩模的办法，由于可以缩短掩模的检查时间，故可以缩短掩模的制造时间，使掩模的交货期缩短成为可能。
此外，由于可以缩短掩模的交货期，故可以缩短用掩模制造的半导体集成电路器件的制造时间，使半导体集成电路器件的交货期的缩短成为可能。
[附图说明]
图1是作为本发明的一个实施形态的掩模的制造工序中的主要部分剖面图。
图2是接在图1后边的掩模的制造工序中的主要部分剖面图。
图3是本发明的一个实施形态的掩模的缺陷发生的状况和检查方法的说明图。
图4是本发明的一个实施形态的掩模的缺陷发生的状况和检查方法的说明图。
图5是在本发明的一个实施形态的掩模的检查工序中使用的异物检查装置的一个例子的说明图。
图6是用图5的异物检查装置进行检查的作为检查对象的掩模的主要部分剖面图。
图7的说明图模式性地示出了用图6的异物检查装置进行检查的被检查面的状态。
图8的曲线图用反射光强度的检测波形模式性地示出了图7的情况。
图9是作为检查对象的掩模的主要部分剖面图。
图10是图9的掩模的反射光和透过光的强度分布的说明图。
图11的说明图示出了图10的透过光强度和反射光强度的差分的分布。
图12是本发明者所研究的通常的掩模制造工序中的主要部分剖面图。
图13是接在图12后边的掩模制造工序中的主要部分剖面图。
图14是接在图13后边的掩模制造工序中的主要部分剖面图。
图15是接在图14后边的掩模制造工序中的主要部分剖面图。
图16是经图12到图15的工序制成的掩模的主要部分剖面图。
图17是存在缺陷的通常掩模的主要部分剖面图。
图18的说明图模式性地示出了用图17的通常掩模的异物检查装置进行检查的被检查面的状态。
图19的曲线图用反射光强度的检测波形模式性地示出了图18的情况。
图20是用来说明芯片到芯片比较检查法的通常掩模的全体平面图。
图21是作为本发明的一个实施形态的掩模的全体平面图。
图22是图21的A1-A1线的剖面图。
图23是作为本发明的一个实施形态的掩模的全体平面图。
图24是图22的A2-A2线的剖面图。
图25是作为本发明的一个实施形态的掩模的全体平面图。
图26是图24的A3-A3线的剖面图。
图27是作为本发明的一个实施形态的掩模的制造工序的流程图。
图28是在本发明的一个实施形态中使用的曝光装置的一个例子的说明图。
图29是本发明的一个实施形态的半导体集成电路器件的一个例子的主要部分剖面图。
图30是作为本发明的另一个实施形态的掩模的制造工序的流程图。
图31是作为本发明的再一个实施形态的掩模的制造工序的流程图。
图32是作为本发明的另一个实施形态的掩模的主要部分平面图。
图33是图32的y1虚线的剖面图。
图34是图32和图33的掩模用异物检查装置得到的检测波形的波形图。
图35是孔图形复制用的通常掩模的主要部分平面图。
图36是图35的y1虚线的剖面图。
图37是图35和图36的掩模用异物检查装置得到的检测波形的波形图。
图38的波形图示出了电子束感应光刻胶膜的厚度和异物检查装置的来自电子束感应光刻胶膜对检查光的反射光的反射率之间的关系。
[具体实施方式]
在详细地说明本发明之前，首先说明在本专利申请中术语的意义。
1.所谓晶片，指的是在半导体集成电路的制造中使用的硅单晶衬底(半导体晶片或半导体集成电路晶片，一般地说，大体上是平面圆形形状)、蓝宝石衬底、玻璃衬底、其它的绝缘、反绝缘或半导体衬底等以及它们的复合衬底。
2.所谓器件面，指的是晶片的主面而且在该面上将要用光刻形成与多个芯片区域对应的器件图形的面。
3.掩模，是已描画上图形原图的基板的总称，包括要形成图形的原有尺寸的数倍的图形的原版。可以在使用可见光、紫外光等的曝光装置中使用。
4.通常的掩模(金属掩模或铬掩模)，指的是在透明的掩模基板上边已用遮光图形和光透过图形形成了掩模图形的一般性掩模。
5.半色调型相移掩模，是相移掩模的一种，是兼用移相器和遮光膜的半色调膜的透过率大于1％小于40％，且具有在与无该掩模的部分进行比较时的相移量使光的相位进行反转的半色调移相器的相移掩模。
6.光刻胶掩模或光刻胶遮光体掩模，在本专利申请中，所说的光刻胶掩模，一般地说指的是用电子束(离子束)或光(真空紫外、远紫外、近紫外等的紫外线、可见光)等的能束描画或光刻的手法使以感光性光刻胶为基础的膜感光以在掩模基板上边形成图形的掩模。作为遮光膜来说，将屏蔽真空紫外、远紫外、近紫外等的紫外线、可见光的全部或一部分。感光性是上述树脂自身的属性(但是，若有必要，有时候还要添加进光吸收剂或光散射物质)，假定以卤化银等的添加组成物构成感光性主体的乳胶状掩模等，作为原则，不与这里所说的光刻胶掩模对应。就是说，并不是在显影后才发挥所希望的遮光性的掩模，而是在显影之前，或者在涂敷(等)到掩模基板上边的那一时刻就具有遮光性的掩模。但是，不言而喻，包括上述那些在内不允许含有各种的添加物。光刻胶，一般地说，虽然是以有机树脂为主要的树脂成分的光刻胶，但是却允许添加无机物。
7.在半导体的领域内紫外线如下那样地进行分类。把波长小于400nm左右大于50nm左右的叫做紫外线，把大于300nm的叫做近紫外线，把小于300nm大于200nm的叫做远紫外线，把不到200nm的叫做真空紫外线。另外，在本专利申请的实施形态，不言而喻，在由小于250nm大于200nm的KeF准分子激光形成的远紫外区域中，也是可能的。此外，在小于100nm大于50nm的紫外线的短波长一端区域和从400nm左右到500nm左右的可见短波长一端区域中应用本发明的原理，也同样是可能的。
8.在说‘遮光(遮光区域、遮光膜、遮光图形等)’时，表明具有在向该区域照射的曝光光束之内，使小于40％的曝光光束透过的光学特性。一般地说，可以使用从数％到小于30％的遮光区域、遮光膜、遮光图形等。特别是，在取代现有的铬掩模使用的双态掩模(或双态遮光图形)的情况下，其遮光区域的透过率大体上是0，就是说，是小于1％，理想地说小于0.5％，更为实际地说小于0.1％。另一方面，在说‘透明(透明膜、透明区域)’时，表明具有使向该区域照射的曝光光束之内60％以上透过的光学特性。透明区域的透过率大体上为100％，就是说，为90％以上，理想地说为99％以上。
9.对于掩模遮光材料在说‘金属’时，指的是铬、氧化铬、其它金属的同样的化合物，广义地说包括含有金属元素的单体、化合物、复合体等且具有遮光作用的材料。
10.所谓光刻胶膜，一般地说，其构成为以有机溶剂、基础树脂和感光剂为主要成分再加上其它的成分。指的是感光剂借助于紫外线或电子束等之类的曝光光束产生光化学反应，由该光化学反应得到的生成物，或者借助于由该光化学反应得到的生成物变成为触媒的反应，使基础树脂向显影液中溶解的溶解速度显著变化，借助于曝光或曝光后进行的显影来形成图象的膜。把在曝光部分中进行的显影液向基础树脂中溶解的溶解速度从小向大变化的光刻胶膜叫做正型的光刻胶，把在曝光部分中进行的显影液向基础树脂中溶解的溶解速度从大向小变化的光刻胶膜叫做负型的光刻胶。在一般的光刻胶膜中，虽然在主成分中不含无机材料，但是，作为例外把含有Si的光刻胶膜也包括在该光刻胶膜之内。一般的光刻胶膜和感光性SOG(旋涂玻璃)之间的不同是这一点：在感光性SOG的情况下，在主成分中含有Si-O或Si-N等，该部分是无机材料。感光性SOG的主骨架，是SiO2。是有机还是无机的不同，由在终端部分中是否含有CH3等的键来决定。一般地说，用有机使之终端化的这一方是稳定的，使用得很广，但是，在有机或无机中的任何一方都是可能的，与感光性SOG的主要部分无关。
11.在说半导体集成电路器件时，指的不仅仅是在硅晶片或蓝宝石衬底等之类的半导体或绝缘体衬底上边制作的集成电路，除去已特别明示出不是这样的情况的意思之外，规定还包括TFT(薄膜晶体管)和STN(超扭曲向列)液晶那样的在玻璃等之类的其它的绝缘基板上边制作的集成电路。
12.孔图形，指的是在晶片上边具有等于或小于曝光波长的二维尺寸的接触孔、贯通孔等的微细图形。一般地说，在掩模上边是正方形或接近于正方形的长方形，或八角形等的形状，而在晶片上边则多接近于圆形。
13.线图形，指的是在晶片上边形成布线等的带状的图形。
在以下的实施形态中，为了方便起见，在需要时，要分割成多个部分或多个实施形态进行说明，但是除去特别说明的情况之外，这些部分或实施形态彼此并没有什么关系，一方和另一方处于是另一方的一部分或全部的变形例、细节或补充说明等的关系。
此外，在以下的实施形态中，在谈及要素的数等(包括个数、数值、量、范围等)的情况下，除去特别说明的情况和原理上已清楚地限定于特定的数的情况等之外，也可以大于或小于特定的数而不限于该特定的数。
再有，在以下的实施形态中，其构成要素(也包括要素步骤等)除去已特别明示的情况和原理上被认为显然是必须的情况等之外，当然并不是非如此不可。
同样，在以下的实施形态中，在谈及构成要素的形状、位置关系等时，除去已特别明示的情况和原理上被认为不是这样的情况等之外，规定为包括实质上与该形状近似或类似的形状等。这种情况对于上述数值和范围来说也是同样的。
此外，在用来说明本实施形态的全部附图中那些具有同一功能的部分赋予同一标号而省略其反复的说明。
此外，在本实施形态中使用的图面中，即便是平面图，为了便于看图，有时候也要加上阴影。
此外，在本实施形态中，把代表场效应晶体管的MIS·FET简写为MIS，把P沟型的MIS·FET简写为pMIS，把n沟型的MIS·FET简写为nMIS。
以下，根据附图详细地说明本发明的实施形态。
(实施形态1)
图1和图2示出了本实施形态1的掩模制造工序中的主要部分剖面图。首先，如图1所示，准备构成本实施形态1的掩模的掩模基板1。该掩模基板1，由例如对曝光光束透明的平板状的合成石英玻璃板构成，具有第1主面和其相反面(背面)一侧的第2主面。接着，在该掩模基板1的第1主面上边，涂敷上例如负型的电子束感应光刻胶膜2之后，向所希望的图形的部分选择性地照射电子束EB。然后，采用用通常的方法进行显影处理的办法，如图2所示，制作成在掩模基板1的第1主面上边形成了所希望形状的光刻胶图形2a的掩模RM。该光刻胶图形2a，由对使用本实施形态1的掩模RM的曝光装置的曝光光束进行遮光的材料构成，具有与在上述通常的掩模中用做遮光材料的铬(Cr)等同样地对曝光光束进行遮光的特性。另外，至于象本实施形态1的掩模RM这样的光刻胶掩模，已在例如包括本申请发明者在内的特愿平11-185221号(平成11年6月30日提出申请)、特愿2000-246466号(平成12年8月15日提出申请)、特愿2000-246506号(平成12年8月15日提出申请)、特愿2000-308320号(平成12年10月6日提出申请)、特愿2000-316965号(平成12年10月17日提出申请)或特愿2000-328159号(平成12年10月27日提出申请)等中进行了报导。
其次，借助于图3和图4对本实施形态1的掩模RM这样的光刻胶掩模中的缺陷发生的状况及其检查方法进行说明。首先，如图3所示，在向掩模基板1的第1主面上边，涂敷电子束感应光刻胶膜2时，人们担心在电子束感应光刻胶膜2中存在着异物3a，在图形形成时会变成为缺陷。作为其处理方法，在本实施形态1中，在涂敷上电子束感应光刻胶膜2之后，借助于在半导体集成电路器件的制造工序或掩模的制造工序中一般地说都使用的异物检查装置进行缺陷检查，在存在着缺陷的情况下，就除去在掩模基板1的第1主面上边的电子束感应光刻胶膜2，进行再生处理。另一方面，使在该缺陷检查中已合格的光刻胶涂敷完毕的掩模基板向其次的工序前进。就是说，经过通常的电子束描画处理和显影处理后在掩模基板1的第1主面上边形成所希望的光刻胶图形。图4示出了已形成了该光刻胶图形2a后的掩模基板1的主要部分剖面图。在这里，除去所希望的光刻胶图形2a之外，还示出了异物3b、光刻胶图形2a的卷边2a1、光刻胶图形2的膜减薄2a2等之类的缺陷。在本实施形态1中，用与上述同样的异物检查装置检查这样的缺陷。
作为上述异物检查装置，代表性的装置例如有KLA公司的STARlight(星光)等。用图5说明异物检查装置的一个例子。该异物检查装置CIS，可以进行关于用照射到掩模RM上的检查光的透过光进行的检查、用反射光进行的检查、使用透过光和反射光的检查以及相移原理的检查，可以得到来自被检查物(掩模RM)的各种各样的信息。从激光光源C1射出的检查光IL，通过扫描器Csc和分束器Cbs，通过物镜Cl1照射到载物台Cst上边的被检查用的掩模RM上。掩模RM，以使其第1主面(就是说，已形成了光刻胶图形2a的面)朝向激光光源C1一侧的状态被载置到载物台Cst上边。透过了该掩模RM后的光，通过聚光透镜Cl2用透过光检测器Ctd检测。另一方面，从掩模RM反射的光通过分束器Cbs、聚光透镜Cl3用反射光检测器Crd进行检测。被检测到的信号通过路径C2、C3后用中间系统Ccs和控制用计算机Ccc进行处理，判定缺陷的有无。缺陷信息等的数据，被保存在数据库保存部分Cdm中。作为检查光，使用例如波长365nm或436nm的长波长的激光。当然作为检查光也可以使用短波长的光。借助于此，就可以提高检查的分辨能力。此外，图5中的标号Cm是用来形成在进行关于相移原理的检查时会产生相位差那样的光的路径的反射镜。
其次，说明用该异物检查装置CIS进行的掩模检查的可否。图6到图8示出了用异物检查装置CIS检查光刻胶掩模的情况。图6示出了存在上述缺陷的光刻胶掩模(掩模RM)的主要部分剖面图。异物3c、3d，和光刻胶图形2a的卷边2a1和光刻胶图形2a的膜减薄部分2a2是异常部分。图7示出了检测来自该掩模RM的反射光时得到的信息。图7模式性地示出了掩模RM的被检查对象面(就是说，第1主面)的主要部分的状态。圆状的异物3c、3d，归因于被照射上的检查光的散射的影响而呈现黑色。另一方面，卷边2a1和膜减薄2a2归因于电子束感应光刻胶膜2的有效性的膜厚变动的影响使得在电子束感应光刻胶膜2的面内产生的检查光的干涉的状态发生变化，表现为反射光的强度的变化。图8的曲线图以反射光强度的检测波形模式性地示出了图7的情况。偏离开在没有缺陷的通常的光刻胶图形2a的部分处得到的光强度的范围的部分与缺陷部分对应。如上所述，倘采用本实施形态，采用检查在掩模RM中的通常的光刻胶图形2a的部分处得到的反射光强度的级别的差异的办法，就可以判断掩模RM中的缺陷的有无。
此外，如图9到图11所示，也可以根据反射光和透过光的光强度之差效率良好地检测掩模的缺陷部分。图9是检查对象的掩模的主要部分剖面图，图10是图9的掩模的反射光和透过光的强度分布，图11示出了图10的透过光强度和反射光强度的差分的分布。在这里，为了便于说明，示出了铬掩模的情况(在光刻胶掩模的情况下，由于反射光和透过光的强度不明确而难于说明，故用铬掩模的情况进行说明)。来自铬掩模的透过光TL和反射光RL1因图形4a的有无而彼此反转，彼此的差分大体上将变成为0。但是。在铬掩模上边存在着异物3e等的情况下，照射到异物3e上的检查光在异物3e的表面上进行散射的结果，来自异物3e的反射光RL2的光强度降低，与来自图形4a反射光的强度比较变成为小的值。两者的差分呈现最大值，可以识别为缺陷。在掩模RM的情况下，反射光强度由于依赖于遮光膜的厚度而变化，故虽然不一定就可以得到高的检测强度，但是采用调节遮光膜的厚度的办法，就可以调整反射强度，要想提高正常图形和缺陷的辨别率，目的为提高检测灵敏度的膜厚调整是有效的。具体地说，在光刻胶图形的检测光透过率高的情况下，由于透过光强度增大，故理想的是减小反射光强度。例如，设光刻胶膜厚为λ/4n、3λ/4n、5λ/4n(其中，λ为检测光波长，n为光刻胶膜在检测光下的折射率)等。这样一来，透过光和反射光的差分减小，缺陷辨别率提高。但是，取决于光刻胶膜的折射率虽然不能说上述的条件肯定是合适的，但是，在这里想说的是为了提高缺陷的辨别率，调整光刻胶膜膜厚是有效的。
如上所述，若使用光刻胶掩模，则由于直接使电子束感应光刻胶膜2变成为图形，故所希望的图形和缺陷(异物)的形状、透过率、反射率、膜厚等的性质就不同。于是，在本实施形态1的掩模RM的缺陷检查中，采用读取借助于对于检查光从掩模RM进行反射的光、通过掩模RM的光，或其反射光和透过光这两方的光得到的光学信息的办法，来判定掩模RM的缺陷的有无。
相对于此，对于通常的掩模的情况，说明难于用异物检查装置进行缺陷检查的情况。这起因于两者的掩模的制造工序的不同。图12到图15示出了通常掩模的制造工序中的主要部分剖面图。此外，图16示出了经由图12到图15的掩模制造工序作成的通常的掩模NM的主要部分剖面图。首先，如图12所示，在掩模基板1的第1主面上边，淀积上例如铬(Cr)等之类的金属膜4之后，如图13所示，向金属膜4上边用通常的方法涂敷电子束感应光刻胶膜2。在这里示出的是在电子束感应光刻胶膜2中存在着异物3a的情况。接着，如图14所示，用通常的方法进行曝光、显影处理在所希望的部分上形成光刻胶图形2a。在这里，示出的是在该阶段中，存在着异物3a、3b的情况。然后，采用以光刻胶图形2a为刻蚀掩模，施行湿法刻蚀处理或干法刻蚀处理的办法，刻蚀除去从光刻胶图形2a露出来的金属膜4。借助于此，如图15所示，形成金属图形4a。这时，若存在着异物3a、3b，则在进行以光刻胶图形2a为掩模的金属膜4的选择加工时，异物3a、3b也将变成为刻蚀掩模，该异物3a、3b的图形被复制为金属图形4a1、4a2。然后，采用除去光刻胶图形2a的办法，如图16所示，作成以金属图形4a为遮光体的通常的掩模NM，但是，遗憾的是归因于异物而被复制的金属图形4a1、4a2原封不动地留了下来。就是说，所希望的金属图形4a和由异物产生的金属图形4a1、4a2，就变成为具有相同的性质。
其次，图17到图19示出了用上述异物检查装置检查该通常的掩模NM的检查结果。图17是存在上述缺陷的通常的掩模(掩模NM)的主要部分剖面图，图18示出了在检测来自该通常的掩模NM的被检查对象面(就是说，第1主面)的反射光时得到的信息。所希望的金属图形4a和构成缺陷的金属图形4a1、4a2，由于都是铬(Cr)等之类的金属膜，故得不到光学性的差。图19模式性地示出了来自通常的NM的第1主面的反射光强度的检测波形。不论是所希望的金属图形4a还是构成缺陷的金属图形4a1、4a2，都变成为同一反射光强度，因而将判断为不能辨别所希望的图形和缺陷。为此，就如上述通常的掩模或半色调型相移掩模等那样，在以光刻胶图形为刻蚀掩模，对遮光膜或半透明膜等之类的掩模材料进行加工的情况下，就必须进行对掩模设计数据和加工后的掩模图形进行比较的芯片对数据库比较检查法或图20所示的那样的芯片对芯片比较法等之类的比较检查。该芯片对芯片比较检查法，是一种在1块掩模NM的第1主面内，存在着2个以上的同一芯片复制区域61A、61B的情况下，比较检查作为芯片复制区域61A、61B内的彼此对应部位的图形部分62A、62B的形状，以检测在缺陷部分63、64处在两者的透过光信号中产生差，并判断为缺陷的方法。这样的比较检查，与异物检查方式比较，在测定上要花费更多的时间。此外，由于缺陷检查需要高级的技术，故检查装置的造价与图形描画装置是同等程度的，是昂贵的。为此，除去妨害掩模的交货期缩短之外，还成为掩模价格昂贵的原因。
相对于此，在本实施形态1的情况下，在光刻胶掩模的检查(有无异物存在和所希望的遮光图形自身的良否判定)中，发现即便是不使用上述比较检查也可以用异物检查装置进行缺陷的检测。结果是，由于可以实现掩模检查的大幅度地简化，故可以缩短掩模的制造时间，可以提高掩模制造的吞吐率，使得缩短掩模的交货期成为可能。此外，由于可以减少掩模的检查所需要的费用，故可以降低掩模的价格。为此，可以减低以该掩模制造的半导体集成电路器件的成本。
但是，本实施形态1的掩模检查工序，是与光刻胶掩模这一新的掩模检查有关的工序，其基本概念是不使用上述比较检查的缺陷检查。本实施形态1的一个特征是：在掩模检查中，采用读取来自缺陷(异物等)自身的光学信息而不使用比较(不使用图形的信息)来判定缺陷的有无。使用异物检查装置，这在通常的掩模的异物检查中也使用，作为从各种的观点来看最为合适的装置而举出的例子，本实施形态1的本质，是在掩模的检查中，并不限定于使用异物检查装置，此外，也不仅仅使用异物检查装置。
其次，用图21到图26说明本实施形态1的光刻胶掩模的具体的构造例。
图21和图22的掩模RM1，示出了正型光刻胶遮光型掩模的一个例子。图21和图22分别示出了掩模RM1的整体平面图和图21的A1-A1线的剖面图。在构成掩模RM1的掩模基板1的第1主面的中央，配置有与晶片上边的芯片区域对应的平面矩形形状的芯片复制区域CAm。芯片复制区域CAm的外周，则变成为外围区域。该掩模RM1的特征在于：芯片复制区域CAm及其外侧的外围区域的一部分已用遮光用的正型的电子束感应光刻胶膜2被覆起来，但是，在防护构件框PEf的粘接部分或各种制造装置与掩模基板1接触的部分上，却没有电子束感应光刻胶膜2。掩模RM1的外围区域的不要的电子束感应光刻胶膜2部分，可用电子束描画或紫外线曝光或溶解剥离等的办法选择性地除去。在掩模RM1的芯片复制区域CAm和外围区域内，除去电子束感应光刻胶膜2的一部分后分别形成有多个光透过图形5a、5b。该光透过图形5a，被复制为晶片上边的集成电路图形。此外，光透过图形5b，是把集成电路图形复制到掩模基板1上边时，在掩模基板1和电子束描画装置之间的位置对准中使用的标记。此外，在比防护构件PE的防护构件框PEf还往外侧的外围区域上形成的金属图形6a，是在掩模RM与晶片或掩模RM与缩小投影曝光装置之间的位置对准中使用的掩模，例如，由铬等之类的遮光用的金属膜构成。此外，在掩模RM1的外围区域中，在防护构件PE的4个拐角附近用矩形形状的虚线示出的4个接触区域7，示出了与缩小投影曝光装置的载物台Est的真空吸引口部分进行接触的部分。
其次，图23和图24的掩模RM2，示出了负型光刻胶遮光型掩模的一个例子。图23示出了掩模RM2的整体平面图，图24示出了图23的A2-A2线的剖面图。若使用作为用来形成遮光体的电子束感应光刻胶膜使用负型的光刻胶膜的该类型的掩模RM2，则可以采用用电子束扫描或紫外线曝光选择性地剩下要形成遮光体的光刻胶图形2a、2b、2c的办法作成掩模。为此，在掩模RM的外围区域中，在与曝光装置之间的接触部分等处的电子束感应光刻胶膜可以进行通常除去而无须特别地除去。就是说，没有必要追加特别的工序来除去掩模RM2的外围区域的电子束感应光刻胶膜。但是，为防止用步进式光刻方式等复制到晶片上边的图形彼此多重曝光而配置有带状的光刻胶图形2b，这是其特征。该光刻胶图形2b，是沿着其外周配置以便界定芯片复制区域CAm的遮光图形。芯片复制区域CAm内的多个光刻胶图形2a可以作为晶片上边的集成电路进行复制。此外，在外围区域内，配置在框状的光刻胶图形2a的外周上的多个光刻胶图形2c，是在把集成电路图形复制到掩模基板1上时，在掩模基板1与电子束描画装置之间的位置对准中使用的标记。
其次，图25和图26的掩模RM3，示出了用光刻胶遮光材料形成了通常的掩模的一部分的部分光刻胶掩模的一个例子。图25示出了掩模RM3的整体平面图，图26示出了图25的A3-A3线的剖面图。在掩模RM3的芯片复制区域CAm上，除去配置有遮光用的多个金属图形4a之外，在芯片复制区域CAm的一个区域上，还配置有遮光用的多个光刻胶图形2a。该金属图形4a和光刻胶图形2a，是用来复制集成电路图形的图形。从芯片复制区域CAm的外周到掩模基板1的外周，都用金属图形4b被覆起来。除去该金属图形4b的一部分后形成多个光透过图形5b、5c。光透过图形5b，是相当于上述掩模RM2的光刻胶图形2c的标记图形。此外，光透过图形5c，是相当于上述掩模RM2的金属图形6a的标记图形。防护构件框PEf被粘接到金属图形4b上。此外，载物台Est与金属图形4b接触。对于该掩模RM3来说，就金属图形4a、4b来说，要预先用对通常的芯片比较或设计数据与掩模图形进行比较的方法等检测缺陷，在需要进行修正的情况下要进行适宜修正。然后，形成遮光用的光刻胶图形2a，用上边所说的本实施形态1的方法，就是说用使用异物检查装置的方法进行检查。其结果是，可以检测在光刻胶图形2a的形成区域以外的部分的异物3f等之类的缺陷，或光刻胶图形2a的形成区域内的异物3g等之类的缺陷，可以进行无缺陷掩模RM3的保证。另外，对于部分光刻胶掩模来说，已在例如本发明者的特愿2000-206728号或特愿2000-206729号(申请日期都是平成12年7月7日)中进行了讲述。
其次，图27示出了本发明的一个实施形态的掩模的制造工序的流程图。准备掩模基板1，其次，用通常的方法向掩模基板1的第1主面上边涂敷电子束感应光刻胶膜2(图27的工序100、101)。其次，对掩模基板1进行上边所说的异物检查(第1检查)，把没有异物的基板当作合格品向下一个工序前进(图27的工序102、103A)。有异物的基板向再生处理前进，变成为掩模基板1后进行再利用(图27的工序103B)。在再生处理中，要剥离(除去)掩模基板1上边的电子束感应光刻胶膜2。没有异物的掩模基板1，例如，用电子束描画装置或使用紫外线的曝光装置等进行曝光，用通常的方法进行显影，形成所希望的光刻胶图形，制作具有光刻胶遮光体的掩模RM、RM1到RM3(图27的工序104)。然后，为了防止异物的附着，要立即安装防护构件(图27的工序105)。其次，对所制作的掩模RM、RM1到RM3，用上边所说的异物检查装置进行检查(第2检查)，把没有缺陷的掩模RM、RM1到RM3捆包起来装运(图27的工序106、107)。在这里，在已发现有异物或缺陷的情况下，就返回再生处理，对掩模基板1进行再利用。
如上所述，在以本实施形态1的光刻胶掩模为遮光体的掩模RM、RM1到RM3的情况下，由于没有异物等被复制到别的掩模材料(例如铬)上的情况，故可以辨别掩模图形和异物等的缺陷。为此，在本实施形态1中，在掩模RM、RM1到RM3的检查中，由于可以保证没有缺陷而无须使用用比较检查检测缺陷的缺陷检查，故与使用比较检查的情况比较，可以简化掩模的检查工序，此外，还可以缩短掩模的检查时间。因此，可以以低价格、短时间制作掩模。
其次，用图28说明使用上述掩模RM、RM1到RM3的曝光方法的一个例子。另外，在图28中，虽然为了说明曝光装置的功能，仅仅示出了必要的部分，但是，其它的在通常的曝光装置(扫描器或步进式光刻机)中所必要的部分与通常的范围是同样的。
曝光装置EXP，是例如缩小比为4∶1的扫描式缩小投影曝光装置(扫描器)。曝光装置EXP的曝光条件，例如如下所示。就是说，曝光光束Lp，例如使用曝光波长248nm左右的KrF准分子激光，光学透镜的孔径数NA＝0.65，照明的形状是圆形，相干性(σ)值＝0.7。作为掩模，使用上边所说的掩模RM、RM1、RM2、RM3等那样的光刻胶掩模和通常的掩模。但是，曝光光束Lp并不限定于上述曝光光束，可以有种种的变更，例如，也可以使用g线、i线、ArF准分子激光(波长193nm)或F2气体激光(波长157nm)。
从曝光光源E1发出的光，通过蝇眼透镜E2、孔径E3、聚光透镜E4、E5和反射镜E6对掩模(在这里是原版)RM进行照明。在光学条件之内，相干性采用使孔径E3的开口部分的大小变化的办法进行调整。在掩模RM上边，设置有用来防止因异物附着产生的图形复制不合格等的上述防护构件PE。已描画在掩模RM上边的掩模图形，通过投影透镜E7向本身为处理基板的晶片8上边投影。另外，掩模RM，被载置到用掩模位置控制装置E8和反射镜E9进行控制的载物台Est上边，其中心与投影透镜E7的光轴已进行了正确的位置对准。掩模RM，在其第1主面朝向晶片8的主面(器件面)，第2主面朝向聚光透镜E6的状态下被载置到载物台Est上边。因此，曝光光束Lp从掩模RM的第2主面一侧照射，透过掩模RM后，从掩模RM的第1主面一侧向投影透镜E7照射。
晶片8在使其主面朝向投影透镜E7一侧的状态下被真空吸附到样品台E11上边。在晶片8的主面上边，涂敷有对曝光光束感光的光刻胶膜。样品台E11，被载置到在对投影透镜E7的光轴方向，就是说，对样品台E11的基板载置面垂直的方向(Z方向)上可以移动的Z载物台E12上边，然后，再被装载到在对样品台E11的基板载置面平行的方向上可移动的XY载物台E113上边。Z载物台E12和XY载物台E13，由于根据来自主控制系E14的控制指令借助于各自的驱动装置E15、E16进行驱动，故可以移动到所希望的曝光位置。该位置，作为被固定到Z载物台E13上的反射镜E17的位置可以用激光测长仪E18正确地监测。此外，晶片8的表面位置，可以用通常的曝光装置所具有的焦点检测装置进行测量，采用根据测量结果来驱动Z载物台E12的办法，就可以使晶片8的表面总是与投影透镜E7的成象面一致。
掩模RM和晶片8，根据缩小比同步地进行驱动，曝光区域边在掩模RM上边扫描边把图形缩小复制到晶片8上边。这时，晶片8的表面位置也借助于上边所说的装置对于晶片8的扫描动态地进行驱动控制。在使掩模RM上边的电路图形对在晶片8上边形成的电路图形重叠起来曝光的情况下，用对准检测光学系统检测在晶片8上边形成的标记图形的位置，根据该检测结果定位晶片8以进行重叠复制。主控制系统E14已与网络装置电连，使得可以进行曝光装置EXP的远距离监视。在上述的说明中，虽然说明的是作为曝光装置使用扫描式缩小投影曝光装置(扫描器)的情况，但是，并不限定于此，例如也可以使用采用对于掩模上边的电路图形的投影象使晶片进行步进式光刻的办法，把掩模上边的电路图形复制到晶片上边的所希望的部分上的缩小投影曝光装置(步进式光刻机)。
倘采用这样的本实施形态1，由于可以缩短掩模的制作时间，可以缩短交货期，故可以大幅度地缩短要用掩模制造的半导体集成电路器件的开发时间和制造时间。为此，可以缩短半导体集成电路器件的交货期。因此，可以应对象ASIC(专用集成电路)等的要求短交货期的多品种小批量生产品的开发和制造。此外，由于可以降低掩模的成本，故可以降低半导体集成电路器件的成本。为此，即便是象ASIC那样不可能期待因大量生产而使价格降低的产品，也可以降低价格。
其次，用图29对使用上边所说的掩模RM、RM1到RM3和通常的掩模的曝光方法制造的半导体集成电路器件的一个例子进行说明。
图29示出了该半导体集成电路器件的主要部分剖面图。构成从上述晶片8切出的半导体芯片的半导体衬底(以下，叫做衬底)8S，例如由具有1到10Ωcm左右的电阻率的p型硅(Si)单晶构成，在其主面(器件面)上选择性地形成有沟状的隔离部分9。该沟状的隔离部分9，可以采用把例如氧化硅膜埋入到在衬底8S的主面上形成的沟内的办法形成。在这里，虽然示出的是沟形的隔离部分(SGI(ShallowGroove Isolation，浅沟隔离)或STI(Shallow Trench Isolation，浅槽隔离))，但是，例如也可以用LOCOS(硅局部氧化)法形成由氧化硅(二氧化硅等)膜构成的隔离部分。
此外，在衬底8S上，遍及从其主面到衬底8S的规定的深度选择性地形成p型阱PWL和n型阱NWL。向p型阱PWL中，导入例如硼，向n型阱中导入例如磷。然后，在该p型阱PWL和n型阱NWL的区域中，在被上述隔离部分9围起来的有源区内，形成nMISQn和pMISQp。用该nMISQn和pMISQp形成CMIS电路。
nMISQn和pMISQp的栅极绝缘膜10，例如由厚度约6nm的氧化硅膜构成。这里所说的栅极绝缘膜10的膜厚，是二氧化硅换算膜厚，有时候与实际的膜厚不一致。栅极绝缘膜10，也可以不用氧化硅膜而用氮氧化硅膜构成。就是说，也可以作成为氮在栅极绝缘膜10和衬底8S之间的界面上偏析出来的构造。氮氧化硅膜，由于与氧化硅膜比较抑制膜中的界面能级的发生或减少电子陷阱的效果高，故可以提高栅极绝缘膜10的热载流子耐性，可以提高绝缘耐性。此外，氮氧化硅膜，由于与氧化硅膜比较杂质难于贯通，故采用使用氮氧化硅膜的办法，就可以抑制起因于栅极电极材料中的杂质向衬底8S一侧扩散的阈值电压的变动。要想形成氮氧化硅膜，只要在NO、NO2或NH3这样的含氮气体气氛中对例如衬底8S进行热处理即可。
nMISQn和pMISQp的栅极电极11，被作成为具有中间存在着例如氮化钨(WN)膜等这样的势垒金属膜地把钨(W)膜等这样的金属膜叠层到例如低电阻多晶硅膜上边的构造的、所谓的多晶硅金属栅极构造。但是，栅极电极构造并不限于此，例如，既可以作成为低电阻多晶硅膜的单体膜构造，也可以作成为具有把钛硅化物(TiSix)膜或钴硅化物(CoSix)膜叠层到例如低电阻多晶硅膜上边的构造的、所谓的多晶硅硅化物构造。在这样的栅极电极11的侧面上，形成例如由氧化硅膜构成的侧壁12。此外，在栅极电极11的上表面上，形成例如由氧化硅膜或氮化硅(Si3N4等)膜等构成的罩膜13。nMISQn和pMISQp的沟道，在栅极电极11的正下边的衬底8S部分上形成。
nMISQn的源极和漏极用的半导体区域14被作成为具有n-型的半导体区域14a和n+型的半导体区域14b的所谓的LDD(轻掺杂漏)构造。虽然向n-型的半导体区域14a和n+型的半导体区域14b内都导入了例如磷(P)或砷(As)，但是，n-型一方的杂质浓度比n+型一方低。另一方面，pMISQn的源极用和漏极用的半导体区域15被作成为具有p-型的半导体区域15a和p+型的半导体区域15b的所谓的LDD(轻掺杂漏)构造。虽然向p-型的半导体区域15a和p+型的半导体区域15b内都导入了例如硼(B)，但是，p-型一方的杂质浓度比p+型一方低。
在这样的衬底8S上边，形成有例如3层的多层布线层。多层布线层被形成为在衬底8S上边使层间绝缘膜和布线层交互地叠层。在第1到第3各个布线层上分别形成第1到第3层布线16L1到16L3。第1到第3层布线16L1到16L3，例如以铝或铝-硅-铜合金为主布线材料形成。最下层的第1布线层16L1与衬底1S或栅极电极11，通过在层间绝缘膜上形成的接触孔CNT电连起来。此外，在第1到第3层布线16L1到16L3之间，通过在层间绝缘膜上形成的贯通孔TH进行电连。最上的第3层布线16L3，其表面的大半虽然被表面保护膜17覆盖起来，但是，该表面保护膜17的一部分形成有开口使得第3层布线16L3的一部分露了出来。该第3层布线16L3，从表面保护膜17露出来的部分，是接合键合金丝或突点电极的外部端子区域18。另外，表面保护膜17的构成是从衬底8S一侧开始依次叠层上保护膜17a到17c。最下层的保护膜17a例如由氧化硅膜等构成，其上边的保护膜17b例如由氮化硅膜等构成，最上层的保护膜17c例如由聚酰亚胺树脂等构成。在有源区(隔离区)、栅极电极11、第1到第3层布线16L1到16L3和阱区等这样的线图形的复制的情况下，向晶片8的主面上边，例如涂敷负型的光刻胶膜，在接触孔CNT和贯通孔TH等这样的孔图形的复制的情况下，则向晶片8的主面上边涂敷例如正型的光刻胶膜。
{实施形态2}
在本实施形态2中，对在掩模的制造流程中含有缺陷修正工序的情况，进行说明。图30示出了该掩模制造工序的流程图的一个例子。从图30的工序100到工序107为止，由于和在上述实施形态1中用图27说明的工序是相同的故省略说明。但是，倘采用本实施形态2的方法，则缺陷检查工序(工序102)或防护构件安装工序(工序107)中的一方或两方的工序也可以不要。
在本实施形态2中，首先，在已判明在图30的工序106中存在着缺陷的情况下，就剥离防护构件(图30的工序108)。剥离下来的防护构件，如果可以再利用就进行再利用。但是，该防护构件剥离工序也可以不要。接着，对掩模的缺陷是否可以修正进行探讨，若不可修正，则进行再生处理(图30的工序109、103B)。另一方面，若可修正，则修正缺陷(图30的工序110)。在缺陷修正工序中，要使用在通常的掩模中一直使用的缺陷修正技术。例如，对于掩模上边的黑缺陷来说，要采用向黑缺陷部分照射激光束(例如，YAG激光(波长0.53微米))或聚焦离子束(FIB)的办法，除去缺陷部分。此外，例如对于白缺陷来说，采用边向缺陷区域吹有机气体边向该缺陷部分照射例如聚焦离子束(例如，镓(Ga)离子)的办法，使有机气体分解以向该缺陷部分上淀积碳素系的膜，把白缺陷部分覆盖起来。此外，作为白缺陷修正的方法，也可以作成为使得采用在Cr(CO6)气体气氛中向缺陷部分照射紫外激光的办法，在白缺陷部分上产生铬(Cr)，把该白缺陷部分覆盖起来。在缺陷修正后立即再次安装防护构件之后，对掩模进行与工序106同样的缺陷检查(图30的工序111、工序112)。在该时刻，如果判明存在缺陷，则返回工序108，以与上述同样的顺序进行处理。如果判明为不存在缺陷，则把该没有缺陷的掩模RM、RM1到RM3捆包起来装运(图30的工序107)。但是。倘采用本发明者的研究，在光刻胶掩模的情况下，由于没有在以往的掩模中最易于附着异物的金属膜的刻蚀工序，极少发生缺陷，故人们发现即便是没有最后的缺陷检查工序，也可以提供没有缺陷的掩模。
如上所述，倘采用本实施形态，则除去在上述实施形态1中得到的效果之外，采用对于小的缺陷用缺陷修正处理进行对应的办法，可以缩短掩模的制造时间，使缩短掩模的交货期成为可能。此外，由于可以压低掩模制造方面的造价，故可以降低掩模的成本。
(实施形态3)
在本实施形态3中，对在掩模的生产线中混合存在着光刻胶掩模和通常的掩模的情况下的处理方法进行说明。图31示出了本实施形态3的掩模的制造工序的流程图的一个例子。在该掩模的生产线中，要根据其用途制造通常的掩模或光刻胶掩模。这时，采用效率良好地执行与该掩模对应的缺陷检查的办法，就可以提高生产效率。于是，在这里，在掩模制造后(图31的工序200)，判断究竟是通常的掩模还是光刻胶掩模(图31的工序201)。然后，在是光刻胶掩模的情况下，就应用在上述实施形态1、2中说明的简化后的缺陷检查(图31的工序202A)。另一方面，在是通常的掩模的情况下，就并用异物检查和比较检查以进行无缺陷的保证(图31的工序202B、工序203)。另外，防护构件等的通常的作业，除去要作成为使得防护构件不与遮光用的光刻胶膜接触之外，与一般地说一直进行的作业同样地进行，因而没有问题。此外，进行缺陷检查的定时也可以依据通常的方法进行。但是，在光刻胶掩模的情况下，在安装上防护构件之后再进行缺陷检查是有效的。
如上所述，倘采用本实施形态3，除去在上述实施形态1、2中得到的效果外，还可以得到以下的效果。就是说，在通常的掩模和光刻胶掩模这两方流动着的掩模的制造工序中，采用用通常的掩模和光刻胶掩模划分检查工序的办法，就可以提高掩模制造工序中的全体性的生产效率。
(实施形态4)
其次，在本实施形态4中，对在上述图29中所示的接触孔CNT或贯通孔TH等这样的孔图形的复制中使用的光刻胶掩模的检查方法进行说明。
在以铬为遮光体的上述通常的掩模的情况下，要用异物检查装置检测孔图形的未开口缺陷，是不可能的。相对于此，在光刻胶掩模的情况下，则可以用上述异物检查装置检测孔图形的未开口缺陷。
图32是电子束扫描处理和显影处理后的孔图形复制用的掩模(光刻胶掩模)RM4的主要部分平面图，图33是图32的y1虚线的剖面图，图34分别示出了图32和图33的掩模RM4的用异物检查装置进行检测的检测波形的波形图。图32到图34的位置x0到x6，示出的是彼此相同的位置。在该情况下，电子束感应光刻胶膜2使用的是正型。标号20示出的是孔图形复制用的开口部分，标号21示出的是本来未开口的未开口部分。平面矩形形状的开口部分20，在除去电子束感应光刻胶膜2之后就变成为光透过区域。相对于此，未开口部分21，电子束感应光刻胶膜2剩了下来而未被除去，变成为遮光区。但是，在未开口部分21的情况下，归因于电子束照射，分子构造相对于未照射电子束的区域来说，已发生了变化。在这里，示出了未开口部分21的电子束感应光刻胶膜2中的物质气化而凹了进去的情况。其结果是，在用上述异物检查装置进行的检查中，在未开口部分21中将发生色变化。就是说，未开口部分21的检测色，被观察为与别的区域的检测色不同的颜色。此外，如图34的检测光波形所示，未开口部分21，其检测光(反射光)的强度与周围比较已观察到发生了衰减。因此，显象处理后的掩模RM4的未开口部分21，归因于电子束感应光刻胶膜2的表面状态的变化，就可以用在上述实施形态1等中说明的图5的异物检查装置CIS进行检测。就是说，在异物检查装置中，如图32的用不同的阴影所示的那样，借助于颜色的不同，或借助于图33的检测波形的样子，就可以检测、存储显影处理后的掩模RM4的开口部分20、未开口部分21和电子束感应光刻胶膜2的信息。
此外，在把化学放大系光刻胶用做电子束感应光刻胶膜2的情况下，在电子束照射后的电子束感应光刻胶膜2的电子束照射部分处，虽然有时候膜减薄等之类的物理性变化少的情况下，但是即便是在这样的情况下，在PEB(Post Exposure Bake，后曝光坚膜)后也可以确认。这是因为在电子束照射部分因PEB而发生的氧借助于热进行扩散，在电子束感应光刻胶膜中开始进行反应的缘故。因此，即便是在这样的电子束感应光刻胶膜2，用显影后的异物检查装置，也可以辨别电子束照射部分和非电子束照射部分，可以进行缺陷的检测。另外，上述PEB，是在曝光处理后，显影处理前对掩模施行的轻微热处理。此外，在本实施形态4中，虽然示出的是来自RM4的未开口部分21(缺陷部分)的反射光的强度，对于来自电子束感应光刻胶膜2的非电子束照射部分的反射光的强度相对地变低的情况，但是，有时候来自未开口部分21的反射光强度对于电子束感应光刻胶膜2的非电子束照射部分的反射光的强度相对地变高。此外，在这里，虽然说明的是用异物检查装置检测来自掩模RM4的反射光的情况，但是，与上述实施形态1到3同样，也可以用异物检查装置检测掩模RM4的透过光。或者，与上述实施形态1到3同样，也可以用异物检查装置检测来自RM4的反射光和掩模RM4的透过光这两方。例如也可以采用取反射光和透过光的差分等的办法来提高检测灵敏度。不论哪一种情况都可以进行用异物检查装置进行的未开口部分21的检测。
为进行比较，图35到图37示出了孔图形复制用的上述通常的掩模的情况。图35是孔图形复制用的通常的掩模NM的主要部分平面图，图36是图35的y1虚线的剖面图，图37是图35和图36的掩模NM用异物检查装置进行检查的检测波形的波形图。图35到图37的位置x0到x6，示出的是彼此相同的位置。如图35和图36所示，未开口部分21因金属膜4未被除去而残留下来变成为遮光区。在该通常的掩模NM的未开口部分21中，如图36所示，既未产生膜减薄等，也未产生化学变化(因此，也不产生色变化)。此外，由于在该未开口部分21中剩下的金属膜4与形成周围的遮光区的金属膜4是同一材料，故如图37所示，来自用异物检查装置得到的未开口部分21的反射光强度，和来自周围的遮光区的反射光强度，是同样的。因此，可知在通常的掩模NM的情况下要辨别未开口部分21是不可能的。
图38示出了电子束感应光刻胶膜2的厚度和异物检查装置2的来自电子束感应光刻胶膜对检查光的反射光的反射率之间的关系。电子束感应光刻胶膜2的膜厚与反射率之间的关系，具有sin曲线的关系，就是说，若设m为自然数，n为电子束感应光刻胶膜2的折射率，λ为检查光的波长，则电子束感应光刻胶膜2的厚度，在将变成为(4m-3)×(λ/4n)、(4m-1)×(λ/4n)的膜厚中反射率将变成为最小。另一方面。在电子束感应光刻胶膜2的膜厚将变成为(4m-2)×(λ/4n)、(4m)×(λ/4n)的膜厚中反射率将变成为最大。因此，采用把电子束感应光刻胶膜2的厚度设定为所希望的值的办法，就可以改变用异物检查装置进行检测的检测灵敏度。如果把电子束感应光刻胶膜2的厚度，设定为例如图38的点A(sinθ的θ变成为0、π、2π、3π、…的点)的膜厚，由于电子束感应光刻胶膜2的厚度的变化，将变成为反射率的大小的变化表现出来，故在异物检查装置中，可以得到高的检测灵敏度。但是，在该情况下，存在着尽管不是缺陷却把电子束感应光刻胶膜2的厚度的微妙变动当作模拟缺陷检测出来的可能性。对此，如果把电子束感应光刻胶膜2的厚度设定为图38的点B(sinθ的θ变成为π/2、3π/2、5π/2、…的点)的膜厚，虽然与由电子束感应光刻胶膜2的厚度的变化所引起的反射率的变化，与点A比较起来小，用异物检查装置进行检测的检测灵敏度变低，但是，却可以防止把电子束感应光刻胶膜2的不是缺陷的膜厚变动当作模拟缺陷检测出来的缺点。根据本发明者的实验，例如在使用电子束感应光刻胶膜2的折射率为1.68，检查光的波长(λ)为488nm的情况下，在与mλ/4n(m为奇数)对应的540nm的电子束感应光刻胶膜附近处对反射率的影响大，可以得到高灵敏度。而在与4m×(λ/4n)对应的580nm的电子束感应光刻胶膜附近处对反射率的影响小，显示出低灵敏度。但是，电子束感应光刻胶膜2的厚度在最佳值，现状是，出于在掩模基板1面内的电子束感应光刻胶膜厚度的控制性方面存在着误差，和随着电子束感应光刻胶膜变厚由计算值得到的反射率和实测值之间的误差增大等的理由，理想的是用实验来求。电子束感应光刻胶膜2的厚度，理想的是，例如根据要使用的光刻胶膜的种类(性质)或工艺等，参照对上述检查光的反射率的电子束感应光刻胶膜厚度依赖性，设定为最佳值。借助于此就可以用合乎每一个检查对象的光刻胶掩模要求的条件进行检测。另外，本实施形态4的孔图形复制用的掩模RM4的制造工序(包括用异物检查装置进行的缺陷检查工序)，由于与在上述实施形态1到3中说明的制造工序是相同的，故说明省略。
(实施形态5)
在实施形态5中，说明光刻胶掩模的电子束感应光刻胶膜，在电子束曝光或PEB实施后也不变化(无论是物理性的变化还是化学性的变化)的情况下的应对办法的一个例子。
在本实施形态5中，从使孔图形复制用的光刻胶掩模存储电子束扫描数据的观点考虑，要预先向正型的电子束感应光刻胶膜2中添加进对电子束照射能进行反应的反应剂。借助于此，当向光刻胶掩模的电子束感应光刻胶膜2的所希望的位置照射电子束时，该电子束照射部分的反应剂就进行反应产生化学变化(分子构造的变化或由之引起的吸光度的变化等)。就是说，采用向电子束感应光刻胶膜2中添加进上述反应剂的办法，异物检查装置对检查光的电子束扫描部分的吸光度或反射率，就变成为对于非电子束扫描部分的吸光度或反射率不一样。其结果是，在本实施形态5中，与上述实施形态4同样，显影后的光刻胶掩模的未开口部分21的检测色可以用与其它区域的检测色不同的颜色进行观测，此外，还可以采用使来自未开口部分21的检测波形的强度，与周围比，衰减或增大的办法进行观测。因此，即便是在电子束感应光刻胶膜2自身在电子束曝光或PEB实施后不怎么变化的情况下，也可以用上述异物检查装置正确地检测光刻胶掩模的未开口部分21。作为要添加进电子束感应光刻胶膜2中的上述反应剂，可以举出鎓盐系的物质或三氟甲磺酸叔锍盐(tri-sulfonium-triflate)等之类的吸光剂。另外，本实施形态5的孔图形复制用的光刻胶掩模的制造工序(包括用异物检查装置进行的缺陷检查工序)，也与在上述实施形态1到4中所说明的制造工序是同样的故说明省略。
(实施形态6)
在本实施形态6中，对在向孔图形复制用的光刻胶掩模的电子束感应光刻胶膜上描画图形时使用激光等而不使用电子束的情况进行说明。在该情况下，也要预先向用来在光刻胶掩模上边形成图形的正型的光刻胶膜中，添加进对描画用的激光能进行反应的反应剂。借助于此，归因于光刻胶掩模的光刻胶膜的激光照射部分处反应剂发生化学变化，在激光照射部分和非照射部分处，异物检查装置对检查光的吸光度或反射率就变成为不一样。因此，即便是在为了向光刻胶掩模的光刻胶膜上描画图形而使用激光的情况下，也与上述实施形态4、5同样，可以在用上述异物检查装置正确地检测光刻胶掩模的未开口部分21。作为为了向本实施形态6的光刻胶掩模中的光刻胶膜上描画图形而使用的激光描画装置，可以举出作为ETEC公司的激光描画机的ALTA-3000(波长364nm的氩(Ar)激光)。
以上根据实施形态具体地说明了由本发明者的发明，但是，本发明并不限于上述实施形态，在不偏离其要旨的范围内显然可进行种种变更。
在上述实施形态1到3中，虽然举出的是用来复制线图形的例子，但是，并不限于此，例如，对于用来复制接触孔或贯通孔之类的孔图形的掩模，也可以使用本发明。
此外，在掩模中形成遮光体的金属图形，并不限于铬，可以有种种的变更，例如也可以用象钨、钼等之类的高熔点金属膜或使之氮化后的高熔点金属氮化膜等。
此外，在上述实施形态4到6中，虽然说明的是在用来形成光刻胶掩模的图形形成的显影处理后，用异物检查装置对上述未开口部分21等的缺陷进行检查的情况，但是，例如，也可以采用在既是在用来形成光刻胶掩模的图形形成的电子束描画后又是在显影处理前，用异物检查装置检测光刻胶掩模的电子束感应光刻胶膜2的表面上的电子束描画信息，对该电子束描画信息和设计图进行比较的办法，检查电子束描画是否象设计那样进行。在该情况下，如果借助于异物检查装置的检查，尽管原本肯定要产生色变化而却存在着未产生色变化的部位，则可知在该部位上电子束未正确地进行照射，就是说该部位变成为缺陷。于是，在发现了这样的缺陷候补的情况下，采用在向该电子束感应光刻胶膜2的缺陷候补部分重新照射电子束后，再施行上述显影处理的办法，就可以防止在光刻胶膜上发生上述未开口部分21等那样的缺陷于未然。
在以上的说明中，虽然主要是对把本发明者的发明应用于本身为已成为其背景的利用领域的具有CMIS电路的半导体集成电路器件的制造方法的情况进行的说明，但是，并不限定于此，例如，也可以在具有DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)或快擦写存储器(EEPROM)等之类的存储器电路的半导体集成电路器件、具有微处理器等之类的逻辑电路的半导体集成电路器件等各种半导体集成电路器件的制造方法中应用。此外，液晶显示器或微型机器的制造方法等包括微细图形的曝光复制工序的制造方法中应用。

Claims (35)

1.一种掩模的制造方法，其特征在于：在用光刻胶膜构成对于曝光光束的遮光体的掩模的检查中，具有采用读取相对照射到掩模上的检查光的反射光、透过光或这两方的光学信息而不进行比较检查的办法，检查上述掩模的工序。
2.根据权利要求1所述的掩模的制造方法，其特征在于：用异物检查装置检查上述掩模。
3.一种掩模的制造方法，其特征在于具有下述的工序：
(a)准备掩模基板的工序；
(b)向上述掩模基板的第1主面上边淀积对于使用掩模的曝光处理中的曝光光束具有遮光性的光刻胶膜的工序；
(c)在上述(b)工序后，读取检查照射到上述掩模基板上的检查光的反射光、透过光或这两方的光学信息的第1检查工序；
(d)在借助于曝光处理把图形复制到上述掩模基板上边的光刻胶膜上之后，采用施行显影处理的办法形成光刻胶图形的工序；
(e)在上述(d)工序后，以不进行比较检查的方式，读取检查照射到上述掩模基板上的检查光的反射光、透过光或这两方的光学信息的第2检查工序。
4.根据权利要求3所述的掩模的制造方法，其特征在于：在上述第1、第2检查工序中，使用异物检查装置。
5.根据权利要求3所述的掩模的制造方法，其特征在于：具有在上述第1检查工序中被判断为有缺陷的情况下，剥离上述光刻胶膜，使上述掩模基板进行再生的工序。
6.根据权利要求3所述的掩模的制造方法，其特征在于：具有在上述第2检查工序中被判断为有缺陷的情况下，剥离上述光刻胶图形，使上述掩模基板进行再生的工序。
7.根据权利要求3所述的掩模的制造方法，其特征在于：具有在上述第2检查工序中被判断为有缺陷的情况下，对缺陷进行修正的工序。
8.根据权利要求3所述的掩模的制造方法，其特征在于：在上述(d)工序后，(e)工序前，具有在上述掩模基板的第1主面一侧安装防护构件的工序。
9.一种掩模的制造方法，其特征在于具有如下的工序：
(a)准备掩模基板的工序；
(b)向上述掩模基板的第1主面上边淀积对于使用掩模的曝光处理中的曝光光束具有遮光性的光刻胶膜的工序；
(c)在借助于曝光处理把图形复制到上述掩模基板上边的光刻胶膜上之后，采用施行显影处理的办法形成光刻胶图形的工序；
(d)在上述(c)工序后，以不进行比较检查的方式，读取检查相对照射到上述掩模基板上的检查光的反射光、透过光或这两方的光学信息的检查工序。
10.根据权利要求9所述的掩模的制造方法，其特征在于：在上述检查工序中使用异物检查装置。
11.根据权利要求9所述的掩模的制造方法，其特征在于：具有在上述检查工序中被判断为有缺陷的情况下，剥离上述光刻胶图形，使上述掩模基板进行再生的工序。
12.根据权利要求9所述的掩模的制造方法，其特征在于：具有在上述检查工序中被判断为有缺陷的情况下，对缺陷进行修正的工序。
13.根据权利要求9所述的掩模的制造方法，其特征在于：在上述(c)工序后，上述(d)工序前，具有在上述掩模基板的第1主面一侧安装防护构件的工序。
14.一种掩模的制造方法，其特征在于具有如下的工序：
(a)准备掩模基板的工序；
(b)向上述掩模基板的第1主面上边淀积对使用掩模的曝光处理的曝光光束具有遮光性的金属膜的工序；
(c)采用对上述金属膜进行加工的办法形成金属图形的工序；
(d)检查上述(c)工序后的掩模的工序；
(e)向上述掩模基板的第1主面上边淀积对于使用掩模的曝光处理中的曝光光束具有遮光性的光刻胶膜的工序；
(f)在上述(e)工序后，读取检查照射到上述掩模基板上的检查光的反射光、透过光或这两方的光学信息的第1检查工序；
(g)在借助于曝光处理把图形复制到上述掩模基板上边的光刻胶膜上之后，采用施行显影处理的办法形成光刻胶图形的工序；
(h)在上述(g)工序后，以不进行比较检查的方式，读取检查照射到上述掩模基板上的检查光的反射光、透过光或这两方的光学信息的第2检查工序。
15.根据权利要求14所述的掩模的制造方法，其特征在于：在上述第1、第2检查工序中使用异物检查装置。
16.根据权利要求14所述的掩模的制造方法，其特征在于：具有在上述第1检查工序中被判断为有缺陷的情况下，剥离上述光刻胶膜，使上述掩模基板进行再生的工序。
17.根据权利要求14所述的掩模的制造方法，其特征在于：具有在上述第2检查工序中被判断为有缺陷的情况下，剥离上述光刻胶图形，使上述掩模基板进行再生的工序。
18.根据权利要求14所述的掩模的制造方法，其特征在于：具有在上述第2检查工序中被判断为有缺陷的情况下，对缺陷进行修正的工序。
19.根据权利要求14所述的掩模的制造方法，其特征在于：在上述(g)工序后，上述(h)工序前，具有在上述掩模基板的第1主面一侧安装防护构件的工序。
20.一种掩模的制造方法，其特征在于具有如下的工序：
(a)判定所制作的掩模是用光刻胶膜构成遮光体的第1掩模，还是用金属膜构成遮光体的第2掩模的工序；
(b)根据上述判定结果变更掩模的检查方法的工序。
21.根据权利要求20所述的掩模的制造方法，其特征在于：在上述(a)中所制作的掩模被判定为第1掩模的情况下，在上述(b)的工序中，采用不进行比较检查的方式，读取照射到上述第1掩模上的检查光的反射光、透过光或这两方的光学信息的办法，对第1掩模进行检查。
22.根据权利要求20所述的掩模的制造方法，其特征在于：在上述(a)中所制作的掩模被判定为第2掩模的情况下，上述(b)的工序具有：
(b1)采用读取照射到上述第2掩模上的检查光的反射光、透过光或这两方的光学信息的办法，对第2掩模进行检查的工序；
(b2)用比较检查法检查上述第2掩模的工序。
23.一种掩模的制造方法，其特征在于：在用光刻胶膜构成遮光体的掩模的检查中，具有用非比较方式检查上述掩模的工序。
24.一种半导体集成电路器件的制造方法，其特征在于具有如下的工序：
(a)制作用光刻胶膜构成遮光体的掩模的工序；
(b)在上述掩模的检查中，采用不进行比较检查的方式，读取照射到掩模上的检查光的反射光、透过光或这两方的光学信息的办法，检查上述掩模的工序；
(c)借助于使用在上述(b)工序中合格的掩模的缩小投影曝光处理，把所希望的图形复制到晶片上边的光刻胶膜上的工序。
25.一种掩模的制造方法，其特征在于：在用正型的光刻胶膜构成对于曝光光束的遮光体的孔图形复制用掩模的检查中，具有采用读取照射到上述掩模上的检查光的反射光、透过光或这两方的光学信息的办法，检查上述掩模的上述正型的光刻胶膜的未开口部分的检查工序。
26.根据权利要求25所述的掩模的制造方法，其特征在于：在经过了用规定的能束把孔图形复制到含有对上述规定的能束进行反应的反应剂的上述正型的光刻胶膜上的工序后，具有用上述检查工序检测上述未开口部分的工序。
27.根据权利要求25所述的掩模的制造方法，其特征在于：在上述检查工序中，根据未开口部分对上述检查光的反射光、透过光或该两者的强度变化，检测上述未开口部分。
28.根据权利要求25所述的掩模的制造方法，其特征在于：上述检查工序在把防护构件安装到上述掩模上之后进行。
29.根据权利要求25所述的掩模的制造方法，其特征在于：采用调节上述正型的光刻胶膜的膜厚的办法，调节对上述检查光的反射光、透过光或该两方的检测灵敏度。
30.一种掩模的制造方法，其特征在于具有如下的工序：
(a)准备掩模基板的工序；
(b)向上述掩模基板的第1主面上边，淀积对使用掩模的曝光处理中的曝光光束具有遮光性的正型的光刻胶膜的工序；
(c)借助于使用规定的能束的曝光处理把孔图形复制到上述掩模基板上边的光刻胶膜上的工序；
(d)对上述(c)工序后的掩模施行显影处理的工序；
(e)采用读取照射到上述掩模基板上的被检查光的反射光、透过光或该两方的光学信息的办法，检测上述掩模的上述正型的光刻胶膜的未开口部分的检查工序。
31.根据权利要求30所述的掩模的制造方法，其特征在于：上述正型的光刻胶膜，含有对上述规定的能束进行反应的反应剂。
32.根据权利要求30所述的掩模的制造方法，其特征在于：在上述(e)的检查工序中，根据未开口部分对上述检查光的反射光的强度变化，检测上述未开口部分。
33.根据权利要求30所述的掩模的制造方法，其特征在于：上述(e)的检查工序是在上述(d)的工序后，在把防护构件安装到上述掩模上之后进行。
34.根据权利要求30所述的掩模的制造方法，其特征在于：采用调节上述正型的光刻胶膜的膜厚的办法，调节上述检查光的反射光、透过光或该两方的检测灵敏度。
35.一种半导体集成电路器件的制造方法，其特征在于具有如下的工序：
(a)制作用正型的光刻胶膜构成遮光体的孔图形复制用掩模的工序；
(b)在上述掩模的检查中，采用读取照射到掩模上的检查光的反射光、透过光或这两方的光学信息的办法，检查上述掩模的上述正型的光刻胶膜的未开口部分的检查工序；
(c)借助于使用在上述(b)工序中合格的掩模的缩小投影曝光处理把孔图形复制到晶片上边的光刻胶膜上的工序。
CN03103366A 2002-01-24 2003-01-24 掩模的制造方法和半导体集成电路器件的制造方法 Pending CN1455439A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002015525 2002-01-24
JP015525/2002 2002-01-24
JP2002202071A JP2003287875A (ja) 2002-01-24 2002-07-11 マスクの製造方法および半導体集積回路装置の製造方法
JP202071/2002 2002-07-11

Publications (1)

Publication Number Publication Date
CN1455439A true CN1455439A (zh) 2003-11-12

Family

ID=26625622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03103366A Pending CN1455439A (zh) 2002-01-24 2003-01-24 掩模的制造方法和半导体集成电路器件的制造方法

Country Status (5)

Country Link
US (1) US6841399B2 (zh)
JP (1) JP2003287875A (zh)
KR (1) KR20030064315A (zh)
CN (1) CN1455439A (zh)
TW (1) TWI262546B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102308256B (zh) * 2009-02-16 2013-09-25 大日本印刷株式会社 光掩模、光掩模的制造方法及修正方法
CN103367190A (zh) * 2013-06-27 2013-10-23 上海华力微电子有限公司 应用真空环境检测光阻与氮化硅薄膜契合度的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004226717A (ja) 2003-01-23 2004-08-12 Renesas Technology Corp マスクの製造方法および半導体集積回路装置の製造方法
US7018560B2 (en) * 2003-08-05 2006-03-28 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Composition for polishing semiconductor layers
TWI333228B (en) 2006-01-13 2010-11-11 Ind Tech Res Inst Method of fabricating field emission display device and cathode plate thereof
KR100793241B1 (ko) * 2006-06-19 2008-01-10 삼성전자주식회사 실리콘 고분자 및 포토레지스트 제거용 조성물, 이를이용한 막 제거 방법 및 패턴 형성 방법
US20090042115A1 (en) * 2007-04-10 2009-02-12 Nikon Corporation Exposure apparatus, exposure method, and electronic device manufacturing method
US20090042139A1 (en) * 2007-04-10 2009-02-12 Nikon Corporation Exposure method and electronic device manufacturing method
US20080270970A1 (en) * 2007-04-27 2008-10-30 Nikon Corporation Method for processing pattern data and method for manufacturing electronic device
JP5133047B2 (ja) * 2007-12-28 2013-01-30 太陽誘電株式会社 電子部品の製造方法
JP4663749B2 (ja) * 2008-03-11 2011-04-06 大日本印刷株式会社 反射型マスクの検査方法および製造方法
JP5331638B2 (ja) * 2008-11-04 2013-10-30 Ｈｏｙａ株式会社 表示装置製造用フォトマスクの製造方法及び描画装置
JP5566265B2 (ja) * 2010-11-09 2014-08-06 東京エレクトロン株式会社 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
CN102637457B (zh) * 2011-02-14 2015-06-17 张国飙 保密型三维掩膜编程只读存储器
US20120210438A1 (en) * 2011-02-15 2012-08-16 Guobiao Zhang Secure Three-Dimensional Mask-Programmed Read-Only Memory
JP2015025758A (ja) * 2013-07-26 2015-02-05 Hoya株式会社 基板検査方法、基板製造方法および基板検査装置
JP6373074B2 (ja) * 2014-06-06 2018-08-15 株式会社ニューフレアテクノロジー マスク検査装置及びマスク検査方法
EP2980646B1 (en) * 2014-07-30 2020-09-02 GenISys GmbH Process artefact compensation upon transfer of a mask layout onto a mask substrate
WO2019058528A1 (ja) * 2017-09-22 2019-03-28 シャープ株式会社 表示装置の製造方法
JP7334408B2 (ja) * 2018-11-29 2023-08-29 大日本印刷株式会社 異物の除去方法、および、フォトマスクの製造方法
JP2021004920A (ja) * 2019-06-25 2021-01-14 Hoya株式会社 マスクブランク、転写用マスクの製造方法、及び半導体デバイスの製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684971A (en) 1981-03-13 1987-08-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implanted CMOS devices
JPS5830129A (ja) 1981-08-17 1983-02-22 Hitachi Ltd 精密平面移動装置
JPS5922050A (ja) 1982-07-28 1984-02-04 Victor Co Of Japan Ltd ホトマスク
JPH061370B2 (ja) * 1983-11-24 1994-01-05 株式会社東芝 マスク欠陥検査装置
US5123743A (en) * 1990-02-28 1992-06-23 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Lithography mask inspection
JP2566048B2 (ja) 1990-04-19 1996-12-25 シャープ株式会社 光露光用マスク及びその製造方法
DE69131658T2 (de) 1990-06-25 2000-04-27 Matsushita Electronics Corp., Kadoma Licht- oder strahlungsempfindliche Zusammensetzung
JP3120474B2 (ja) 1991-06-10 2000-12-25 株式会社日立製作所 半導体集積回路装置の製造方法
JPH05289307A (ja) 1992-04-13 1993-11-05 Matsushita Electric Ind Co Ltd レチクルおよびレチクル製造方法
JP3240189B2 (ja) * 1992-10-12 2001-12-17 株式会社日立製作所 光学素子及び光学素子の製造方法
US5556724A (en) 1992-11-10 1996-09-17 Dai Nippon Printing Co., Ltd. Phase shift photomask and method of producing same
JP3262302B2 (ja) * 1993-04-09 2002-03-04 大日本印刷株式会社 位相シフトフォトマスク、位相シフトフォトマスク用ブランクス及びそれらの製造方法
JPH0792096A (ja) * 1993-07-30 1995-04-07 Canon Inc 異物検査装置並びにこれを備えた露光装置及びデバイ スの製造方法
US5376483A (en) 1993-10-07 1994-12-27 Micron Semiconductor, Inc. Method of making masks for phase shifting lithography
KR0170686B1 (ko) 1995-09-13 1999-03-20 김광호 하프톤 위상반전마스크의 제조방법
JP2790127B2 (ja) * 1996-06-27 1998-08-27 日本電気株式会社 フォトマスク及びその製造方法
JPH10242023A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 半導体集積回路の製造方法
JPH1152551A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 露光用マスクとそのパターン評価方法及び評価装置
US5948572A (en) 1997-11-26 1999-09-07 United Microelectronics Corp. Mixed mode photomask for nikon stepper
US5989760A (en) 1998-03-18 1999-11-23 Motorola, Inc. Method of processing a substrate utilizing specific chuck
JP2001324795A (ja) * 2000-05-16 2001-11-22 Hitachi Ltd ホトマスクおよび半導体集積回路の製造方法
JP3362033B2 (ja) * 2001-01-12 2003-01-07 株式会社日立製作所 異物検査装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102308256B (zh) * 2009-02-16 2013-09-25 大日本印刷株式会社 光掩模、光掩模的制造方法及修正方法
CN103367190A (zh) * 2013-06-27 2013-10-23 上海华力微电子有限公司 应用真空环境检测光阻与氮化硅薄膜契合度的方法
CN103367190B (zh) * 2013-06-27 2016-03-02 上海华力微电子有限公司 应用真空环境检测光阻与氮化硅薄膜契合度的方法

Also Published As

Publication number Publication date
US6841399B2 (en) 2005-01-11
KR20030064315A (ko) 2003-07-31
US20030139055A1 (en) 2003-07-24
TWI262546B (en) 2006-09-21
JP2003287875A (ja) 2003-10-10
TW200305924A (en) 2003-11-01

Similar Documents

Publication Publication Date Title
CN1455439A (zh) 掩模的制造方法和半导体集成电路器件的制造方法
US7252910B2 (en) Fabrication method of semiconductor integrated circuit device and mask fabrication method
JP3914386B2 (ja) フォトマスク、その製造方法、パターン形成方法および半導体装置の製造方法
US6686108B2 (en) Fabrication method of semiconductor integrated circuit device
JP3768786B2 (ja) ホトマスクの製造方法、ホトマスクブランクスの製造方法およびホトマスクの再生方法
US4623255A (en) Method of examining microcircuit patterns
CN1438679A (zh) 半导体集成电路器件的制造方法
CN1854899A (zh) 使用散射测量的光刻测量
KR20020064138A (ko) 반도체장치의 제조방법
CN1646988A (zh) 曝光掩模图形的形成方法,曝光掩模图形,以及半导体器件的制作方法
CN1211834C (zh) 半导体集成电路器件的制造方法
TW531797B (en) Manufacturing method of semiconductor integrated circuit device
KR20020034957A (ko) 전자 디바이스 및 반도체 집적 회로 장치의 제조 방법
US20020081501A1 (en) Device manufacturing method, photomask used for the method, and photomask manufacturing method
US6881524B2 (en) Photolithography method including a double exposure/double bake
US20020052122A1 (en) Method of manufacturing a semiconductor device
US6706452B2 (en) Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device
US6569605B1 (en) Photomask and method for forming micro patterns of semiconductor device using the same
US6824958B2 (en) Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device
JP5275763B2 (ja) マスク欠陥検査方法および半導体装置の製造方法
US7097945B2 (en) Method of reducing critical dimension bias of dense pattern and isolation pattern
CN101286001B (zh) 聚焦评估的方法
JP2001092111A (ja) 電子線用転写マスクのパターン形状の検査方法
KR100552559B1 (ko) 레티클과, 반도체 노광장치 및 방법과, 반도체 디바이스제조방법
JP2003140320A (ja) マスクの製造方法および半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication