JP5275763B2 - マスク欠陥検査方法および半導体装置の製造方法 - Google Patents

Description

本発明は、反射型マスクを用いたリソグラフィ工程を有する半導体装置の製造技術に関し、特に、波長が１３．５ｎｍ付近の極端紫外(Extreme Ultra Violet：ＥＵＶ)光を露光光とする反射型マスクの欠陥検査、および半導体装置の製造に適用して有効な技術に関するものである。

半導体装置などの半導体デバイスは、回路パターンが描かれた原版であるマスクに露光光を照射し、縮小光学系を介して回路パターンを半導体ウエハ（以下、単にウエハと称する）上に転写する光リソグラフィ工程を繰り返すことによって、大量生産されている。

近年、半導体デバイスの微細化が進み、光リソグラフィの露光波長をより短くして解像度を上げる方法が検討されている。すなわち、これまでは、波長１９３ｎｍのフッ化アルゴン（ＡｒＦ）エキシマレーザ光を露光光とするＡｒＦリソグラフィが開発されてきたが、それよりも遙かに波長の短い波長１３．５ｎｍのＥＵＶ光を用いたＥＵＶリソグラフィの開発が進められている。なお、ＥＵＶ光は、軟Ｘ線(soft X-ray)とも呼ばれている。

ＥＵＶリソグラフィでは、物質の光吸収の関係で透過型マスクを使用することができない。そのため、例えばＭｏ（モリブデン）層とＳｉ（シリコン）層とを積層した多層膜による反射（ブラッグ反射）を利用した多層膜反射基板がＥＵＶリソグラフィのマスクブランクとして使用される。この多層膜反射は、一種の干渉を利用した反射である。

ＥＵＶリソグラフィ用の反射型マスクは、石英ガラスや低熱膨張ガラスからなる基板上に上記多層膜を被着してなる多層膜ブランクと、この多層膜ブランク上に形成された吸収層からなる回路パターンとで構成されている。この反射型マスクは、ブラッグ反射を利用したマスクであることと、露光光の波長が１３．５ｎｍと極めて短いことにより、多層膜の膜厚に波長の数分の１程度のごく僅かなばらつきが生じた場合でも、反射率の局所的な差が生じ、転写の際に位相欠陥と呼ばれる欠陥を生じさせる。従って、ＥＵＶリソグラフィ用の反射型マスクは、従来の透過型マスクと比較した場合、欠陥の転写に関して質的に大きな差異がある。

なお、ＥＵＶ光の波長領域は９ｎｍから１５ｎｍとされているが、リソグラフィ用途に適用する場合は、反射型マスクや反射レンズ光学系の反射率を確保する必要があることから、上記した１３．５ｎｍの波長が主に用いられる。但し、この波長に限定されるものではなく、例えば９．５ｎｍなどの波長も検討されており、上記の範囲（９ｎｍ〜１５ｎｍ）の波長であればリソグラフィ用途に適用可能である。

また、ＥＵＶリソグラフィでは、マスクの表面に数ｎｍという僅かな膜厚のコンタミネーション(contamination)が付着した場合でも、その部分の露光光反射率が低下し、解像不良、転写精度不足、露光面内寸法ばらつきなどを引き起こす、いわゆるコンタミ欠陥も問題となる。

なお、吸収体パターンを形成する前段階でのマスクブランク欠陥検査に関しては、レーザ光をマスクブランクに対し斜めから照射し、その乱反射光から異物を検出するものと、マスクパターン露光に用いる波長と同じ波長のＥＵＶ光を用いて欠陥検出する同波長（at wavelength）欠陥検査方法がある。後者の方法としては、暗視野像を用いる方法について特開２００３−１１４２００号公報（特許文献１）、明視野を用いるＸ線顕微鏡法について特開平６−３４９７１５号公報（特許文献２）、暗視野を用いて欠陥検出し、フルネルゾーンプレートを用いた明視野系で欠陥同定を行う暗視野明視野併用法について米国特許出願公開第２００４／００５７１０７号明細書（特許文献３）において、それぞれ検査技術が開示されている。
特開２００３−１１４２００号公報 特開平６−３４９７１５号公報 米国特許出願公開第２００４／００５７１０７号明細書 ２００２年プロシディングオブエスピーアイイー４６８９巻５８４ページから５９２ページ（Proceedings of SPIE Vol.4689（2002）pp584-592）

ＥＵＶリソグラフィ用多層膜利用反射型マスクのマスク欠陥は、通常のマスクで見られるパターン欠陥と多層膜の欠陥である位相欠陥とに大別される。マスク断面の要部構造を表わす図２（ａ）に示すように、パターン欠陥とは、吸収層１０３脇に形成された黒欠陥１０５を示す。ここで、同図には基板１０１、反射層１０２、開口部１０４があり、吸収層１０３残りが黒欠陥１０５となる。図示はしていないが、パターン欠陥には本来あるべき吸収体パターンの一部が欠け落ちたいわゆる白欠陥もある。

また、図２（ｂ）に示す例では、基板１０１上に付着したコンタミネーション１１１などが原因となって反射層１０２の膜厚などに乱れが生じた部分に位相欠陥１１２が生じている。

パターン欠陥はマスク吸収体パターン表面が平坦かつ平滑になることから、マスク表面検査で検出することは難しい。このため、多層膜の露光光での位相情報を反映するat wavelength検査技術が開発されている。

しかしながら、特許文献１を代表とする、検出感度が高いと言われているＥＵＶ光を用いた暗視野検出法でも、ホールのような小さな開口部のパターンに対しては十分な検出感度を有していない。ホールパターンの場合、４ｘマスク上で幅３０ｎｍ（Full Width Half Maximum：FWHM）表面高さ２ｎｍというような微細な位相欠陥も致命欠陥となるが、そのような微細な位相欠陥を検出するには、at wavelength検出光学系のレンズの収差やＣＣＤなどのＥＵＶ光検出デバイスのブラー（デバイス部材からの散乱電子による擾乱）が障害となるためである。

また、特許文献２のように、明視野を用いたＸ線顕微鏡法では、多層膜の反射率のみを調べているため、位相の変化を起こさせる欠陥をすべて検出することはできない。

さらにまた、特許文献３のように、露光波長検査であって、明視野検査と暗視野検査を兼ね備える方法は、検査結果が複雑になると同時に、高速な暗視野検査であっても検出感度が高くなく、ホールパターンに対する微細な位相欠陥に対応できない。

以上のように、従来の方法ではホールパターンに対する多層膜位相欠陥を十分な感度で検出できないという問題があった。

本発明の目的は、多層膜を用いた反射型マスクの欠陥の存在および種類の検出を、検出感度よく、かつ簡便に検査することが出来、特にホールパターンにおける多層膜位相欠陥の検出に適応可能としたマスク欠陥検査技術を提供することにある。

また、本発明の他の目的は、上記マスク欠陥検査技術を利用して欠陥を修正することにより、歩留まりの高い半導体装置の製造技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの一実施の形態の概要を簡単に説明すれば、次のとおりである。
（ａ）主面上にフォトレジスト膜が被着された半導体ウエハと、所定のパターンが形成されたマスクとを準備する工程と、
（ｂ）前記マスクに形成された前記パターンを前記フォトレジスト膜に転写する工程と、
（ｃ）前記フォトレジスト膜に転写された前記パターンを電位制御型外観検査用走査型電子顕微鏡で検査する工程、
を含む、リソグラフィに用いるマスクのマスク欠陥検査方法において、
前記（ｂ）工程での前記転写を、アンダードーズあるいはデフォーカスまたはその両方の条件で行うことを特徴とするものである。

本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。

従来のマスク検査では容易に検査できないホールパターンにおける多層膜位相欠陥を容易かつ実用的なスループットで外観検査が可能となり、また、位相欠陥と吸収体パターン欠陥との原因の分類もでき、これに応じた欠陥救済を行った無欠陥マスクを供給することで、歩留まりが向上する。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、以下の実施の形態を説明する図面においては、構成を分かり易くするために平面図であってもハッチングを付す場合がある。

（実施の形態１）
本実施の形態について、図１の工程図を参照しながら説明する。

まず、対象のマスクを露光装置にセットし、ウエハの主面に塗布したフォトレジスト膜にパターン転写を行う。ここで、露光するときの条件を最も露光裕度のとれる所謂ピボータルポイントでの露光条件、すなわちベストドーズの条件とするのではなく、デフォーカスあるいはアンダードーズまたはその両方の条件の、いわゆるオフコンディション条件で露光する（図１の工程１１）。例えば条件として、３２ｎｍのホールパターンの場合はアンダードーズ量は７％、デフォーカス量は１００ｎｍとする。ウエハは基板抵抗１０Ωｃｍのウエハを用い、その上に直にレジストを塗布したものを用いることとする。ここでは基板抵抗を１０Ωｃｍとしたが、より低い抵抗のものが望ましい。この他ウエハ上に酸化膜を被着し、さらにレジストを積層した基板を用い、レジストパターン形成後、レジストが酸化膜に対して高い選択比を有するエッチング条件で酸化膜エッチングを行ってもよい。また、ウエハ上に、レジストと界面反応してレジストが裾を引くような形状とはならない導電膜を被着し、さらにレジストを形成したウエハを用いてもよい。この種の導電膜としてはリンを高濃度にドープしたポリシリコンやタングステンなどがある。レジストパターン開口部、すなわち基板が露出した箇所がウエハステージと導電的な状態になっているか、あるいは低抵抗な状態で電気的に繋がっているかいずれかの状態になっていることが重要である。

その後、図１の工程１２に示すように、ウエハに転写したホールパターン、すなわちホール状のレジストパターンの開口状態を上面より外観検査する。その際に用いた装置は電位制御型外観検査ＳＥＭ（ボルテージコントラスト検査機能ＳＥＭ）であり、その装置の要部の構成を図５に示す。

電位制御型外観検査ＳＥＭはウエハ２０１を載せたウエハステージ２０２、電子線引き出し電極２０４、電子レンズ２０５、電子線検出器２０６を主要構成物とする。ウエハ２０１に電子線（図示せず）を照射することにより、ウエハ２０１から出てくる電子線２０３を電子線引き出し電極２０４により電子線検出器２０６の方向に引き出し、電子レンズ２０５を介して結像的に電子線検出器２０６に導く。この装置の特徴的なことは、フィルター電極２０８とアース電極２０９、２１０からなるエネルギー分析用電極２０７を備えていることで、フィルター電極２０８に電圧を印加することにより電子線検出器２０６への電子線のエネルギー帯選択機能が加わる。なお、電位制御型外観検査ＳＥＭ装置に関しては非特許文献である非特許文献１に記載されている。

次に、ウエハに転写形成したレジストパターンの上面図を図３（ｂ）に示す。レジスト１３０に開口部１３１および開口部１３２が形成されている。ここで、開口部１３１はマスク上に欠陥のないパターンの転写像であり、開口部１３２はマスク上に欠陥があった場合の転写像である。また、図３（ｂ）のＡ−Ａ線で切ったときのレジストパターンの断面構造を図４に示す。同図中のウエハ１４０上において、マスク上の欠陥部に対応する開口部１３２は上面から見ると開口部が形成されているが、レジスト１３０の断面を見ると底部でレジスト１３０が繋がっており開口していない。

欠陥部の開口部１３２は正常部の開口部１３１より小さいが、開口寸法の差はオフコンディションで露光しているため通常の露光条件で露光した場合より大きく、欠陥部を見つけやすい。それでも通常の外観ＳＥＭで欠陥部を検出するためには電子線の分解能を高める必要があり、またチャージアップの問題を回避する必要があるが、その代わり、外観検査時間が大幅にかかる。すなわち、検査スループットが実用にマッチしなくなる。なお、３２ｎｍのホールをウエハ上で２６×３３ｍｍの領域で検査しようとすると数週間の時間がかかる。

一方、本実施の形態の電位制御型外観検査ＳＥＭを用いた場合は、開口部の電位状態を検出できるため、レジストパターンが裾引きしていて底部が繋がっている場合、基板が露出している場合と検出像が異なり容易に両者の判定が可能である。ホールパターンであっても検出器の分解能（ピクセル）が開口パターンの１／２から１／３で容易に判別可能となる。このため１／３日という時間でウエハ上２６×３３ｍｍの領域の外観検査ができる。図１の工程１３に示すように、このようにして欠陥、すなわち非開口部の有無を判定し、非開口部が見つからない場合は無欠陥の良品マスク（図１の工程１４）として判定した。一方、非開口部が見つかった場合はその欠陥対応部のマスクパターン（吸収体パターン）の観察をＳＥＭなどを用いて行い（図１の工程１５）、欠陥の判定（図１の工程１６）を行う。欠陥が観測されたときはパターン欠陥（図１の工程１７）と判定し、欠陥が見つからなかった場合は位相欠陥（図１の工程１８）と判別する。実際、レジスト上で非開口検出となりマスク欠陥と判断した例で、マスク吸収体パターンに欠陥が見つからなかった場合にＦＩＢ（Focused Ion Beam：集束イオンビーム)を用いてマスクの非破壊検査を行って分析したところ、図３（ａ）に示すように、吸収層１０３に形成された開口部１０４の多層膜のところに、位相欠陥１２０があることが観測されている。このように、電位制御型外観検査ＳＥＭを用い、場合分けをして検査をすることにより、位相欠陥と吸収体パターン欠陥との原因の分類も可能としている。

なお本実施の形態では、ウエハレジスト処理工程が加わりその過程で欠陥が発生することがあるが、チップ間（露光ショット間）比較を行うことによりマスク上の欠陥がウエハレジスト処理工程で発生した欠陥かは容易に判断することが可能である。

（実施の形態２）
本実施の形態について、実施の形態１で示したマスク欠陥検査方法を応用した半導体装置の製造方法に関し、図６の工程図を参照しながら説明する。

まず、実施の形態１と同様の工程によりウエハ上で非開口欠陥の有無を判定（図６の工程２３）する。すなわち、以下の工程を行う。

まず、対象のマスクを露光装置にセットし、ウエハ上にレジストを塗布してウエハにパターン転写を行う。ここで露光するときの条件は、最も露光裕度のとれる所謂ピボータルポイントでの露光条件、すなわちベストドーズの条件ではなく、デフォーカスあるいはアンダードーズまたはその両方の条件の、いわゆるオフコンディション条件で露光する（図６の工程２１）ことである。ここで条件として、実施の形態１と同様に３２ｎｍのホールパターンの場合はアンダードーズ量は７％、デフォーカス量は１００ｎｍとした。ウエハは基板抵抗１０Ωｃｍのウエハを用い、その上に直にレジストを塗布したものを用いることとする。ここでは基板抵抗を１０Ωｃｍとしたが、より低い抵抗のものが望ましい。この他ウエハ上に酸化膜を被着し、さらにレジストを積層した基板を用い、レジストパターン形成後、レジストが酸化膜に対して高い選択比を有するエッチング条件で酸化膜エッチングを行ってもよい。また、ウエハ上に、レジストと界面反応してレジストが裾を引くような形状とはならない導電膜を被着し、さらにレジストを形成したウエハを用いてもよい。この種の導電膜としてはリンを高濃度にドープしたポリシリコンやタングステンなどがある。レジストパターン開口部、すなわち基板が露出した箇所がウエハステージと導電的な状態になっているか、あるいは低抵抗な状態で電気的に繋がっているかいずれかの状態になっていることが重要である。

その後、図６の工程２２に示すように、ウエハに転写したホールパターン、すなわちホール上のレジストパターン開口状態を上面より外観検査する。その際に用いた装置は実施の形態１と同様に電位制御型外観検査ＳＥＭ（ボルテージコントラスト検査機能ＳＥＭ）である。この装置では開口部の電位状態を検出できるため、レジストパターンが裾引きしていて底部が繋がっている場合の検出像は、基板が正常に露出している箇所の検出像と異なるため容易に両者の判定ができる。ホールパターンであっても検出能（ピクセル）が開口パターンの１／２から１／３で容易に判断可能となる。このため１／３日という時間でウエハ上２６×３３ｍｍの領域の外観検査が可能となる。図１の工程１３と同様に、このようにして欠陥、すなわち非開口部の有無を判定し（図６の工程２３）、非開口部が見つからない場合は無欠陥の良品と判定し、そのマスクをそのまま、あるいはマスク洗浄後半導体装置の製造に使用する（図６の工程２８）。

一方、非開口部が見つかった場合はその欠陥対応部のマスクパターン（吸収体パターン）の観察をＳＥＭなどを用いて行い（図６の工程２４）、欠陥が見つかった場合は通常のパターン欠陥部修正(図６の工程２６)を行いこの欠陥修正を行ったマスクを半導体装置の製造に使用する（図６の工程２８）。欠陥が見つからなかった場合は位相欠陥あるいはコンタミ欠陥と判定し、吸収体パターンの一部をＦＩＢやＥＢ（電子ビーム）などを用いて削り、パターン開口部を拡大して欠陥救済を行い（図６の工程２７）、その後にこの欠陥救済を行ったマスクを半導体装置の製造に使用する（図６の工程２８）。

本実施の形態により、従来のマスク検査では容易に検査できないホールパターンにおける多層膜位相欠陥を、容易にかつ実用的なスループットで外観検査でき、位相欠陥と吸収体パターン欠陥との分類に応じた欠陥救済が行え、無欠陥マスクを供給することが可能となる。その結果、本方法を用いた半導体装置の製造方法では、ウエハの歩留まりが向上する。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、ＥＵＶリソグラフィ用反射型マスクの欠陥修正に適用することができる。

本発明の実施の形態１であるマスク欠陥検査方法を示す工程図である。 （ａ）、（ｂ）は、ＥＵＶリソグラフィ用反射型マスクの位相欠陥例を示す断面図である。 （ａ）は、ＥＵＶリソグラフィ用反射型マスクの位相欠陥例を示す平面図であり、（ｂ）は、図３（ａ）に示すマスクパターンのフォトレジスト膜への転写像を示す平面図である。 図３（ｂ）のＡ−Ａ線断面図である。 電位制御型外観検査ＳＥＭの概略図である。 本発明の実施の形態２であるマスク欠陥検査方法および欠陥修正方法を示す工程図である。

符号の説明

１０１ 基板
１０２ 反射層
１０３ 吸収層
１０４ 開口部
１０５ 黒欠陥
１１１ コンタミネーション
１１２ 位相欠陥
１２０ 位相欠陥
１３０ レジスト
１３１ 開口部
１３２ 開口部
１４０ ウエハ
２０１ ウエハ
２０２ ウエハステージ
２０３ 電子線
２０４ 電子線引き出し電極
２０５ 電子レンズ
２０６ 電子線検出器
２０７ エネルギー分析用電極
２０８ フィルター電極
２０９ アース電極
２１０ アース電極

Claims (5)

1. （ａ）主面上にフォトレジスト膜が被着された半導体ウエハと、所定のホールパターンが形成されたマスクとを準備する工程と、
   （ｂ）前記マスクに形成された前記ホールパターンを前記フォトレジスト膜に転写する工程と、
   （ｃ）前記フォトレジスト膜に転写された前記ホールパターンを電位制御型外観検査用走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）で検査する工程、
   を含む、リソグラフィに用いるマスクのマスク欠陥検査方法において、
   前記（ｂ）工程での前記転写を、アンダードーズあるいはデフォーカスまたはその両方の条件で行うことを特徴とするマスク欠陥検査方法。
2. 請求項１記載のマスク欠陥検査方法であって、前記フォトレジスト膜は、前記半導体ウエハの主面上に直接被着されていることを特徴とするマスク欠陥検査方法。
3. 請求項１記載のマスク欠陥検査方法であって、前記マスクは、多層膜を構造体に持つ反射型マスクであることを特徴とするマスク欠陥検査方法。
4. 請求項１記載のマスク欠陥検査方法であって、前記リソグラフィは、極端紫外(Extreme Ultra Violet：ＥＵＶ)リソグラフィであることを特徴とするマスク欠陥検査方法。
5. （ａ）主面上にフォトレジスト膜が被着された半導体ウエハと、所定のホールパターンが形成されたマスクとを準備する工程と、
   （ｂ）前記マスクに形成された前記ホールパターンを前記フォトレジスト膜に転写する工程と、
   （ｃ）前記フォトレジスト膜に転写された前記ホールパターンを電位制御型外観検査用走査型電子顕微鏡で検査する工程、
   を含む、リソグラフィに用いるマスクのマスク欠陥検査方法において、
   前記（ｂ）工程での前記転写を、アンダードーズあるいはデフォーカスまたはその両方の条件で行うことを特徴とする半導体装置の製造方法。

Images