CN1447393A - 具有高选择比的平坦化方法 - Google Patents
具有高选择比的平坦化方法 Download PDFInfo
- Publication number
- CN1447393A CN1447393A CN02156453A CN02156453A CN1447393A CN 1447393 A CN1447393 A CN 1447393A CN 02156453 A CN02156453 A CN 02156453A CN 02156453 A CN02156453 A CN 02156453A CN 1447393 A CN1447393 A CN 1447393A
- Authority
- CN
- China
- Prior art keywords
- layer
- flattening method
- stops
- barrier layer
- processing procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 96
- 230000004888 barrier function Effects 0.000 claims abstract description 59
- 238000000227 grinding Methods 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 22
- 239000010949 copper Substances 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 239000011435 rock Substances 0.000 claims description 9
- 239000011368 organic material Substances 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- 125000003118 aryl group Chemical group 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 4
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 239000002861 polymer material Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000007792 gaseous phase Substances 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 113
- 239000003795 chemical substances by application Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000006061 abrasive grain Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229920005830 Polyurethane Foam Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910004541 SiN Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000011496 polyurethane foam Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 150000004760 silicates Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种具有高选择比的平坦化方法，用于半导体晶圆的平坦化制程，该半导体晶圆具有一硬罩幕，一停止层设于该硬罩幕层上，及一阻障层设于该停止层上；该平坦化方法首先对该阻障层实施一第一化学机械研磨制程，使其暴露出该停止层，而后再去除该停止层；其中，该阻障层对该停止层具有一研磨选择比大于50；由于本发明于硬罩幕与阻障层间设有一停止层，并且由于该停止层的材质与该阻障层差异极大，因此可以避免习知制程中该硬罩幕因研磨选择比过低而损失过多的问题，该半导体晶圆的表面可达到高度平坦化的效果；且制程余裕也随之得以大幅增加，进而有效地控制该半导体晶圆的品质。
Description
技术领域
本发明涉及半导体制造技术，尤指一种具有高选择比的平坦化方法。
背景技术
在现今的半导体制程进入深次微米(deep sub-micro)的领域后，各沉积层表面的平坦化要求已成为日益重要的课题。就现有的平坦化方法而言，化学机械研磨(Chemical Mechanical Polishing，CMP)可说是目前在半导体后段(Back End Of the Line，BEOL)内连线(interconnect)制程中一不可或缺的制程技术。尤其是铜的内连线制程，由于目前关于铜的蚀刻技术尚未完全成熟，为了要形成铜导线，化学机械研磨制程仍是现今应用于铜的内连线制程中最为重要的关键性技术之一。
请参阅图1，图1为习知铜镶嵌(copper-damascene)结构10的示意图。如图1中所示，习知的铜镶嵌结构10中包含有一第一介电层(dielectriclayer)12，一第一导电层(conductive layer)14，一盖层(cap layer)16，一第二介电层18，一硬罩幕(hard mask)20，一阻障层(barrier layer)22，一第二导电层24，及一介层插塞(via plug)26。其中，第一导电层14由金属材质所构成，至于盖层16则通常是由SiN所构成。此外，第二介电层18由一低介电常数材质(low dielectric constant material)所构成，而硬罩幕20则由一具有低介电常数的氟硅玻璃(Fluorinated Silicate Glass，FSG)，或是一般常使用的光阻材料，如SiO2、SiN、SiON、SiC、SiCO、或是SiOCN所形成。至于，阻障层22则由Ta或TaN等常用的阻障层材质所构成，而第二导电层24及介层插塞26即利用金属铜所形成。随后，开始对铜镶嵌结构10实施一化学机械研磨制程，以去除第二导电层24及位于硬罩幕20表面上的阻障层22，进而完成铜内连线的制作。
此时，为了确保阻障层22可以完全的去除，当进行阻障层22的研磨时，需对于铜镶嵌结构10施以适度的过抛(over polishing)。然而，由于现行所使用的研磨剂(slurry)对于阻障层22及硬罩幕20的化学反应特性较为相似，因此，该化学机械研磨制程对于阻障层22及硬罩幕20的研磨速率会十分接近。于是，阻障层22及硬罩幕20的研磨选择比会很小，所谓的研磨选择比即定义为阻障层22研磨速率与硬罩幕20研磨速率的比值。通常，该研磨选择比的值会小于5左右。因此习知该化学机械研磨制程研磨阻障层22时，硬罩幕20也无可避免的会遭到研磨，使硬罩幕20的厚度损失可能高达300至1000。此外，经由该化学机械研磨制程研磨过后的表面均匀度也会有超过10％的可能，而影响铜镶嵌结构10的电性表现。更甚者，在多层(multi-level)金属内连线结构的制造过程中，也会导致高阶层(high level)制作上的困难。
发明内容
因此本发明的主要目的在于提供一种具有高选择比的平坦化方法，以解决上述习知化学机械研磨(Chemical Mechanical Polishing，CMP)制程的问题。
根据本发明的申请专利范围，揭露一种半导体晶圆的平坦化方法。该半导体晶圆包含有一硬罩幕(hard mask)，一停止层(stop layer)设于该硬罩幕层上，及一阻障层(barrier layer)设于该停止层上。该平坦化方法首先对该阻障层实施一第一化学机械研磨制程，使其暴露出该停止层，而后再去除该停止层。其中，该阻障层对该停止层具有一研磨选择比大于50。而根据本发明的申请专利范围，选择适当的该停止层材料，可将研磨选择增加至100以上。
本发明的平坦化方法于该硬罩幕与该阻障层间设有该停止层，并且该停止层的材质与该阻障层具有明显的研磨速率上的落差，因此可以避免习知制程中该硬罩幕因研磨选择比过低而损失过多的问题。同时，通过本发明所提供的高选择比，该半导体晶圆的表面可因而达到高度平坦化的效果。并且，制程余裕(margin)也随的得以大幅增加，进而能够有效地控制该半导体晶圆的品质。
附图说明
图1为习知铜镶嵌(copper-damascene)结构的示意图；
图2A至图2F为本发明平坦化方法的示意图；
图3为本发明阻障层对于硬罩幕材质及停止层材质的研磨选择比的关系图。
图示的符号说明
10铜镶嵌结构 12、32第一介电层
14、34第一导电层 16、36盖层
18、38第二介电层 20、40硬罩幕
22、46阻障层 24、48第二导电层
26、50介层插塞 30半导体晶圆
42停止层 44介层开口
具体实施方式
请参阅图2A至图2F，图2A至图2F为本发明平坦化方法的示意图。如图2A中所示，该平坦化方法先提供一半导体晶圆30，其上形成有一第一介电层(dielectric layer)32，一第一导电层(conductive layer)34，及一盖层(cap layer)36。而后再逐步形成一第二介电层38于盖层36之上，形成一硬罩幕(hard mask)40于第二介电层38之上，及形成一停止层(stoplayer)42于硬罩幕40之上。其中，第一导电层34由金属材质所构成，而盖层36则通常是由氮化硅(silicon nitride，SiN)所构成。此外，第二介电层38由一低介电常数材质(low dielectric constant material)所构成，例如SiLKTM或是FLARETM，而硬罩幕40则由一般常使用的光阻材料，如SiO2、SiN、SiON、SiC、SiCO、或是SiOCN所形成，且其厚度小于1000。并且，上述各层的形成方法为熟知该技术者所熟知，故不在此赘述。
至于本发明的停止层42则是由一有机高分子材料(organic polymermaterial)所构成。根据本发明的较佳实施例，该有机高分子材料可为一芳香族(aromatic)高分子材料，例如SiLKTM，或是一碳氟(fluorocarbon)高分子材料，例如FLARETM。并且，停止层42可由一化学气相沉积(Chemical VaporDeposition，CVD)方法或是一旋布法(Spin On Deposition，SOD)来形成。同时，所形成的停止层42厚度小于1000，较佳的厚度介于200至400之间。
而后，如图2B所示，于半导体晶圆30中定义一介层开口(viaopening)44由停止层42延伸至盖层36，直至第一导电层34的表面为止。此介层开口44的形成可利用习知的微影(lithography)暨蚀刻制程来完成。
请参阅图2C，于介层开口44形成后，再沉积一阻障层(barrierlayer)46于停止层42的表面及介层开口44的侧壁及底面上。随后，形成一第二导电层48于阻障层46之上并填入介层开口44中以形成一介层插塞(viaplug)50。根据本发明的较佳实施例，阻障层46的材质可为TaN，Ta，Ti，TiN，TiSiN，W，WN，或上述各常用的阻障层46材料的组合，且其厚度小于1000。至于第二导电层48及介层插塞50则是利用金属铜所形成。其可由湿式铜电镀沉积(Electrical Copper Plating，ECP)制程或其他铜沉积方法所形成。
随后，如图2D所示，开始对第二导电层48，即铜层，实施一第一化学机械研磨(Chemical Mechanical Polishing，CMP)制程，使其暴露出阻障层46及介层插塞50。待完成铜的化学机械研磨制程后，制程即推进至如图2E所示的部份，亦即，对阻障层46实施一第二化学机械研磨制程，使其暴露出停止层42。关于此第二化学机械研磨的机构，主要是通过控制研磨剂(slurry)的酸碱值(pH value)配合相关的氧化剂(oxidizer)来与阻障层46表面产生化学反应，同时再搭配适当的有机溶剂(solvent)而使得阻障层46的表面得以与研磨剂中的研磨颗粒(abrasive particle)产生良好的亲和性，此时再由研磨垫(polishing pad)所提供的约为0.5至10psi的机械力量，则可使该第二化学机械研磨制程顺利进行。根据本发明的较佳实施例，该研磨机台可采用应用材料公司(Applied Materials)所出品的Mirra Mesa研磨机台或是SpeedFam-IPEC公司所出厂的776型研磨机台，而该研磨垫则可选用聚胺基甲酸酯发泡材质(polyurethane foam，PU foam)所制成的Rodel IC列的K-XY GROOVE的研磨垫，至于该研磨剂则可以利用以二氧化硅(silica)为研磨颗粒的碱性研磨剂Rodel-1501。
当然，本发明并不限于上述所提的研磨机台、研磨垫，及研磨剂等。就研磨剂而言，为了要达到高的研磨选择比，凡可使研磨剂的化学组成于研磨阻障层46时，无法对停止层42产生化学反应，即可适用于本发明。以本发明的较佳实施例来说，若阻障层46以氮化钽(TaN)所构成，则阻障层46对于停止层42的研磨选择比即可大幅提升至100以上，故可达到避免停止层损失的目的。此外，在研磨阻障层46时，一般所使用的研磨压力将比停止层42的材质的机械强度至少低上100倍。因此，通过适当地控制研磨条件，停止层42材质在研磨时发生剥落现象(delamination)的可能性将可有效避免。
请参阅图2F，在阻障层46研磨完成后，去除停止层42。根据本发明的较佳实施例，停止层42可利用一第三化学机械研磨制程来加以去除。其中，为了使停止层42对硬罩幕40的研磨选择比大于5，可选择以氧化铝(alumina)做为研磨颗粒的酸性研磨剂Cabot-4200来做为本发明的该第三化学机械研磨制程的研磨剂。同样地，此时所谓的研磨选择比定义为停止层42的研磨速率与硬罩幕40的研磨速率的比值。此外，停止层42亦可利用一干式蚀刻制程或是一湿式蚀刻制程来加以去除。此时，根据本发明的较佳实施例，当利用干蚀刻制程时，使用N2/O2为主的混合气体来进行，而至于湿蚀刻制程，则可以利用含氟(fluorine base)溶剂来进行。
请参阅图3，图3为本发明阻障层46对于硬罩幕40材质及停止层42材质的研磨选择比的关系图。如图3中所示，横轴所列举的硬罩幕40材质包含有氟硅玻璃(Fluorinated Silicate Glass，FSG)、氮化硅(siliconnitride，SiN)，及碳化硅(silicon carbide，SiC)，至于停止层42的材质则为以化学沉积方法所形成的SiLKTM。而纵轴所示即是以TaN为材质的阻障层46对于上述各材质的研磨选择比。附带一提的是，图3中的结果利用应用材料公司所出品的Mirra Mesa研磨机台，与Rodel IC列的K-XY GROOVE研磨垫，及配合以二氧化硅为研磨颗粒的碱性研磨剂Rodel-1501所得到。由图3中可清楚看出，不论硬罩幕40是何种材质，阻障层46对硬罩幕40的研磨选择比皆小于5。相反地，阻障层46对于停止层42的研磨选择比却可以大于100。因此，本发明于硬罩幕40及阻障层46之间形成一停止层42，确实可使本发明的平坦化方法达到一极高的选择比。
对于习知化学机械研磨制程来说，由于现行所使用的研磨剂对于阻障层及硬罩幕的化学反应特性较为相似，因此，该化学机械研磨制程对于该阻障层及该硬罩幕的研磨速率会十分接近，亦即，研磨选择比很小，且通常会小于5左右。如此，则当该化学机械研磨制程研磨该阻障层时，该硬罩幕也无可避免的会遭到研磨，并且，该硬罩幕的厚度损失可能会高达300至1000左右。同时，经由该化学机械研磨制程研磨过后的表面的均匀度也会有超过10％的可能，因此，以习知化学机械研磨制程所研磨的铜镶嵌结构的电性表现会受到显著的负面影响。此外，在多层(multi-level)金属内连线结构的制造过程中，也会导致高阶层(high level)制作上的困难。
相较于习知化学机械研磨制程，本发明的平坦化方法于硬罩幕与阻障层间设有一停止层，并且由于该停止层的材质与该阻障层差异极大，因此可以避免习知制程中该硬罩幕因研磨选择比过低而损失过多的问题。同时，通过本发明所提供的高选择比，该半导体晶圆的表面可因而达到高度平坦化的效果。并且，制程余裕(margin)也随之得以大幅增加，进而能够有效地控制该半导体晶圆的品质。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
Claims (25)
1.一种半导体晶圆的平坦化方法，其特征是：该半导体晶圆包含有一硬罩幕，一停止层设于该硬罩幕层上，及一阻障层设于该停止层上，该平坦化方法包含有下列步骤：
对该阻障层实施一第一化学机械研磨制程，使其暴露出该停止层；及去除该停止层；
其中该阻障层对该停止层具有一研磨选择比大于50。
2.如权利要求1所述的平坦化方法，其特征是：该停止层由一有机高分子材料所构成。
3.如权利要求2所述的平坦化方法，其特征是：该有机高分子材料为一芳香族高分子材料。
4.如权利要求2所述的平坦化方法，其特征是：该有机高分子材料为一碳氟高分子材料。
5.如权利要求1所述的平坦化方法，其特征是：该停止层由一化学气相沉积方法所形成。
6.如权利要求1所述的平坦化方法，其特征是：该停止层由一旋布法所形成。
7.如权利要求1所述的平坦化方法，其特征是：该停止层的厚度小于1000。
8.如权利要求1所述的平坦化方法，其特征是：该半导体晶圆另包含有一导电层设于该阻障层上。
9.如权利要求8所述的平坦化方法，其特征是：该导电层由铜所构成。
10.如权利要求1所述的平坦化方法，其特征是：该停止层利用一第二化学机械研磨制程加以去除。
11.如权利要求1所述的平坦化方法，其特征是：该停止层利用一蚀刻制程加以去除。
12.如权利要求1所述的平坦化方法，其特征是：该阻障层包含TaN，Ta，Ti，TiN，TiSiN，W，WN，或上述各材料的组合。
13.如权利要求12所述的平坦化方法，其特征是：该阻障层的厚度小于1000。
14.一种高选择比的平坦化方法，其特征是：该平坦化方法包含有下列步骤：
提供一半导体晶圆，其上形成有一第一介电层及一盖层；
形成一第二介电层于该盖层之上；
形成一硬罩幕于该第二介电层之上；
形成一停止层于该硬罩幕之上；
形成一阻障层于该停止层之上；
形成一导电层于该阻障层之上；
对该导电层实施一第一化学机械研磨制程，使其暴露出该阻障层；
对该阻障层实施一第二化学机械研磨制程，使其暴露出该停止层；及去除该停止层；
其中该阻障层对该停止层具有一研磨选择比大于50。
15.如权利要求14所述的平坦化方法，其特征是：该停止层由一有机高分子材料所构成。
16.如权利要求15所述的平坦化方法，其特征是：该有机高分子材料为一芳香族高分子材料。
17.如权利要求15所述的平坦化方法，其特征是：该有机高分子材料为一碳氟高分子材料。
18.如权利要求14所述的平坦化方法，其特征是：该停止层由一化学气相沉积方法所形成。
19.如权利要求14所述的平坦化方法，其特征是：该停止层由一旋布法所形成。
20.如权利要求14所述的平坦化方法，其特征是：该停止层的厚度小于1000。
21.如权利要求14所述的平坦化方法，其特征是：该导电层由铜所构成。
22.如权利要求14所述的平坦化方法，其特征是：该停止层利用一第三化学机械研磨制程加以去除。
23.如权利要求14所述的平坦化方法，其特征是：该停止层利用一蚀刻制程加以去除。
24.如权利要求14所述的平坦化方法，其特征是：该阻障层包含TaN，Ta，Ti，TiN，TiSiN，W，WN，或上述各材料的组合。
25.如权利要求24所述的平坦化方法，其特征是：该阻障层的厚度小于1000。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/063,133 | 2002-03-25 | ||
| US10/063,133 US6660627B2 (en) | 2002-03-25 | 2002-03-25 | Method for planarization of wafers with high selectivities |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1447393A true CN1447393A (zh) | 2003-10-08 |
Family
ID=28038711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02156453A Pending CN1447393A (zh) | 2002-03-25 | 2002-12-16 | 具有高选择比的平坦化方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6660627B2 (zh) |
| CN (1) | CN1447393A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102814727A (zh) * | 2012-08-13 | 2012-12-12 | 无锡华润上华科技有限公司 | 一种用于浅沟槽隔离结构的化学机械研磨方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003077920A (ja) * | 2001-09-04 | 2003-03-14 | Nec Corp | 金属配線の形成方法 |
| JP2004014841A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN100568485C (zh) * | 2003-02-11 | 2009-12-09 | Nxp股份有限公司 | 抛光设备和抛光集成电路金属层的两步方法 |
| JP2005026538A (ja) * | 2003-07-04 | 2005-01-27 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| US7071539B2 (en) * | 2003-07-28 | 2006-07-04 | International Business Machines Corporation | Chemical planarization performance for copper/low-k interconnect structures |
| US20050064629A1 (en) * | 2003-09-22 | 2005-03-24 | Chen-Hua Yu | Tungsten-copper interconnect and method for fabricating the same |
| US7253098B2 (en) * | 2004-08-27 | 2007-08-07 | International Business Machines Corporation | Maintaining uniform CMP hard mask thickness |
| US7394154B2 (en) * | 2005-09-13 | 2008-07-01 | International Business Machines Corporation | Embedded barrier for dielectric encapsulation |
| US7709344B2 (en) * | 2005-11-22 | 2010-05-04 | International Business Machines Corporation | Integrated circuit fabrication process using gas cluster ion beam etching |
| DE102007004860B4 (de) * | 2007-01-31 | 2008-11-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema |
| US7563719B2 (en) * | 2007-03-15 | 2009-07-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual damascene process |
| KR100843971B1 (ko) * | 2007-08-08 | 2008-07-03 | 주식회사 동부하이텍 | 금속배선 형성방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100184A (en) * | 1997-08-20 | 2000-08-08 | Sematech, Inc. | Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer |
| US6440840B1 (en) * | 2002-01-25 | 2002-08-27 | Taiwan Semiconductor Manufactoring Company | Damascene process to eliminate copper defects during chemical-mechanical polishing (CMP) for making electrical interconnections on integrated circuits |
-
2002
- 2002-03-25 US US10/063,133 patent/US6660627B2/en not_active Expired - Lifetime
- 2002-12-16 CN CN02156453A patent/CN1447393A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102814727A (zh) * | 2012-08-13 | 2012-12-12 | 无锡华润上华科技有限公司 | 一种用于浅沟槽隔离结构的化学机械研磨方法 |
| CN102814727B (zh) * | 2012-08-13 | 2015-05-06 | 无锡华润上华科技有限公司 | 一种用于浅沟槽隔离结构的化学机械研磨方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6660627B2 (en) | 2003-12-09 |
| US20030181050A1 (en) | 2003-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627539B1 (en) | Method of forming dual-damascene interconnect structures employing low-k dielectric materials | |
| US6962869B1 (en) | SiOCH low k surface protection layer formation by CxHy gas plasma treatment | |
| US6946397B2 (en) | Chemical mechanical polishing process with reduced defects in a copper process | |
| KR100359552B1 (ko) | 반도체 기판의 표면 평탄화 처리 방법 및 절연층에서의 전도성 플러그 생성 방법 | |
| US7208404B2 (en) | Method to reduce Rs pattern dependence effect | |
| KR100396883B1 (ko) | 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법 | |
| US7109557B2 (en) | Sacrificial dielectric planarization layer | |
| CN1447393A (zh) | 具有高选择比的平坦化方法 | |
| US7825028B2 (en) | Method of manufacturing semiconductor device | |
| EP1039530A2 (en) | Method for manufacturing semiconductor device capable of avoiding flaws and erosion caused by metal chemical-mechanical polishing process | |
| JPH0786216A (ja) | 半導体装置の製造方法 | |
| US6251789B1 (en) | Selective slurries for the formation of conductive structures | |
| KR100350111B1 (ko) | 반도체 장치의 배선 및 이의 제조 방법 | |
| US6461226B1 (en) | Chemical mechanical polishing of a metal layer using a composite polishing pad | |
| JP2000012543A (ja) | 半導体集積回路装置の製造方法 | |
| US6867142B2 (en) | Method to prevent electrical shorts between tungsten interconnects | |
| US6468897B1 (en) | Method of forming damascene structure | |
| US6551914B1 (en) | Method of forming polish stop by plasma treatment for interconnection | |
| JP2009246228A (ja) | 研磨方法及び半導体装置の製造方法 | |
| KR100734653B1 (ko) | 산화막 ｃｍｐ 방법 | |
| JP2003092300A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| TW521342B (en) | Method for planarization of wafers with high selectivity | |
| KR100569508B1 (ko) | 반도체소자의 평탄화방법 | |
| US7727894B2 (en) | Formation of an integrated circuit structure with reduced dishing in metallization levels | |
| US20050112838A1 (en) | Method for forming inductor of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |