CN1435875A - 选择性局部自行对准硅化物的制作方法 - Google Patents

Abstract

一种选择性局部自行对准硅化物的制作方法，首先在间隙较窄的存储单元区上先覆盖一层共形的阻挡层，然后，再于基底上形成另一层阻挡层，以覆盖存储单元区与逻辑电路区。然后，再进行回蚀刻步骤，使欲形成自行对准硅化物的多晶硅栅极与硅基底露出来，仅留下存储单元区的栅极之间的阻挡层，与隔离区上的阻挡层，以选择性地形成局部自行对准硅化物。

Description

选择性局部自行对准硅化物的制作方法

技术领域

本发明是有关于一种自行对准硅化物(Self Align Silicide，缩写Salicide)的制作方法，且特别是有关于一种选择性(Selectivity)局部(Partial)自行对准硅化物的制作方法。

背景技术

在深次微米的集成电路技术中，由于在线宽、接触面积及接面深度等都逐渐缩小的情形下，为了能有效地提高元件的工作质量，降低电阻并减少电阻及电容所造成的信号传递延迟(RC Delay)，因此在制作栅极时，于多晶系栅极上形成一层金属硅化物(Silicide)。

由于金属硅化物的工艺中不需要微影，故由此类工艺制作的金属硅化物又称为自行对准金属硅化物。图1A至图1C是公知的选择性局部形成自行对准硅化物的制造流程剖面图。

请参照图1A，在基底100上已形成有存储单元区102与逻辑电路区104，于存储单元区102与逻辑电路区104之间以隔离区103作区隔，而且存储单元区102的栅极106a间隙比逻辑电路区104的栅极106b间隙窄。此外，栅极106a与106b侧壁还包括间隙壁108。

请继续参照图1A，在基底100上覆盖一层氧化层110，然后利用微影与蚀刻工艺，于基底100上形成图案化光阻层112，以暴露出欲形成自行对准硅化物的部位。然而，由于存储单元区102的栅极106a间隙随元件尺寸缩小而变得相当窄，所以容易发生如图1A所示的对准错误(Misalign)现象。

接着，请参照图1B，将存储单元区102中预定不形成自行对准硅化物的区域，例如埋入式漏极区(未绘示)上所覆盖的氧化层110a留下来，以作为自行对准硅化物阻挡层，而其它区域所覆盖的氧化层110则去除。然后，去除图案化光阻层112。因为之前光阻层112已发生对准错误的情形，所以原本应该遮蔽栅极106a间暴露出的基底100，而留下来的氧化层110a存在于部分栅极106a上，且使部分的基底100裸露出来。

接着，请参照图1C，于暴露出的基底100与栅极106a、106b上形成自行对准硅化物114。由于在存储单元区102的基底100上容易形成自行对准硅化物114，所以使其工艺裕度大幅降低，而增加制造过程的困难。而且当线宽逐渐缩小后，上述方法所造成的对准错误将更为严重。

发明内容

因此，本发明的目的就是提供一种选择性局部自行对准硅化物的制作方法，以防止对准错误的发生。

本发明的再一目的是提供一种选择性局部自行对准硅化物的制作方法，可以比公知方法具有较大的工艺裕度。

根据上述与其它目的，本发明提出一种选择性局部自行对准硅化物的制作方法，主要利用两阶段形成阻挡层的方式来形成自行对准硅化物的阻挡层，以进行局部自行对准硅化物工艺。其工艺首先在栅极间的间隙较窄的存储单元区上先覆盖一层共形的阻挡层，然后，再于基底上形成另一层阻挡层，以覆盖存储单元区与逻辑电路区。然后，再进行回蚀刻步骤，使欲形成自行对准硅化物的栅极与硅基底暴露出来，仅留下存储单元区其栅极间的阻挡层，也即是埋入式漏极区上方的阻挡层，以选择性地形成局部自行对准硅化物。

本发明又提出一种选择性局部自行对准硅化物的制作方法，是提供包括第一元件区与第二元件区的基底，其中第一元件区具有第一凸起与第一凹陷，第二元件区具有第二凸起与第二凹陷，且第一凹陷的宽度小于第二凹陷的宽度。然后于基底上形成第一阻挡层，以覆盖第一元件区的第一凸起与第一凹陷。接着，于基底上形成第二阻挡层，以覆盖第一元件区与第二元件区，其中覆盖于第一凹陷的第一阻挡层与第二阻挡层的厚度大于覆盖于第一凸起的第一阻挡层与第二阻挡层的厚度。然后，进行回蚀刻，以使第一凸起的表面、第二凸起与第二凹陷的表面裸露出来，再于基底上形成一金属层，以覆盖第一元件区与第二元件区。接着，进行一热处理，使金属层进行硅化反应，而在第一凸起、第二凸起与第二凹陷的表面上形成一自行对准金属硅化物。最后去除金属层未参与反应的部分。

依照本发明的实施例所述，先在利用隔离区分为存储单元区与逻辑电路区的基底上形成数个多晶硅栅极，而且存储单元区的栅极间的间隙明显小于逻辑电路区的间隙。然后于间隙较窄的存储单元区上先覆盖一层共形的第一阻挡层，使存储单元区其栅极间的间隙宽度缩小，增加存储单元区与逻辑电路区两区域栅极间的间隙关键宽度(SpaceCD)的差异。然后，再于基底上形成第二阻挡层，以覆盖存储单元区与逻辑电路区。然后，再进行回蚀刻步骤，使欲形成自行对准硅化物的多晶硅栅极与硅基底露出来，仅留下存储单元区的栅极间的间隙上的第一阻挡层，与隔离区上方的第一阻挡层，以选择性地形成局部自行对准硅化物。

由于本发明的第一阻挡层是覆盖在整个存储单元区，以及区隔存储单元区与逻辑电路区的隔离区上，因此，发生对准错误时，并不会使存储单元区栅极间的基底裸露出来，譬如埋入式漏极区。

本发明利用两阶段形成阻挡层的方式来形成自行对准硅化物阻挡层，以进行局部自行对准硅化物工艺，可比公知方法具有较大的工艺裕度。

附图说明

图1A至图1C是公知选择性局部形成自行对准硅化物的制造流程剖面图；以及

图2A至图2F是依照本发明一实施例的选择性局部自行对准硅化物的制造流程剖面图。

附图标记说明：

100、200：基底

102、202：存储单元区

103、203：隔离区

104、204：逻辑电路区

106a、106b、206a、206b：栅极

108、208：间隙壁

110：氧化层

112、212：光阻层

114：自行对准硅化物

210、214：阻挡层

216：选择性局部自行对准硅化物

具体实施方式

图2A至图2F是依照本发明一实施例的选择性局部自行对准硅化物的制造流程剖面图。

请参照图2A，首先提供一利用隔离区203分为存储单元区202与逻辑电路区204的基底200。然后，于基底200上形成数个栅极206a、260b，且存储单元区202的栅极206a间的间隙比逻辑电路区204的栅极206b间隙要窄。此外，于栅极206a与206b侧壁还包括形成间隙壁208。

接着，请参照图2B，于基底200上形成一层共形的第一阻挡层210，譬如光阻保护氧化层(Resist Protect Oxide，简称PRO)，其材质例如氧化硅，以覆盖存储单元区202与逻辑电路区204。于存储单元区202上的第一阻挡层210，可使栅极206a间的间隙宽度缩小，增加存储单元区202与逻辑电路区204两区域栅极206a、206b间的间隙关键宽度(Space CD)的差异。

然后，请参照图2C，于存储单元区202上形成一光阻层212，并暴露出逻辑电路区204的第一阻挡层210，其中光阻层212例如是光阻层。随后，以光阻层212为蚀刻罩幕，去除逻辑电路区204的第一阻挡层210。

接着，请参照图2D，去除光阻层212，再于基底200上形成第二阻挡层214，以覆盖存储单元区202与逻辑电路区204，其中第二阻挡层214的材质例如是氧化硅。而且，覆盖于栅极206a间的间隙的第一阻挡层210与第二阻挡层214的厚度大于覆盖于栅极206a的第一阻挡层210与第二阻挡层214的厚度。

随后，请参照图2E，回蚀刻去除逻辑电路区204的第二阻挡层214，使欲形成自行对准硅化物的栅极206a、206b与基底200露出来，仅留下存储单元区206a的栅极206b间的间隙的阻挡层210a与隔离区203上方的阻挡层210a。

最后，请参照图2F，于栅极206a、206b上与逻辑电路区204的基底200上形成选择性地局部自行对准硅化物216，其工艺例如是，在基底200上形成一层金属层，其材质例如钛，以覆盖存储单元区202与逻辑电路区204。然后进行热处理使金属层进行硅化反应，以在栅极206a、206b上与逻辑电路区204的基底200上形成一自行对准金属硅化物，随后去除金属层未参与反应的部分，即可得到局部自行对准硅化物216。

综上所述，本发明的特征在于：

1.本发明利用第一阻挡层覆盖在整个存储单元区，以及区隔存储单元区与逻辑电路区的隔离区上，因此，发生对准错误时，并不会使存储单元区栅极间的基底裸露出来，譬如埋入式漏极区。

2.本发明是利用两阶段形成阻挡层的方式来形成自行对准硅化物阻挡层，以进行局部自行对准硅化物工艺，可比公知方法具有较大的工艺裕度。

虽然本发明已以一实施例说明如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求书为准。

Claims (14)

1.一种选择性局部自行对准硅化物的制作方法，其特征为：其步骤包括：

提供一基底，该基底上包括一第一元件区与一第二元件区，其中该第一元件区具有一第一凸起与一第一凹陷，该第二元件区具有一第二凸起与一第二凹陷，且该第一凹陷的宽度小于该第二凹陷的宽度；

于该基底上形成一第一阻挡层，以覆盖该第一元件区的该第一凸起与该第一凹陷；

于该基底上形成一第二阻挡层，以覆盖该第一元件区与该第二元件区，其中覆盖于该第一凹陷的该第一阻挡层与该第二阻挡层的厚度大于覆盖于该第一凸起的该第一阻挡层与该第二阻挡层的厚度；

进行回蚀刻，以使该第一凸起的表面、该第二凸起与该第二凹陷的表面裸露出来；

于该基底上形成一金属层，以覆盖该第一元件区与该第二元件区；

进行一热处理，使该金属层进行一硅化反应，以在该第一凸起、该第二凸起与该第二凹陷的表面上形成一自行对准金属硅化物；以及

去除该金属层未参与该硅化反应的部分。

2.如权利要求1所述的选择性局部自行对准硅化物的制作方法，其特征为：其中于该基底上形成该第一阻挡层的步骤包括：

于该基底上形成一阻挡材料层，以覆盖该第一元件区与该第二元件区；

于该基底上形成一光阻层，以覆盖该第一元件区；

以该光阻层为罩幕，去除未被该光阻层所覆盖的该阻挡材料层；以及

去除该光阻层。

3.如权利要求1所述的选择性局部自行对准硅化物的制作方法，其特征为：其中该第一元件区包括存储单元区。

4.如权利要求1所述的选择性局部自行对准硅化物的制作方法，其特征为：其中该第二元件区包括逻辑电路区。

5.如权利要求1所述的选择性局部自行对准硅化物的制作方法，其特征为：其中该第一与第二阻挡层的材质包括氧化硅。

6.如权利要求1所述的选择性局部自行对准硅化物的制作方法，其特征为：其中该金属层的材质包括钛。

7.一种选择性局部自行对准硅化物的制作方法，其特征为：其步骤包括：

提供一基底，该基底具有一隔离区，该隔离区区隔一第一元件区与一第二元件区；

于该基底上形成复数个栅极，且于该第一元件区的该些栅极之间的间隙小于该第二元件区的该些栅极之间的间隙；

于该第一元件区上形成一第一阻挡层，以覆盖该第一元件区；

于该基底上形成一第二阻挡层，以覆盖该第一元件区与该第二元件区；

进行回蚀刻，使该些栅极与该第二元件区的该基底暴露出来；以及

于暴露出的该些栅极与该第二元件区的该基底表面形成一自行对准金属硅化物。

8.如权利要求7所述的选择性局部自行对准硅化物的制作方法，其特征为：其中覆盖于该第一元件区的该些栅极间的间隙的该第一阻挡层与该第二阻挡层的厚度大于覆盖于该第一元件区的该些栅极上的该第一阻挡层与该第二阻挡层的厚度。

9.如权利要求7所述的选择性局部自行对准硅化物的制作方法，其特征为：其中于该第一元件区上形成该第一阻挡层的该步骤包括：

于该基底上形成一阻挡材料层，以覆盖该第一元件区与该第二元件区；

于该基底上形成一光阻层，以覆盖该第一元件区；

以该光阻层为罩幕，去除未被该光阻层所覆盖的该阻挡材料层；以及

去除该光阻层。

10.如权利要求7所述的选择性局部自行对准硅化物的制作方法，其特征为：其中该第一元件区包括存储单元区。

11.如权利要求7所述的选择性局部自行对准硅化物的制作方法，其特征为：其中该第二元件区包括逻辑电路区。

12.如权利要求7所述的选择性局部自行对准硅化物的制作方法，其特征为：其中该第一与第二阻挡层的材质包括氧化硅。

13.如权利要求7所述的选择性局部自行对准硅化物的制作方法，其特征为：其中，于暴露出的该些栅极与该第二元件区的该基底表面形成该自行对准金属硅化物的该步骤，包括：

于该基底上形成一金属层，以覆盖该第一元件区与该第二元件区；

进行一热处理，使该金属层进行硅化反应，以在暴露出的该些栅极与该第二元件区的该基底的表面形成一自行对准金属硅化物；以及

去除该金属层未参与反应的部分。

14.如权利要求13所述的选择性局部自行对准硅化物的制作方法，其特征为：其中该金属层的材质包括钛。

Images