CN1435867A - 高压元件的制造方法 - Google Patents
高压元件的制造方法 Download PDFInfo
- Publication number
- CN1435867A CN1435867A CN 02103102 CN02103102A CN1435867A CN 1435867 A CN1435867 A CN 1435867A CN 02103102 CN02103102 CN 02103102 CN 02103102 A CN02103102 A CN 02103102A CN 1435867 A CN1435867 A CN 1435867A
- Authority
- CN
- China
- Prior art keywords
- high voltage
- voltage device
- manufacture method
- thermal process
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种高压元件的制造方法,其首先提供一基底,其中此基底上已形成有一高压元件的栅极结构。接着,于进行第一热工艺之后,才在高压元件的栅极结构两侧的基底中形成一第一掺杂区。之后,在高压元件的栅极结构的侧边形成一间隙壁。并且在高压元件的栅极结构上与第一掺杂区的表面上形成一氧化层。接着,于进行一第二热工艺之后,才在间隙壁两侧的基底中形成一第二掺杂区。
Description
技术领域
本发明是有关于一种半导体元件的制造方法,且特别是有关于一种高压元件(High Voltage Device)的制造方法。
背景技术
高压元件,顾名思义就是一种可以耐较高偏压的元件,意即高压元件的崩溃电压值(Breakdown Voltage)会较一般元件高。通常较佳的高压元件为具有较高的崩溃电压的性质。另外,高压元件经常是伴随着一般元件而制作在同一芯片上。典型的一高压元件的结构包括一栅极、一源极/漏极区以及一轻掺杂漏极区(Lightly Doped Drain,LDD)。其中,此高压元件的轻掺杂漏极区包围住源极/漏极区。
图1A至图1D所示,其为公知一种高压元件的制造流程剖面示意图。
请参照图1A,公知高压元件的制造方法首先提供一基底100,其中基底100上具有一一般元件区102与一高压元件区104。接着,在一般元件区102与高压元件区104上分别形成一栅极结构110、116。其中,栅极结构110、116包括一多晶硅材质的栅极导电层106、112与一栅氧化层108、114。
之后,分别在栅极结构110、116两侧的基底100中形成一轻掺杂漏极区(LDD)118、120。
接着,请参照图1B,进行一第一热工艺。第一热工艺为对轻掺杂漏极区118、120所进行的回火步骤。
然后,请参照图1C,在栅极结构110、116的侧边分别形成间隙壁117、119。接着,在间隙壁117、119两侧的基底100中分别形成源极/漏极区122、124。其中,高压元件区104中的轻掺杂漏极区120包围住源极/漏极区124。
之后,进请参照图1D,进行一第二热工艺。第二热工艺为对源极/漏极区122、124所进行的回火步骤。如此,即于一般元件区102完成一一般元件的制作,并于高压元件区104完成一高压元件的制作。
而在公知高压元件的制作方法中,高压元件的轻掺杂漏极区与源极/漏极区的回火工艺,与一般元件的轻掺杂漏极区与源极/漏极区的回火工艺是同时进行的。然而,对于高压元件而言,其源极/漏极区中所掺杂的离子将会因回火工艺而朝向轻掺杂漏极区扩散。如此,将使得轻掺杂漏极区中的离子浓度因源极/漏极区中的离子扩散而改变(提高)。如此一来,对于高压元件的崩溃电压将无法有效的提高。
发明内容
本发明的目的就是在提供一种高压元件的制造方法,以有效的提高高压元件的崩溃电压值。
本发明的另一目的是提供一种高压元件的制造方法,以避免公知高压元件中的源极/漏极区的离子向轻掺杂漏极区扩散。
本发明提出一种高压元件的制造方法,此方法首先提供一基底,其中此基底具有一般元件区与一高压元件区。接着,在基底的一般元件区与高压元件区上分别形成一一般元件的栅极结构与一高压元件的栅极结构。接着,于一般元件的栅极结构两侧的基底中形成一第一轻掺杂漏极区,之后进行一第一热工艺,而第一热工艺为对第一轻掺杂漏极区所进行的回火步骤。在进行第一热工艺之后,于高压元件的栅极结构两侧的基底中形成一第二轻掺杂漏极区,其中形成第二轻掺杂漏极区的方法例如是倾斜离子植入法。然后,在一般元件的栅极结构的侧边形成一第一间隙壁,并且在高压元件的栅极结构的侧边形成一第二间隙壁。接着,在暴露的基底与栅极导电层的表面形成一氧化层,以避免后续离子植入步骤的过程中会直接损害到基底与栅极导电层的表面。然后,在第一间隙壁两侧的基底中形成一第一源极/漏极区。之后进行一第二热工艺,第二热工艺为第一源极/漏极区的回火步骤。在进行第二热工艺之后,于第二间隙壁两侧的基底中以离子植入法形成一第二源极/漏极区。
本发明的高压元件的制造方法,其轻掺杂漏极区是在一般元件的轻掺杂漏极区的回火工艺完成之后才形成的。由于离子植入步骤所产生的晶格缺陷并未通过回火工艺而修补,因此高压元件的轻掺杂漏极区中的离子在形成间隙壁的低温长时间工艺下,会随着晶隙性的硅而扩散,使得离子浓度梯度(Gradient)降低,如此可提高高压元件的崩溃电压值。
本发明的高压元件的源极/漏极区在一般元件的源极/漏极区的回火工艺完成后才形成,因此其源极/漏极区中的离子就不会往轻掺杂漏极区扩散。而由于轻掺杂漏极区的离子浓度得以维持不变,因此可有效的提高高压元件的崩溃电压值。
附图说明
图1A至图1D为公知一种高压元件的制造流程剖面示意图;
图2A至图2E是依照本发明一较佳实施例的高压元件的制造流程剖面示意图。
100、200:基底
102、202:一般元件区
104、204:高压元件区
106、206、112、212:栅极导电层
108、208、114、214:栅氧化层
110、210、116、216:栅极结构
118、120、218、220:轻掺杂漏极区
117、119、217、219:间隙壁
122、124、222、224:源极/漏极区
223:氧化层
221:倾斜离子植入步骤
225:离子植入步骤
具体实施方式
图2A至图2E,其为依照本发明一较佳实施例的高压元件的制造流程剖面示意图。
请参照图2A,首先提供一基底200,其中基底200上具有一一般元件区202与一高压元件区204。接着,在一般元件区202与高压元件区上分别形成一栅极结构210、216。其中,栅极结构210、216包括一栅极导电层206、212与一栅氧化层208、214。而栅极导电层210、216的材质例如为多晶硅。
之后,请参照图2B,在一般元件区202的栅极结构210两侧的基底200中形成一轻掺杂漏极区(LDD)218。接着,进行一第一热工艺。第一热工艺为对轻掺杂漏极区218所进行的回火步骤。其中,第一热工艺的温度例如为摄氏1000度左右,且进行第一热工艺的时间例如为30秒左右。
然后,请参照图2C,在高压元件区204的栅极结构216两侧的基底200中形成一轻掺杂漏极区220。其中,形成轻掺杂漏极区220的方法例如为进行一倾斜离子植入步骤221而形成。而倾斜离子植入步骤221的离子植入的能量例如为100KeV左右,所植入的离子例如为硼离子,所植入的浓度例如为5×1013l/cm2左右,且倾斜离子植入步骤221的倾斜角度例如为45度左右。
接着,请参照图2D,在栅极结构210、216的侧边分别形成间隙壁217、219。其中,形成间隙壁217、219的方法例如为先在基底200上形成一共形的介电层(未绘出),而形成共形介电层的方法例如是在温度摄氏630度之下进行约113分钟的沉积工艺。之后再以干式蚀刻法回蚀刻此共形的介电层而形成。
之后,在暴露的基底200与栅极导电层206、212的表面上形成一氧化层223,其用来防止后续于进行离子植入步骤时会直接伤及基底200或门极导电层206、212的表面。其中,形成氧化层223例如为热氧化法。
然后,在一般元件区202中栅极结构210的间隙壁217两侧的基底200中形成一源极/漏极区222。接着,进行一第二热工艺。第二热工艺为对源极/漏极区222所进行的回火步骤。其中,第二热工艺的温度例如为摄氏1000度左右,且进行第二热工艺的时间例如为30秒左右。此时,一般元件区202中的元件已制作完成。
接着,请参照图2E,在高压元件区204中栅极结构216侧边的间隙壁219两侧的基底200中形成一源极/漏极区224,而所形成的源极/漏极区224被轻掺杂漏极区220包围住。其中,形成源极/漏极区224的方法例如为进行一离子植入步骤225而形成。而离子植入步骤225的离子植入能量例如为50KeV左右,所植入的离子例如为硼离子,且所植入的浓度例如为5×1015/cm2左右。如此,即完成高压元件的制作。
由于本发明高压元件的轻掺杂漏极区220在一般元件的轻掺杂漏极区218的回火工艺完成之后才形成的。因此,在形成轻掺杂漏极区220时的离子植入步骤221所造成的晶格缺陷,并未被回火工艺修补。而由于轻掺杂漏极区220的离子会随着晶隙性的硅而往基底200的底部扩散,使得轻掺杂漏极区220中的离子浓度梯度降低。因此,将有利于提高此高压元件的崩溃电压值。
另外,由于本发明的高压元件的源极/漏极区224在一般元件的源极/漏极区222的回火工艺完成之后才形成。因此,高压元件的源极/漏极区224中的离子便不会因回火工艺的高温而朝向轻掺杂漏极区220扩散。如此一来,轻掺杂漏极区220中的离子浓度便不会受到改变,而有利于提高此高压元件的崩溃电压值。
综合以上所述,本发明具有下列优点:
1、本发明的高压元件的制造方法,其轻掺杂漏极区是在一般元件的轻掺杂漏极区的回火工艺完成之后才形成的。由于离子植入步骤所产生的晶格缺陷并未通过回火工艺而修补,因此高压元件的轻掺杂漏极区中的离子会随着晶隙性的硅而扩散,使得离子浓度梯度降低,进而提高高压元件的崩溃电压值。
2、本发明的高压元件其源极/漏极区在一般元件的源极/漏极区的回火工艺完成之后才形成,因此其源极/漏极区中的离子就不会往轻掺杂漏极区扩散,如此便可有效的提高高压元件的崩溃电压值。
Claims (20)
1、一种高压元件的制造方法,其特征是,该方法包括下列步骤:
提供一基底,其中该基底上包括已形成有一高压元件的栅极结构;
进行一第一热工艺;
于该第一热工艺之后,在该高压元件的栅极结构两侧的基底中形成一第一掺杂区;
在该高压元件的栅极结构的侧边形成一间隙壁;
在该高压元件的栅极结构上与该第一掺杂区的表面上形成一氧化层;
进行一第二热工艺;以及
于该第二热工艺之后,在该间隙壁两侧的基底中形成一第二掺杂区。
2、如权利要求1所述的高压元件的制造方法,其特征是,该第一掺杂区包括一轻掺杂漏极区。
3、如权利要求1所述的高压元件的制造方法,其特征是,形成该第一掺杂区的方法包括一倾斜离子植入法。
4、如权利要求3所述的高压元件的制造方法,其特征是,该倾斜离子植入法的离子植入能量为100KeV,其掺杂的浓度为5×1013/cm2,且其倾斜角度为45度。
5、如权利要求1所述的高压元件的制造方法,其特征是,该第二掺杂区包括一源极/漏极区。
6、如权利要求1所述的高压元件的制造方法,其特征是,形成该第二掺杂区的方法包括一离子植入法。
7、如权利要求6所述的高压元件的制造方法,其特征是,该离子植入法的离子植入能量为50KeV,且其掺杂浓度为5×1015/cm2。
8、如权利要求1所述的高压元件的制造方法,其特征是,该第一热工艺的温度为摄氏1000度左右。
9、如权利要求8所述的高压元件的制造方法,其特征是,进行该第一热工艺的时间为30秒左右。
10、如权利要求1所述的高压元件的制造方法,其特征是,该第二热工艺的温度为摄氏1000度左右。
11、如权利要求10所述的高压元件的制造方法,其特征是,进行该第二热工艺的时间为30秒左右。
12、一种高压元件的制造方法,其特征是,该方法包括下列步骤:
提供一基底,该基底上已形成有一一般元件的栅极结构与一高压元件的栅极结构;
于该一般元件的栅极结构两侧的基底中形成一第一轻掺杂漏极区;
进行一第一热工艺;
于进行该第一热工艺之后,在该高压元件的栅极结构两侧的基底中形成一第二轻掺杂漏极区;
在该一般元件的栅极结构的侧边形成一第一间隙壁,并且在该高压元件的栅极结构的侧边形成一第二间隙壁;
在该第一间隙壁两侧的基底中形成一第一源极/漏极区;
进行一第二热工艺;以及
于进行该第二热工艺之后,在该第二间隙壁两侧的基底中形成一第二源极/漏极区。
13、如权利要求12所述的高压元件的制造方法,其特征是,形成该第一掺杂区的方法包括一倾斜离子植入法。
14、如权利要求13所述的高压元件的制造方法,其特征是,该倾斜离子植入法的离子植入能量为100KeV,其掺杂的浓度为5×1013/cm2,且其倾斜角度为45度。
15、如权利要求12所述的高压元件的制造方法,其特征是,形成该第二掺杂区的方法包括一离子植入法。
16、如权利要求15所述的高压元件的制造方法,其特征是,该离子植入法的离子植入能量为50KeV,且其掺杂浓度为5×1015/cm2。
17、如权利要求12所述的高压元件的制造方法,其特征是,该第一热工艺的温度为摄氏1000度左右。
18、如权利要求17所述的高压元件的制造方法,其特征是,进行该第一热工艺的时间为30秒左右。
19、如权利要求12所述的高压元件的制造方法,其特征是,该第二热工艺的温度为摄氏1000度左右。
20、如权利要求19所述的高压元件的制造方法,其特征是,进行该第二热工艺的时间为30秒左右。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02103102 CN1260787C (zh) | 2002-01-30 | 2002-01-30 | 高压元件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02103102 CN1260787C (zh) | 2002-01-30 | 2002-01-30 | 高压元件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1435867A true CN1435867A (zh) | 2003-08-13 |
CN1260787C CN1260787C (zh) | 2006-06-21 |
Family
ID=27627741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02103102 Expired - Lifetime CN1260787C (zh) | 2002-01-30 | 2002-01-30 | 高压元件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1260787C (zh) |
-
2002
- 2002-01-30 CN CN 02103102 patent/CN1260787C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1260787C (zh) | 2006-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1222986C (zh) | 半导体装置的制造方法和半导体装置 | |
CN1109358C (zh) | 制造双扩散mos晶体管的方法 | |
CN1650437A (zh) | 带有均匀掺杂沟道的低压高密度沟槽栅极功率器件及其边缘终止技术 | |
CN1555579A (zh) | 具有高介电常数栅极绝缘层和与衬底形成肖特基接触的源极和漏极的晶体管 | |
CN1967871A (zh) | 半导体装置及其制造方法 | |
CN1885557A (zh) | 半导体元件及形成半导体元件的方法 | |
CN1152419C (zh) | 功率半导体器件及其制造方法 | |
CN1620729A (zh) | 具有与应变半导体基片形成肖特基或肖特基类接触的源极和/或漏极的场效应晶体管 | |
CN1088914C (zh) | 制造金属氧化物半导体场效应晶体管的方法 | |
CN1655366A (zh) | 具有轻掺杂漏极结构的薄膜晶体管 | |
CN1282222C (zh) | 半导体装置的制造方法 | |
CN1132238C (zh) | 半导体元件及其制造方法 | |
CN1176493A (zh) | 半导体集成电路装置及其制造方法 | |
CN1503990A (zh) | 具有减小导通电阻的双扩散场效应晶体管 | |
CN1848390A (zh) | 降低多晶耗尽效应的制作多晶硅栅极晶体管的方法 | |
CN1190832C (zh) | 半导体结构 | |
CN1217394C (zh) | 制作金氧半导体晶体管的方法 | |
CN1276488C (zh) | 避免漏极/源极延伸区的超浅层结发生漏电流的方法 | |
CN100342506C (zh) | 采用两次离子注入的高操作电压双扩散漏极mos器件 | |
CN1148274A (zh) | 沟槽型dmos晶体管及其制造方法 | |
CN1265445C (zh) | 利用反梯形栅极结构形成轻掺杂漏极的方法 | |
CN1591800A (zh) | 改善高压元件结构的制造方法 | |
EP0780908A1 (en) | A diffused channel insulated gate field effect transistor | |
CN1260787C (zh) | 高压元件的制造方法 | |
CN1136613C (zh) | 半导体装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20060621 |