CN1435008A

CN1435008A - 可编程缓冲器电路

Info

Publication number: CN1435008A
Application number: CN00819152A
Authority: CN
Inventors: A·M·沃尔克
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1999-12-23
Filing date: 2000-12-06
Publication date: 2003-08-06
Anticipated expiration: 2020-12-06
Also published as: WO2001047120A2; EP1247341B1; AU4713101A; ES2217036T3; HK1046999A1; ATE261210T1; DE60008800D1; DE60008800T2; WO2001047120A3; US6347850B1; HK1046999B; EP1247341A2; TR200400747T4; CN1226826C; TW563300B

Abstract

本发明揭示一种可编程缓冲器电路。通过电子调节第1电压源和第1参考点之间的第1阻抗、直到在所述第1参考点的电位对于参考电压具有预定的关系，建立第1缓冲器阻抗值。通过调节第2参考点和第2电压源之间的阻抗、直到在所述第2参考点的电位对于参考电压具有预定的关系，建立第2缓冲器阻抗值。

Description

可编程缓冲器电路

技术领域

本发明涉及可编程数据缓冲器输出特性。

背景技术

数据缓冲器是一种数字电子电路，用于保存二进制值(例如0或1)，并与其连接的其它电路进行通信。这种二进制值由电压电平表示。通常将数据缓冲器连接到数据总线上，数据总线将缓冲器的输出连接到接收电路。

通常将多个输出缓冲器连接到单个数据总线上。为了防止这些缓冲器相互干扰，通常按照总线协议用给定的总线构造所有的数据缓冲器。总线协议指定信号传感(sense)(或者为0相当于低(LOW)和1相当于高(HIGH)，或者相反)、缓冲器没有驱动时的阻抗(或者为高阻抗或者终端阻抗)、缓冲器驱动时的阻抗、以及信号电压摆幅。上述信号电压摆幅是指HIGH电压电平和LOW电压电平之间的(电压的)距离。

在串联端接总线协议中，当缓冲器没有驱动时设置成高阻抗，当缓冲器驱动时HIGH电压和LOW电压分别表示分别干线电压(例如Vcc和接地点)并将阻抗设置成指定的输出阻抗。

在典型的并联端接总线协议中，一个输出状态(HIGH或者LOW)相当于一个干线电压中的一个，而另一状态定义为离开该电压的一定的(电压的、或者“摆幅”)距离。Vcc表示输出状态之一的并联端接总线协议称为“Vcc参考”，而接地点表示输出状态之一的并联端接总线协议称为“接地点参考”或“Vss参考”。所述HIGH状态和LOW状态的输出阻抗不必相同。当并联缓冲器没有驱动时，如它在用于确定一个输出状态的干线电压进行驱动时那样，其输出电压和输出阻抗是相同的。

发明概述

本发明一个方面的建立缓冲器阻抗值的方法，包括

通过电子方式调节第1电压源和第1参考点之间的第1阻抗、直到在所述第1参考点的电位对于参考电压具有预定的关系，建立第1缓冲器阻抗值，和

通过调节第2参考点和第2电压源之间的阻抗、直到在所述第2参考点的电位对于参考电压具有预定的关系，建立第2缓冲器阻抗值。

本发明另一个方面的电子电路，包括

连接在第1电压源和第1参考点之间的第1可编程阻抗器件，

连接在第2电压源和第2参考点之间的第2可编程阻抗器件，和

电路中的控制逻辑，用于

通过调节第1可编程阻抗器件的阻抗、直到在所述第1参考点的电位对于参考电压具有预定的关系，建立第1缓冲器阻抗值，和

通过调节第2可编程阻抗器件的阻抗、直到在所述第2参考点的电位对于参考电压具有预定的关系，建立第2缓冲器阻抗值。

本发明的实施例可以具有一个或者多个以下的优点。不必显著地增加额外的电路一个缓冲器就能用于多总线协议。在允许的缓冲器强度范围内，能通过单个电阻器和参考电压源设置缓冲器的特性。缓冲器特性能能在任何时间编程。缓冲器特性能实时地编程。

由以下的说明和权利要求可见，其它的优点和特点是显然的。

附图简要说明

图1表示实施例的原理图。

图2表示可编程缓冲器的原理图。

图3表示可编程上拉器件(pull up)的原理图。

图4表示阻抗补偿控制电路的原理图。

图5表示在阻抗补偿控制电路中建立阻抗值的步骤的流程图。

实施发明的最佳形态

下面，参照附图对实施本发明的最佳实施形态进行说明。

图1表示实施例的原理图。可编程缓冲器电路10包括可编程缓冲器电路40，每个可编程缓冲器电路40通过输出60连接到总线50。其它电路65也连接到总线50，能从可编程缓冲器40接收信号或者在总线50上具有用于传输信号的缓冲器。电路65接收参考电压Vref，用作开关参考电平的输入。

可编程缓冲器电路10还包括缓冲器阻抗控制电路20，通过多位阻抗控制线30电连接到每个缓冲器40。阻抗补偿控制电路20可编程焊接区RCOMP70和VSWING80。

图2表示可编程缓冲器40的简图。缓冲器40包括可编程上拉器件100，连接在电压源Vccp和输出焊接区160之间。可编程下推电路11O，连接在输出焊接区160和接地点之间。每个可编程上拉器件100和可编程下推电路110分别接收锁存器120a和120b的输出，作为输入。每个可编程上拉器件100和可编程下推电路110从多位阻抗控制线30接收位线的一半，表示为线30a和30b。

可编程上拉器件100是开关电路，当其通过锁存器120a的激发作用时进入LOW状态，在Vccp和输出焊接区160之间提供可编程阻抗。当锁存器120a的输出是HIGH时，可编程上拉器件100截止，Vccp和输出焊接区160之间不连接。由在多位阻抗控制线30a上的值，控制由可编程上拉器件100提供的阻抗数量。

类似地，可编程下推电路110是开关电路，当其通过锁存器120b作用时进入HIGH状态，在接地点和输出焊接区160之间提供可编程阻抗。当锁存器120b的输出是LOW时，可编程下推电路110截止，接地点和输出焊接区160之间不连接。

锁存器120从线PDRV和NDRV分别接收缓冲器模式变换逻辑150输出的数据输入。每个锁存器由来自时钟190的时钟信号定时。

缓冲器模式变换逻辑150接收来自数据线170的输入和输出使能(0E#)线180。缓冲器模式变换逻辑150还接收来模式线140上的一个或者多个位的输入。

缓冲器模式变换逻辑150按照模式线140的值指定的总线协议，生成输出PDRV和NDRV。作为例子，模式线140可以具有0、1或2的值，分别相应于正逻辑、干线对干线摆幅串联端接协议(例如记载在Intel公司1998年5月4日出版的Accelerated Graphics Port Interface Specification 和http：//www.intel.com/technologv/agp/agp index.htm上的AGP-4X协议)，负逻辑、Vccp参考、提供摆幅的2/3、并联端接协议(例如记载在Intel公司1997年10月出版的Pentium IIProcessor Developer’s Manual和http：//developer.intel.com/design/pentiumii/manuals/243502.htm上的GTL协议)，以及正逻辑、接地点参考、固定摆幅并联端接协议。

下面表示出了对于给定MODE、DATA和OE#的输入值的PDRV和NDRV的输出状态，以及在输出焊接区160的结果状态。模式数据 OE# PDRV NDRV 输出

0 (AGP-4X) X 1 1 0 高阻

0 (AGP-4X) 0 0 1 1 LOW

0 (AGP-4X) 1 0 0 0 HIGH

1 (GTL) X 1 0 0 HIGH

1 (GTL) 0 0 0 0 HIGH

1 (GTL) 1 0 1 1 LOW

2 (并联端接-Vss Ref) X 1 1 1 LOW

2 (并联端接-Vss Ref) 0 0 1 1 LOW

2 (并联端接-Vss Ref) 1 0 0 0 HIGH

表1：缓冲器模式变换逻辑

图3表示可编程上拉器件100的原理图。在端子200和210之间平行排列一组P沟道场效应晶体管180。当上拉器件100被使能时，被接通的场效应晶体管的数量和数值决定端子200和210之间的阻抗。在较佳的实施例中，以二进制级数方式加大场效应晶体管180的个数，以便得到可编程宽范围的阻抗(例如25Ω-100Ω之间)和充分的数量，以便得到充分小的间隔(例如1.5Ω左右)。端子200连接到Vccp，端子210连接到输出焊接区160。

每个场效应晶体管180的栅极由一组相应的OR门190中的一个驱动。每个OR门190接收连接到锁存器120的输出(如图2所示)的1位数据线220和多位控制线30a中的一位作为输入。

由此可见，当数据线220的值为HIGH时，每个OR门190的输出为高，并且每个场效应晶体管180截止。当数据线220的值为LOW时，每个场效应晶体管180的状态依赖于控制线30a的相应位的状态。如果所述位为HIGH，则相应的场效应晶体管截止，如果所述位为LOW，则相应的场效应晶体管导通。因此，当数据线220为LOW时，控制线30a的值决定端子200和210之间的阻抗。

除去可编程下推器件(pull down)中的场效应晶体管是n沟道器件和逻辑门不是OR门而是AND门外，可编程下推器件110的结构与可编程上拉器件100的结构相同。当下推器件110的数据线为HIGH时，由多位控制线30b的值决定端子间的阻抗。

图4表示具有一般阻抗补偿控制电路300的原理图。这种阻抗补偿控制电路300包括控制逻辑310、计数器320a和320b、比较器330a和330b、可编程上拉器件340a和340b、可编程下推器件350a和350b、锁存器360a和360b、时钟370和可编程焊接区RCOMP380和VSWING390。如图2所示，可编程上拉器件340和可编程下推器件350与可编程缓冲器40中的上拉器件100和下推器件110相同。

计数器320通过控制线连接到控制逻辑310，使控制逻辑激活和去活计数器310，并决定其计数的方向。计数器320还连接到时钟370，从该时钟接收时钟信号。将计数器设计成防止翻转条件，即当计数小于0或者大于最大可能值时，脱离在0或者最大值的计数。

将计数器320a的多位输出连接到可编程上拉器件340的多位控制线输入，将计数器320b的多位输出连接到可编程下推器件350的多位控制线输入。

可编程上拉器件340a的一端连接到Vccp，另一端连接到可编程焊接区RCOMP380，可编程下推器件350a的一端连接到可编程焊接区RCOMP380，另一端连接到接地点。可编程上拉器件340b的一端连接到Vccp，另一端连接到参考点RCMP2，可编程下推器件350b的一端连接到参考点RCMP2，另一端连接到接地点。

比较器330a的正和负的输入分别连接到可编程焊接区RCOMP380和VSWING390，比较器330b的正和负的输入分别连接到参考点RCMP2和可编程焊接区VSWING390。

比较器330a和330b的输出分别连接到锁存器360a和360b的数据输入。锁存器360还接收来自时钟370的时钟输入。每个锁存器360的输出连接到控制逻辑310。控制逻辑310还连接到接收多位模式线140。

下面，说明可编程缓冲器电路10的动作。通过设置多位模式线140的值来指定具体的总线协议、通过将可编程焊接区RCOMP380连接到具有RCOMP和电压源之一(例如Vccp或者接地点)的特定值的电阻器和通过将可编程焊接区VSWING390连接到特定参考电压，对可编程缓冲器电路10进行编程。

可以通过任何通常的方法设置模式线的值，例如通过使用DIP开关、可熔断的连接、配置寄存器或者来自外部电路(例如微处理器)。如前所述，每个可编程缓冲器40中的缓冲器模式变换逻辑150使用模式线的值，来确定何时缓冲器是驱动数据0或者1以及何时不驱动所生成的合适的输出逻辑值。

选择施加到VSWING的电压，以便确定终端器件上的电压摆幅。对于Vccp参考并联端接协议，VSWING设置成VOL电平。反之对于Vss参考并联端接协议，VSWING设置成VOH电平。对于串联端接协议，VSWING设置成确定输出晶体管阻抗或者等效激励电平的电压点。这通常设置成对于接口(Vref)的输入开关电平电压。连接到RCOMP的电阻器连接在RCOMP和相对的干线之间，其中一个连接终端上拉或者下推器件。在Vccp参考的并联端接协议中，电阻连接在RCOMP和地之间。在地参考的并联端接协议中，电阻连接在RCOMP和Vccp之间。在串联端接协议中，电阻器连接到任一电压源，并可以根据最精确或者匹配特性进行选择。作为例子，下面的说明示出了对于串联端接协议连接在RCOMP和接地点之间的电阻器。

确定连接到RCOMP的电阻器的值，使得当终端器件的阻抗为所要的直时，在RCOMP的电压等于VSWING。给出电阻器R的电阻值的一般方程式如下：

R＝Zterm*(Vccp/Vterm-1)其中，Zterm是所要的终端阻抗(由所要的总线协议确定)，Vterm是VSWING电压和终端器件所在的干线上的电压之间的差。

下面，参照图4和图5对控制逻辑设置阻抗控制值如下。首先，确定选择模式(步骤500)，如果选择的模式不涉及接地点参考协议(或者串联端接协议)(步骤510)，则控制逻辑310对可编程上拉器件340a进行使能，使计数器320a增加，并通过对于使能的上拉器件的阻抗编程的值的范围。

每次计数器值增加后，比较器330a比较在可编程焊接区RCOMP380的电压与可编程焊接区VSWING390的电压，并将比较器的输出锁存在锁存器360a中。控制逻辑使计数器320a连续增加其值，直到在RCOMP的电压等于在VSWING的电压。(这在实际上是能做到的，例如增加计数器的值，直到比较器330a的输出改变符号，然后使计数器的值减小1)(步骤520)。

在RCOMP和VSWING的电压相等后，控制逻辑310对可编程上拉器件340b和可编程下推器件350b进行使能。计数器320a中预先存在的值使得上拉器件340b的阻抗等于上拉器件340a的阻抗(步骤530)。

接着，控制逻辑对计数器320b进行使能，使其增加，并通过对应于下推器件350b的阻抗的值的范围。继续这种处理，直到在RCMP2的电压等于VSWING(步骤540)。

在选择的模式是接地点参考协议时，用下面的步骤来代替。对下推器件350a进行使能，增加计数器320b，直到在RCOMP的电压等于VSWING(步骤550)。

然后，激活上拉器件340b和下推器件350b，计数器320b中的值对下推器件350b的阻抗进行编程(步骤560)。

最后，计数器320a增加，以调整上拉器件340b的阻抗，直到在RCMP2的电压等于VSWING(步骤570)。

通过这种步骤，建立可编程上拉器件100和可编程下推器件110的合适的阻抗值。因为选择RCOMP电阻器的值，使得当正确地设置动作阻抗时电压等于VSWING，所以建立的第1阻抗值是正确的，电压将等于VSWING。因为协议要求当上拉器件100和下推器件110都使能时缓冲器的输出等于VSWING，所以建立的第2阻抗值是正确的。当建立阻抗值的步骤完成后，在每个输出缓冲器40中，计数器320a和320b的计数值施加到可编程上拉器件100和下推器件110，因此使得每个输出缓冲器具有对选择的总线协议的合适的阻抗和输出电压。

通过下面的例子可以更好地理解阻抗设置的步骤。AGP-4X协议是一种使用正逻辑的串联端接协议，在Vccp/2具有40Ω的终端阻抗。通过设置VSWING＝Vccp/2和设置RCOMP电阻等于40*((Vccp)/(Vccp/2)-1)＝40，可编程缓冲器电路40按AGP-4X协议编程。RCOMP电阻接地。

阻抗补偿控制电路300的控制逻辑310由AGP-4X协议所要的模式线140的值决定。它首先对上拉器件340a进行使能，并开始增加计数器320a，直到在RCOMP的电压等于在VSWING的电压。因为VSWING等于Vccp/2，所以当上拉器件340a的阻抗等于RCOMP电阻的阻抗或者40Ω时，这种情况就会发生。然后对上拉器件340b和下推器件350b进行使能，上拉器件340b的阻抗设置成40Ω。控制逻辑使计数器320b开始增加，直到在RCMP2的电压等于VSWING，当跨过下推器件350b的阻抗等于40Ω时，这种情况就会发生。

在另一个例子中，GTL协议是负逻辑，提供的摆幅的2/3，并联端接的接口。所要的终端阻抗是60Ω。这样，VSWING设置成等于Vccp/3和RCOMP电阻设置成等于60*((Vccp)/(Vccp*2/3)-1)＝30Ω。RCOMP电阻接地。

阻抗补偿控制电路300的控制逻辑310由GTL协议所要的模式线140的值确定。它首先对上拉器件340a进行使能，并开始增加计数器320a，直到在RCOMP的电压等于在VSWING的电压。因为VSWING等于Vccp/3，所以当上拉器件340a的阻抗等于RCOMP电阻的阻抗的2倍或者60Ω时，这种情况就会发生。然后对上拉器件340b和下推器件350b进行使能，上拉器件340b的阻抗设置成60Ω。控制逻辑使计数器320b开始增加，直到在RCMP2的电压等于VSWING，当跨过下推器件350b的阻抗等于30Ω时，这种情况就会发生。

在另一个例子中，并联端接的接地点参考正逻辑协议要求60Ω终端阻抗和0.7V电压摆幅。因此，VSWING设置成等于0.7V，RCOMP电阻设置成等于60*((Vccp/0.7)-1)。如果Vccp设置成例如1.8V，则导致RCOMP电阻值为94Ω左右。因为协议是接地点参考，所以RCOMP电阻器连接在RCOMP和Vccp之间。

阻抗补偿控制电路300的控制逻辑310由并联端接的接地点参考正逻辑协议所要的模式线140的值确定。它首先对下推器件350a进行使能，并开始增加计数器320b，直到在RCOMP的电压等于在VSWING的电压。因为VSWING等于0.7，所以当下推器件350a的阻抗等于60Ω时，这种情况就会发生。然后对上拉器件340b和下推器件350b进行使能，下推器件350b的阻抗设置成60Ω。控制逻辑使计数器320a开始增加，直到在RCMP2的电压等于VSWING，当跨过上拉器件340b的阻抗等于94Ω左右时，这种情况就会发生。

因此，提供了允许要进行编程的单个电路在各种总线协议下操作的装置和方法，而不需要额外的电路。此外，能通过单个电阻器和电压摆幅参考电平设置缓冲器特性。因此，需要能在任何时候进行编程。例如可以在装配电路时进行编程，或者用其它电路改变施加到RCOMP的电阻和施加到VSWING的参考电压实时地进行编程。

本发明不限于前述的实施例，其它的实施例也包含在以下的权利要求书的范围内。例如，用外部焊接区或焊脚的焊接区VSWING和RCOMP构成本发明的较佳实施例。但是，在变化的实施例中，VSWING和RCOMP也能是集成电路内部的连接点。内部选择机制能容许对于RCOMP和VSWING的可变电阻的连接是由电阻(或器件)分压或者例如带隙电压参考的在片(on-die)电压源生成的多个电压中的一个。

在另一个例子中，本发明的一个较佳的实施例是通常的阻抗补偿控制电路中的可编程上拉器件340和可编程下推器件350，与可编程缓冲器40中的上拉器件100和下推器件110是相同的。但是，在变化的实施例中，可编程上拉器件340和可编程下推器件350，与具有较细间距的多个开关(例如场效应晶体管180)的上拉器件100和下推器件110也可以是不同的。例如，上拉器件340和下推器件350具有比上拉器件100和下推器件110多2个额外的控制位，这些位能对施加到可编程上拉器件100和下推器件110的值进行四舍五入(round upor round down)。

Claims

1.一种建立缓冲器阻抗值的方法，其特征在于，包括

通过自动调节第1电压源和第1参考点之间的第1阻抗、直到在所述第1参考点的电位对于参考电压具有预定的关系，建立第1缓冲器阻抗值，和

2.如权利要求1所述的方法，其特征在于，还包括

将所述第1电压源和第2参考点之间的阻抗调节成等于所述第1阻抗。

3.如权利要求1所述的方法，其特征在于，

调节所述第1阻抗包括有选择地导通多个开关器件中的不同的开关器件，所述开关器件连接在所述第1电压源和所述第1参考点之间。

4.如权利要求3所述的方法，其特征在于，

所述有选择地导通还包括移动第1计数器的值通过一范围内的值，每个值使多个开关器件中的不同的开关器件导通。

5.如权利要求4所述的方法，其特征在于，

调节所述第1电压源和第2参考点之间的阻抗包括用第1计数器的值导通多个开关器件中选择的开关器件，所述开关器件连接在所述第1电压源和所述第2参考点之间。

6.如权利要求1所述的方法，其特征在于，还包括

检测设置相应于协议的模式和按照协议选择第1电压源。

7.如权利要求6所述的方法，其特征在于，还包括

传感设置在转换逻辑中的模式并按照协议转换缓冲器输入信号。

8.如权利要求1所述的方法，其特征在于，还包括

将建立的第1和第2缓冲器阻抗值施加到多个缓冲器。

9.如权利要求1所述的方法，其特征在于，还包括

设置所述第1参考点和所述第2电压源之间的阻抗，使得当所述第1阻抗与所述第1缓冲器阻抗值具有预定的关系时，所述第1参考点的电压与参考电压具有预定的关系。

10.一种电子电路，其特征在于，包括

连接在第1电压源和第1参考点之间的第1可编程阻抗器件，

连接在第2电压源和第2参考点之间的第2可编程阻抗器件，和

控制逻辑，用于

11.如权利要求10所述的电子电路，其特征在于，还包括

连接在第1电压源和第2参考点之间的第3可编程阻抗器件，和

控制逻辑，用于将第3可编程阻抗器件的阻抗设置成等于第1可编程阻抗器件的阻抗。

12.如权利要求10所述的电子电路，其特征在于，还包括

连接在第1参考点和第2电压源之间的电阻负载。

13.如权利要求11所述的电子电路，其特征在于，还包括

用于保持值的寄存器，所述寄存器可操作地连接到所述第1和第3可编程阻抗器件，以便按照寄存器中的值设置它们的阻抗。

14.如权利要求10所述的电子电路，其特征在于，

第1可编程阻抗器件包括平行排列在所述第1电压源和所述第1参考点之间的多个电子开关。

15.如权利要求14所述的电子电路，其特征在于，

所述多个电子开关具有相互关系接近于2的幂的可操作的阻抗。

16.如权利要求10所述的电子电路，其特征在于，还包括

可操作地连接的多个可编程缓冲器，从控制逻辑接收第1可编程阻抗值和第2可编程阻抗值，并分别按照所述第1和第2可编程阻抗值，建立它们相应的输出和所述第1和第2电压源之间的阻抗。

17.如权利要求16所述的电子电路，其特征在于，还包括

数据总线，可操作地进行连接，以便将逻辑信号从多个可编程缓冲器中的至少一个传输到其它的电路。

18.如权利要求10所述的电子电路，其特征在于，

所述第1可编程阻抗器件、所述第2可编程阻抗器件和所述控制逻辑由集成电路组成。

19.如权利要求11所述的电子电路，其特征在于，还包括

连接在第1参考点和第2电压源之间的第4可编程阻抗器件。

20.一种电路，其特征在于，包括

通过电子调节第1电压源和第1参考点之间的第1阻抗、直到在所述第1参考点的电位对于参考电压具有预定的关系，建立第1缓冲器阻抗值的装置，和

通过调节第2参考点和第2电压源之间的阻抗、直到在所述第2参考点的电位对于参考电压具有预定的关系，建立第2缓冲器阻抗值的装置。