CN1423316A - 安装半导体芯片的装置 - Google Patents

安装半导体芯片的装置 Download PDF

Info

Publication number
CN1423316A
CN1423316A CN02154772A CN02154772A CN1423316A CN 1423316 A CN1423316 A CN 1423316A CN 02154772 A CN02154772 A CN 02154772A CN 02154772 A CN02154772 A CN 02154772A CN 1423316 A CN1423316 A CN 1423316A
Authority
CN
China
Prior art keywords
pressure
chip
semiconductor chip
clamper
plumb joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02154772A
Other languages
English (en)
Other versions
CN1264206C (zh
Inventor
多米尼克·哈特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Besi Switzerland AG
Original Assignee
Esec Trading AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Esec Trading AG filed Critical Esec Trading AG
Publication of CN1423316A publication Critical patent/CN1423316A/zh
Application granted granted Critical
Publication of CN1264206C publication Critical patent/CN1264206C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178Chip component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183Multilead component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53191Means to apply vacuum directly to position or hold work part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

一种安装半导体芯片的装置,具有固定在垂直方向上的拾取与放置系统,该系统用于拾取、传送半导体芯片以及将半导体芯片放置到衬底上。拾取与放置系统由带有芯片夹持器的焊接头组成,芯片夹持器可相对焊接头偏移。芯片夹持器通过配置在焊接头上的气动驱动器进行偏移,气动驱动器具有两个由活塞分隔的压力室,芯片夹持器牢固地连接到活塞上。通过调节器控制的阀系统,动态控制第一压力室中压力p1和第二压力室压力p2。调节器可以有两种操作模式。在第一种操作模式中,根据位置编码器传送的信号控制芯片夹持器的偏移和/或由其导出的变量,位置编码器用于测量芯片夹持器的偏移。在第二种操作模式中,控制压力p1和/或压力p2和/或压差p1-p2

Description

安装半导体芯片的装置
技术领域
本发明涉及一种安装半导体芯片的装置。
背景技术
这样的自动组装机器也被称作芯片焊接机。芯片焊接机包含称作拾取与放置系统的装置,拾取与放置系统包含一个带有芯片夹持器的焊接头,用于将晶片上大量同样的半导体芯片一个接一个地安装到衬底上,比如金属引线框,晶片彼此相连地排列在承载片上。在欧洲专利申请EP923 111中的一种芯片拾取与放置系统中,焊接头高速地在两个固定极限位置之间来回操作。焊接头在一个框架上滑动。芯片夹持器安装在轴承上并且可以相对于焊接头垂直移动。为了拾取半导体芯片,要降低框架。一旦芯片夹持器压到半导体芯片上,它即相对于焊接头发生偏移,从而压紧夹在芯片夹持器和焊接头之间的弹簧。为了将半导体芯片放置到衬底上,也要降低框架。
从欧洲专利申请EP 1 143 487已知一种适于拾取与放置系统的线性导向器,可以引导焊接头在任何两个极限位置间来回操作。
对于现今的系统,在安装过程中有两个只能通过极大努力才能满足的必要条件。在拾取半导体芯片时,焊接头或者芯片夹持器的降低应该在尽可能的最短时间内进行。然而,不允许芯片夹持器高速地碰撞半导体芯片,否则半导体芯片将被碰撞损伤甚至毁坏。同样,在放置半导体芯片时,这种降低也应该在尽可能的最短时间内进行。而且,芯片夹持器应该产生一个预先确定的结合力,通过该结合力半导体芯片被压到衬底上涂粘结剂的部位。对于小的半导体芯片,这种结合力相对较低,然而,对于较大半导体芯片的安装过程,则需要相对高的结合力。结合力是通过安装在芯片夹持器与焊接头之间的弹簧的偏移程度而确定的。为了能以更高的速度下降芯片夹持器以拾取半导体芯片,弹簧必须相对地柔软以保持足够低的撞击力。然而,为了对于较大半导体芯片能够产生必需的结合力,弹簧却必须相对地硬,否则产生要求大小结合力所必须的偏移将太大。
发明内容
本发明的目的是开发一种拾取与放置系统,该系统不仅能使芯片夹持器快速降低,而且还能产生高的结合力。
根据本发明的一种安装半导体芯片的装置,具有一个固定在垂直方向上的拾取与放置系统,该系统用于拾取、传送半导体芯片以及将半导体芯片放置到衬底上。拾取与放置系统由带有芯片夹持器的焊接头组成,芯片夹持器可相对焊接头偏移。芯片夹持器通过安装在焊接头上的气动驱动器进行偏移,气动驱动器具有两个由活塞分隔的压力室,芯片夹持器连接在活塞上。第一压力室中压力p1和第二压力室压力p2通过调节器控制阀系统进行动态控制。调节器可以有两种操作模式。在第一种操作模式中,根据位置编码器传送的信号控制芯片夹持器的偏移和/或由其导出的一个变量,位置编码器用于测量芯片夹持器的偏移。在第二种操作模式中,则是控制压力p1和/或压力p2和/或压差p1-p2
为了实现高动态响应,最好采用以压电技术制造的阀或者由硅制成的微机械阀。
在拾取与放置系统的进一步开发中,通过安装在焊接头上的挡光板对所拾取半导体芯片下边缘的位置进行测量。挡光板的光束在水平方向上传播。挡光板发送一个显示光束是否被中断的双态信号。在拾取半导体芯片的过程中,芯片夹持器下降,因此光束被中断。拾取半导体芯片之后,芯片夹持器上升到光束不再被中断的距离。在来自于挡光板的双态输出信号从“中断”转变为“未中断”的同时,需要位置编码器的值。通过这种方法,可以根据半导体芯片厚度将其降低到某一高度。
附图说明
在下文中将基于附图详细描述本发明的实施例。
图1为芯片焊接机的平面示意图,
图2示意为根据本发明的拾取与放置系统的具体实施方式一,
图3示意为拾取过程,
图4示意为带有调节器的阀,
图5示意为带有挡光板的焊接头,以及
图6示意为根据本发明的拾取与放置系统的其它具体实施方式。
具体实施方式
图1为一台芯片焊接机的平面示意图,该焊接机用于将半导体芯片1安装到衬底2上。笛卡儿坐标系的三个坐标轴标记为X、Y和Z,其中Z轴对应垂直方向。焊接机包含一个用于在X和Y方向随意传送衬底的传送系统3。合适的传送系统,例如,就象欧洲专利EP 330 831所描述的。半导体芯片1最好是在位置A通过晶片台4一个接一个地提供。拾取与放置系统在位置A拾取半导体芯片1并将其运送到衬底2上方的位置B。
图2表示拾取与放置系统5的第一具体实施方式。拾取与放置系统5有一个沿Y方向引导焊接头7的线性导向器6。线性导向器6在与垂直Z轴相关联的方向上固定放置,也就是说,它不能在Z方向上升或者降低。一个未示出的驱动器使焊接头7沿Y方向在线性导向器6上来回移动。线性导向器6可以通过一个驱动器在X方向上随意地移动,以矫正在±1.5mm范围内将安装的半导体芯片X方向上的位置误差。已知欧洲专利申请EP 923 111或者欧洲专利申请EP 1 143 497中的线性导向器6是合适的,但是在目前的情况中,它在Z方向上的位置是固定的。
焊接头7包含一个由气动驱动器8驱动的、可在Z方向(也就是垂直方向)上偏移的芯片夹持器9以及一个用于测量芯片夹持器9在Z方向上相对于焊接头7偏移量的位置编码器10。芯片夹持器9的行程,也就是最大偏移量,应该保持尽可能小。因此,晶片台4的Z方向高度应该调整以使在同样的Z方向高度拾取半导体芯片1并将它们放置到衬底2上。这样,可以达到仅仅大约5mm的行程。对于特定的应用,例如衬底2位于一个恒温箱内,行程更大,可能达到20mm。芯片夹持器9包含一个杆11,在杆11的下边缘上紧固了一个可移动的适合于半导体芯片1的拾取工具。杆11有一个纵向的钻孔12,可以利用真空吸住半导体芯片1。气动驱动器8包含一个紧固到焊接头7上的柱形罩13,柱形罩13有两个由活塞14分开的压力室15和16。芯片夹持器9的杆11支撑在罩13的钻孔17和18上并紧固到活塞14上,因此它随着活塞14在Z方向上移动。对第一压力室15中压力p1和第二压力室16中压力p2的控制是通过一个阀系统19实现的,阀系统19包含,例如,两个双向阀20和21。第一压力室15通过线路22连接到第一双向阀20,第二压力室16通过线路23连接到第二双向阀21。两个双向阀每一个都有一个压缩空气供给入口和一个环境空气或真空入口以及连接到线路22或23的出口。包含两个阀20和21的阀系统19受调节器24控制。第一压力传感器25对第一压力室15中的压力p1进行测量,第二压力传感器26对第二压力室16中的压力p2进行测量。位置编码器10的输出信号或者两个压力传感器25和26的输出信号27、28和29作为输入变量传送到调节器24。调节器24发送信号30以控制阀系统19,因此,在本例中,发送控制两个双向阀20和21的两个控制信号30。
这样的双向阀可以,例如,包含两个独立阀,独立阀的出口连在一起形成双向阀的出口。在这种情况下,调节器24发送4个控制信号30以控制4个阀。
阀20和21或安装在焊接头7上并随焊接头7一起移动或象现在这样固定。
压差p1-p2产生一个与活塞14横截面面积成比例的力,这个力作用在活塞14上,从而导致芯片夹持器9的移动和偏移。通过第一双向阀20,或把压缩空气供给到第一压力室15以增大第一压力室15中的压力p1,或抽空第一压力室15以降低压力p1。对于第二双向阀21和第二压力室16可采用同样的方法。
调节器24以两种模式进行操作。在第一种操作模式中,控制芯片夹持器9的偏移(意味着Z方向的位置),或由此导出的变量。位置编码器10连续地拾取以时间t为变量的偏移函数Zactual(t),调节器24根据给定的特征函数Zset(t)控制双向阀20和21。在第二种操作模式中,控制导致结合力产生的压差p1-p2,结合力是通过芯片夹持器9形成的。对于所希望的拾取与放置过程,对调节器24给定附加的边界条件,特别是影响从第一种操作模式向第二种操作模式转变的边界条件。下面,作为实例,对一些过程进行描述。
1.降低芯片夹持器以从晶片台拾取半导体芯片
芯片夹持器9的降低发生在3个阶段中,基于图3对其进行说明。将半导体芯片1粘贴到保持在框架31内的薄片23上。框架31固定到晶片台4(图1)上。一个维持拾取过程的所谓的芯片顶出器33,被置于将被处理的半导体芯片1的下面。通过位置编码器10测量的Z坐标指明了芯片夹持器9相对于焊接头7的偏移。在第一阶段中,芯片夹持器9以可能的最大速度降低到预定高度Z0。限定高度Z0,使得芯片夹持器9还没有接触到要被拾取的半导体芯片1。在该操作中,在小偏移时,位于芯片夹持器9对面的半导体芯片1的表面高度Z1必须是确定的。在通过高度Z0之后开始的第二阶段中,芯片夹持器9以恒定的速度V1降低,其目标是把芯片夹持器9在半导体芯片1上的冲击维持在所控制的限度内。一方面,冲击应该小,这要求速度低;另一方面,拾取的过程不应该花太长时间,这与速度低相矛盾。因此,速度V1必须被限定。因此,应用边界条件对第一阶段中的Z位置进行控制,到达高度Z0时,芯片夹持器速度为V1而且加速度为0。当芯片夹持器9接触到半导体芯片1后,半导体芯片1对芯片夹持器9的降低起到阻碍作用。因此,在两个压力室15和16中产生压力脉冲,这可以在下降接触时通过两个压力传感器25和26进行探测。第三阶段开始于下降接触的探测:调节器24转变到第二种操作模式并相应于拾取半导体芯片1过程中需用的力而建立压差。
在拾取时,半导体芯片1必须与薄片23分离。分离可以采用多种方法。通常的方法是通过一个从下面穿过薄片32的针轻轻地升高半导体芯片1,因此薄片32本身与半导体芯片1分离。在这个过程中,通过调节器24,两个压力室15和16的体积发生变化,但是压差p1-p2保持恒定。也可以不借助于针而通过抽真空的方式将薄片32从半导体芯片1的下面扯离。
一旦半导体芯片1与薄片的分离完成,调节器24转换回到第一操作模式以尽可能快的速度使芯片夹持器9升高到预定高度ZT
2.放置相对较大的半导体芯片到衬底上
芯片夹持器9的降低发生在两个阶段中。在第一阶段中,芯片夹持器9在可能的最短时间内降低到预定高度Z2。在该操作中,调节器24处于第一种操作模式,该模式中它对偏移Z(t)进行控制。到达高度Z2时,调节器24转换到第二操作模式,该模式中它建立和控制应产生的结合力。为了实现从位置控制到结合力控制的平滑过渡,第一阶段的控制参数尽可能预先确定,从而在到高度Z2时,获得应产生结合力所对应的压差p1-p2
3.放置相对较小的半导体芯片到衬底上
对于小的半导体芯片,仅需要甚至小于芯片夹持器9自身重量的结合力。芯片夹持器9的降低也发生在两个阶段中。在第一阶段中,芯片夹持器9在可能的最短时间内降低到预定高度Z2。控制参数是预定的,因此在经过高度Z2时,首先,芯片夹持器9的速度有一个预定值;其次,压差p1-p2产生一个微小的力,比如,仅仅0.03N。第二阶段从开始于达到高度Z2,在芯片夹持器9升高的一个时间周期τ之后结束。在第二阶段中,带有半导体芯片1的芯片夹持器9首先在空气中下降直到它压到粘合剂上,然后进一步下降直到在第二阶段结束时芯片夹持器9升高。芯片夹持器9尖部的真空必须在恰当的时候释放,从而使半导体芯片1在芯片夹持器9升高时保留在粘合剂上。高度是Z2预定的,因此在第二阶段中半导体芯片1仍然要移动0.5mm。
对半导体芯片拾取与放置过程的描述应理解为对根据本发明的拾取与放置系统的操作及其优点进行说明的具体实施方式。然而,对于本拾取与放置系统,也可执行其它过程,进一步优化半导体芯片的拾取和放置。
最好使用比例阀。因为芯片夹持器9的移动不得不以高动态响应进行,比例阀必须是能够跟踪由调节器24的控制信号给出的变化,甚至当控制信号有部分频率超过100Hz范围,有代表性的达到300Hz。这种需求得以满足,比如,通过基于压电技术的比例阀。
芯片夹持器9或活塞14的加速度与压差p1-p2成比例。为了使芯片夹持器从传输高度ZT降低到高度Z0,必须增加第一压力室15中的压力p1或减小第二压力室16中的压力p2。同时增加压力p1和减小压力p2是有益的,结果使得降低过程可以尽可能快地进行。而且,压力减小比压力增加更慢,所以在高压水平操作两个压力室15和16是有益的。也就是说,当活塞14处于中立位置,在用4bar压力供给阀时,压力p1和压力p2有代表性地约为3到3.5bar。
因此,调节器24最好调节成:
-它在可能的最高压力水平下操作两个压力室15和16;
-为了增大压差p1-p2,它增大压力p1,而且尽可能同时减小压力p2
-为了减小压差p1-p2,它减小压力p1,而且尽可能同时增大压力p2;以及
-在接近预定位置Z0的控制位置,它控制压差p1-p2使得在获得偏移时Z0产生必需的压差,此时它从位置控制转换到压差控制。
动态控制两个压力室15和16是有益的。然而,也可能在两个压力室15或16之一内保持恒压,而只是对两个压力室15或16中另外一个进行动态控制。
图4示意为一种阀系统19,包含一个单一的四向阀34和调节器24。四向阀34有一个供压缩空气供给的入口和一个供环境空气或真空进入的入口,以及连接线路22和23的两个出口。四向阀34是比例阀,通过它单一活塞对出口处的压力p1′和p2′进行控制:压力p1′和p2′是通过下面的方式相联系的,当第一出口处压力p1′增加时第二出口处压力p2′减小。因此,为了控制由压力传感器25和26测量的压力p1或p2,调节器24只需要发送一个单一的信号。
因为该拾取和放置系统5只有一个单一的可移动的Z轴,这就使得采用简单的方法,比如,通过挡光板对所拾取半导体芯片1的下边缘40Z方向的高度进行测量。图5显示为带有挡光板的焊接头7。挡光板包含一个光源41,比如发光二极管或者注入式激光二极管,和一个光接收器42。挡光板的光束43在水平方向上传播。由于结构上的原因,将光源41和光接收器42安装在焊接头7上是有利的,光源4 1在垂直方向上发射一个光束43,光接收器42探测到在Z方向上传播的光,并且通过两个倾斜的镜子44或棱镜将光束43转换到水平方向。挡光板发送一个双态信号以表示光束43是否被中断。
在焊接头从位置A到位置B来回移动的过程中,芯片夹持器9处于光束43之上的一个升高的位置。为了拾取置于晶片台4(图1)上的半导体芯片1,芯片夹持器9降低从而中断光束43。当挡光板的信号从“未中断”转换到“中断”时,需要位置编码器10发送信号的值W1。取得半导体芯片1之后,芯片夹持器9升高。当挡光板的信号从“中断”转换到“未中断”时,需要位置编码器10发送信号的值W2。第二个值W2是所拾取半导体芯片1下边缘40在Z方向高度的计量值。在值W1和W2之间的差异未超过预定容许值的情况下,这意味着拾取失败而且在芯片夹持器9上没有半导体芯片1。在此情况下,重新进行拾取过程和/或启动报警信息。
通过这种测量系统,进一步将半导体芯片1放置到衬底2的过程是可能的:芯片夹持器9下降到依赖于测量值W2的Z高度,也就是到高度Z2=Z2′+Wset-W2,其中Z2′为一常量,对于固定厚度的半导体芯片1,Wset为恒定参量。达到高度Z2之后,芯片夹持器再次升高。在通过该过程放置半导体芯片1时,调节器24只以第一种操作模式工作,该模式中Z方向的高度受到控制。小半导体芯片可以按结构允许的最大速度降低到衬底上的粘合剂上。相对较大的半导体芯片则相反,必须更慢地安装,因为必须确保粘合剂可以在半导体芯片底面均匀展开而没有气孔形成。
对于衬底2厚度变化不能忽略的情况,提出一种进一步的测量系统用以测量衬底2的厚度D。在放置半导体芯片1时,芯片夹持器9降低到高度Z2=Z2′+Wsct-W2+Dset-D,其中参数Dset为衬底厚度的设置值。
值W1的变化说明夹持工具受到磨损。该方法中,可以通过跟踪值W1的方法对夹持工具的磨损进行监控,而且,当超过预定值时,可以报警指示。
下面描述拾取和放置系统5的进一步的设计。气动驱动器8、阀20、21或34以及调节器24与上述的一样。
图6显示为一具体实施方式的平面视图,其中拾取和放置系统5有一旋转臂36,旋转臂36可以在垂直轴35上于两极限位置之间来回旋转,在旋转臂36的一端连接着焊接头7。旋转臂36用于在XY平面上引导焊接头7。图6中表示为实线的旋转臂36处于第一极限位置位置。旋转臂36的第二极限位置位置表示为虚线。旋转臂36不能在Z轴方向上升高或降低。因此,芯片夹持器9在Z方向上的高度只有通过安装在焊接头7上的气动驱动器8(图2)才能移动。
对于第一种方案,半导体芯片1被置于垂直放置的晶片台4上,而且习惯上将被安装到水平放置的衬底2上。因此焊接头7可能在水平轴37上旋转90°。为了拾取提供的半导体芯片1,旋转臂36旋转到第一极限位置而且焊接头7在轴37上旋转,结果使得芯片夹持器9可在气动驱动器8致动时在水平方向发生偏移以拾取所提供的半导体芯片1。拾取半导体芯片1之后,旋转臂36旋转到另一个极限位置而且焊接头7在轴37上旋转90°使得芯片夹持器9可以将半导体芯片1放置到衬底2上。
对于第二种方案,半导体芯片1被置于水平放置的晶片台4上。在该情况中,忽略轴37以及焊接头在轴37上的旋转。
为了控制芯片夹持器9以拾取和放置半导体芯片1,可以采用上述的方法。

Claims (6)

1.一种安装半导体芯片的装置,带有用于拾取、传送半导体芯片以及将半导体芯片放置到衬底上的拾取和放置系统,拾取和放置系统包含焊接头,焊接头包括:
芯片夹持器,芯片夹持器可以相对焊接头发生偏移,
用于控制芯片夹持器偏移的气动驱动器,气动驱动器由活塞分开的两个压力室形成,
用于测量芯片夹持器偏移的位置编码器,
该装置还包含:
用于控制第一压力室中压力p1和第二压力室中压力p2的阀系统,
用于测量第一压力室中压力p1的第一压力传感器,以及
可按两种模式操作从而控制阀系统的调节器,第一种操作模式控制芯片夹持器的偏移或由偏移导出的变量,第二种操作模式控制第一压力p1和/或第二压力p2和/或压差p1-p2
2.根据权利要求1的装置,还包含用于测量第二压力室中压力的第二压力传感器。
3.根据权利要求1或2的装置,焊接头还包括挡光板,挡光板用于确定所拾取半导体芯片下边缘的位置。
4.根据权利要求1到3中任一项的装置,拾取和放置系统包括用于引导焊接头来回移动的线性导向器,线性导向器相对于芯片夹持器的偏移方向固定放置。
5.根据权利要求1到3中任一项的装置,拾取和放置系统包括在两个极限位置之间在垂直轴上旋转的旋转臂,其中旋转臂不能垂直移动。
6.根据权利要求1到5中任一项的装置,阀系统包含采用压电技术制造的阀或由硅制作的微机械阀。
CNB021547726A 2001-12-05 2002-12-04 安装半导体芯片的装置 Expired - Fee Related CN1264206C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CH20012241/2001 2001-12-05
CH20012241/01 2001-12-05
CH22412001 2001-12-05

Publications (2)

Publication Number Publication Date
CN1423316A true CN1423316A (zh) 2003-06-11
CN1264206C CN1264206C (zh) 2006-07-12

Family

ID=4568172

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021547726A Expired - Fee Related CN1264206C (zh) 2001-12-05 2002-12-04 安装半导体芯片的装置

Country Status (4)

Country Link
US (1) US7284318B2 (zh)
KR (1) KR20030046306A (zh)
CN (1) CN1264206C (zh)
TW (1) TW567574B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435303C (zh) * 2003-09-22 2008-11-19 优利讯国际贸易有限责任公司 用于对准芯片焊接机的焊接头的方法
CN100440470C (zh) * 2006-02-16 2008-12-03 塔工程有限公司 芯片焊接机的焊接头
CN100479123C (zh) * 2004-09-30 2009-04-15 广东工业大学 平面双滑块并联机构二自由度粘片机焊头结构及动作过程
CN101635267A (zh) * 2008-07-21 2010-01-27 旺矽科技股份有限公司 取放晶粒的装置及方法
CN102699944A (zh) * 2012-06-26 2012-10-03 金红叶纸业集团有限公司 切割设备及其夹紧装置
CN103137526A (zh) * 2011-11-25 2013-06-05 Esec公司 用于安装半导体芯片的设备
CN111180349A (zh) * 2019-12-31 2020-05-19 芯思杰技术(深圳)股份有限公司 芯片焊接的控制方法和控制系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040105750A1 (en) * 2002-11-29 2004-06-03 Esec Trading Sa, A Swiss Corporation Method for picking semiconductor chips from a foil
CH696103A5 (de) * 2003-06-06 2006-12-15 Esec Trading Sa Halbleiter-Montageeinrichtung.
US7784164B2 (en) 2004-06-02 2010-08-31 Applied Materials, Inc. Electronic device manufacturing chamber method
CH697279B1 (de) * 2004-12-06 2008-07-31 Oerlikon Assembly Equipment Ag Verfahren für die Montage eines Halbleiterchips auf einem Substrat.
WO2007066559A1 (ja) * 2005-12-06 2007-06-14 Toray Engineering Co., Ltd. チップ実装装置およびチップ実装方法
JP4692268B2 (ja) * 2005-12-22 2011-06-01 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
DE102007010223B4 (de) * 2007-02-28 2010-07-29 Vistec Semiconductor Systems Gmbh Verfahren zur Bestimmung geometrischer Parameter eines Wafers und Verwendung des Verfahren bei der optischen Inspektion von Wafern
WO2009037108A2 (de) * 2007-09-18 2009-03-26 Oerlikon Assembly Equipment Ag, Steinhausen Pick und place system für eine halbleiter-montageeinrichtung
WO2010054957A1 (de) * 2008-11-12 2010-05-20 Esec Ag Verfahren zum ablösen und entnehmen eines halbleiterchips von einer folie
KR101610272B1 (ko) 2009-04-15 2016-04-08 한화테크윈 주식회사 진공 노즐 제어 장치 및 이를 갖는 부품 실장기용 헤드 어셈블리
JP2011035342A (ja) * 2009-08-06 2011-02-17 Renesas Electronics Corp リード成形用金型およびリード成形用金型を用いた半導体装置の製造方法
JP5705052B2 (ja) * 2011-07-26 2015-04-22 株式会社新川 ダイボンディング装置
KR102231293B1 (ko) 2014-02-10 2021-03-23 삼성전자주식회사 다이 본딩 장치
KR102075198B1 (ko) * 2017-03-24 2020-02-07 한미반도체 주식회사 본딩장치 및 이의 제어방법
US10369709B1 (en) * 2018-09-21 2019-08-06 Beijing Jingdong Shangke Information Technology Co., Ltd. Flexible suction device, robot system and method using the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632018A (en) * 1983-06-02 1986-12-30 Lymburner Robert K Fluid cylinder position sensor mounting apparatus
US4628576A (en) * 1985-02-21 1986-12-16 Ford Motor Company Method for fabricating a silicon valve
JPS6441230A (en) 1987-08-06 1989-02-13 Mitsubishi Electric Corp Die-bonding device
JPH0639768A (ja) * 1991-06-24 1994-02-15 Mitsubishi Electric Corp 真空吸着装置
JP2635889B2 (ja) * 1992-06-24 1997-07-30 株式会社東芝 ダイボンディング装置
US5741114A (en) * 1992-08-07 1998-04-21 Yamaha Hatsudoki Kabushiki Kaisha Method for mounting components and apparatus therefor
US5308132A (en) * 1992-10-05 1994-05-03 Motorola, Inc. Circuit assembly device for programmably controlling placement force and method thereto
JPH08330790A (ja) 1995-05-30 1996-12-13 Nec Corp ベアチップマウンタ
JPH10209687A (ja) 1997-01-17 1998-08-07 Yamaha Motor Co Ltd 表面実装機のノズル昇降用エアシリンダの構造
JPH10340931A (ja) * 1997-06-05 1998-12-22 Toray Eng Co Ltd チップボンディングツール
EP0923111B1 (de) 1997-12-07 2007-05-02 Oerlikon Assembly Equipment AG, Steinhausen Halbleiter-Montageeinrichtung mit einem hin und her geführten Chipgreifer
JP3132496B2 (ja) * 1999-01-25 2001-02-05 松下電器産業株式会社 ダイボンディング装置
JP2000260789A (ja) * 1999-03-10 2000-09-22 Nec Kansai Ltd ダイボンダ
JP2001047385A (ja) * 1999-08-05 2001-02-20 Fuji Mach Mfg Co Ltd 電気部品装着ヘッド
EP1143489A1 (en) 2000-04-04 2001-10-10 ESEC Trading SA Linear guide with an air bearing

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435303C (zh) * 2003-09-22 2008-11-19 优利讯国际贸易有限责任公司 用于对准芯片焊接机的焊接头的方法
CN100479123C (zh) * 2004-09-30 2009-04-15 广东工业大学 平面双滑块并联机构二自由度粘片机焊头结构及动作过程
CN100440470C (zh) * 2006-02-16 2008-12-03 塔工程有限公司 芯片焊接机的焊接头
CN101635267A (zh) * 2008-07-21 2010-01-27 旺矽科技股份有限公司 取放晶粒的装置及方法
CN101635267B (zh) * 2008-07-21 2015-03-25 旺矽科技股份有限公司 取放晶粒的装置及方法
CN103137526A (zh) * 2011-11-25 2013-06-05 Esec公司 用于安装半导体芯片的设备
US9603294B2 (en) 2011-11-25 2017-03-21 Esec Ag Apparatus for mounting semiconductor chips
CN102699944A (zh) * 2012-06-26 2012-10-03 金红叶纸业集团有限公司 切割设备及其夹紧装置
CN102699944B (zh) * 2012-06-26 2015-02-11 金红叶纸业集团有限公司 切割设备及其夹紧装置
CN111180349A (zh) * 2019-12-31 2020-05-19 芯思杰技术(深圳)股份有限公司 芯片焊接的控制方法和控制系统

Also Published As

Publication number Publication date
TW200300995A (en) 2003-06-16
US7284318B2 (en) 2007-10-23
CN1264206C (zh) 2006-07-12
US20030101576A1 (en) 2003-06-05
TW567574B (en) 2003-12-21
KR20030046306A (ko) 2003-06-12

Similar Documents

Publication Publication Date Title
CN1264206C (zh) 安装半导体芯片的装置
US5985064A (en) Chip compression-bonding apparatus and method
CN1138608C (zh) 超声波振动接合装置
JP2019508897A (ja) チップボンディング装置及び方法
CN1261012C (zh) 用于输送用传送带承载的电构件的机构和方法
US8679289B2 (en) Method and apparatus for separating protective tape
US20080141526A1 (en) Method for moving a mounting head unit
KR101923274B1 (ko) 다이 본더 및 본딩 방법
CN1226370A (zh) 吸着物检测装置,使用这种装置的吸着物检测方法、位置偏离检测方法和清扫方法
CN1725461A (zh) 用于安装半导体芯片的方法和装置
CN208587469U (zh) 一种高精度垂直升降控制系统
CN1171297C (zh) 用于将半导体芯片安装到基片上的设备
CN1257543C (zh) 以倒装片形式在基片上安装半导体芯片的装置
CN111834276A (zh) 裸芯顶出器及包含其的裸芯拾取装置
US4913335A (en) Method and apparatus for die bonding
CN1505122A (zh) 一种从箔片上拾取半导体芯片的方法
CN107297439B (zh) 一种磁力分张设备
JP2003197653A (ja) 半導体チップの実装装置
CN1822916A (zh) 用于检查机械部件位置的装置和方法
KR20050018747A (ko) 다이 픽업 방법 및 다이 픽업 지그
CN101095387B (zh) 零部件载体的装配方法
JP3449139B2 (ja) チップの圧着装置
CN220526886U (zh) 晶圆承载装置
CN100530585C (zh) 用于在衬底上安装半导体芯片的方法
CN114318279B (zh) 一种用于反应腔室的电机控制装置及半导体设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060712

Termination date: 20100104