CN1505122A - 一种从箔片上拾取半导体芯片的方法 - Google Patents

一种从箔片上拾取半导体芯片的方法 Download PDF

Info

Publication number
CN1505122A
CN1505122A CNA200310118834A CN200310118834A CN1505122A CN 1505122 A CN1505122 A CN 1505122A CN A200310118834 A CNA200310118834 A CN A200310118834A CN 200310118834 A CN200310118834 A CN 200310118834A CN 1505122 A CN1505122 A CN 1505122A
Authority
CN
China
Prior art keywords
chip
semiconductor chip
gripper
height
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200310118834A
Other languages
English (en)
Inventor
丹尼尔・博利格尔
丹尼尔·博利格尔
克・哈特曼
多米尼克·哈特曼
斯・雷
费利克斯·雷
曼哈特
欧金·曼哈特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Besi Switzerland AG
Original Assignee
Esec Trading AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Esec Trading AG filed Critical Esec Trading AG
Publication of CN1505122A publication Critical patent/CN1505122A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)

Abstract

一种借助探针(14)的帮助利用芯片夹(2)从箔片(18)上拾取半导体芯片(19)的方法，该芯片夹(2)承接在粘接头(1)上并且能够在预定方向偏转。一个电感传感器用于精确测量芯片夹(2)相对于粘接头(1)的偏转。拾取过程本身的特征在于包括下述步骤：a)把芯片夹(2)降低到高度Z0，该高度高于半导体芯片(19)的表面的平均高度，使得芯片夹(2)还不会接触半导体芯片(19)，b)把探针(14)抬高到预定高度Z1，从而使探针(14)抬高半导体芯片(19)使得半导体芯片(19)与芯片夹(2)接触，然后升高芯片夹(2)的高度，以及c)抬高芯片夹(2)，从而使半导体芯片(19)自身从探针(14)上分离。

Description

一种从箔片上拾取半导体芯片的方法
技术领域
本发明讨论的是一种从在权利要求1的前言中所称的从箔片上拾取半导体芯片的方法。
背景技术
随着半导体芯片安装在衬底上，该衬底通过传输设备逐步传送到其上完成粘附的分配台，然后送到其上放置下一个半导体芯片的焊接台。半导体芯片附着在用框子夹住的箔片上并且被放置在所谓的晶圆台上。通过一个被称为拾取和放置装置的装置从晶圆台上将半导体芯片一个接一个地取出，传送并且放置在衬底上。拾取和放置装置包括一个带有用来拾取半导体芯片的芯片夹的粘接头，从而使芯片夹能够在垂直方向上以与力相反的方向相对于粘接头偏转。所说的拾取力，当从箔片上拾取半导体芯片时是拾取力，在放置到衬底上时是粘合力。从箔片上拾取和分离半导体芯片以及把半导体芯片放置在衬底上的过程都是小心翼翼的。当拾取一个半导体芯片时，就带来了一个问题：由于半导体芯片的表面并不是同一高度，因此芯片夹停止在什么高度一般都不知道。一方面，必须以尽可能最快的速度降低芯片夹使得周期时间停留尽可能短；另一方面，芯片夹应该碰撞半导体芯片时尽可能小的冲击和尽可能的低速，使得芯片不会受到损害。
现今，有两种大家知道的方法来确定当半导体芯片放在箔片上时被标作Z高度的半导体芯片的表面高度或者是衬底的表面高度。利用第一种方法，取代芯片夹，把测量头安装在粘接头上，利用它能够测量Z高度，在Z高度上测量头碰撞半导体芯片或衬底。利用第二种方法，监测流过驱动粘接头下面的驱动器上的电流，并且电流的突然增加被解释为芯片夹碰撞在半导体芯片或衬底上。
发明内容
本发明的目的就是进一步地改进从箔片上拾取半导体芯片的过程。
根据本发明的利用权利要求1中的特征来解决上述指定的任务。
利用芯片夹就可以完成从箔片上拾取半导体芯片。借助探针的帮助，该芯片夹可以在粘接头上在预定的被称作Z方向的方向上偏转。该芯片夹利用气压承接在粘接头上，使得芯片夹作用在半导体芯片上的拾取力与芯片夹的偏转角度无关。而且，把一个电感传感器集成进粘接头中用来精确地测量芯片夹在Z方向也就是芯片夹的Z高度上的偏转角度。电感传感器还用作接触传感器(touchdown sensor)。
根据本发明的拾取过程通过下列步骤识别其自身：
a)把芯片夹降低到高度Z0，它要高于半导体芯片的表面的平均高度，使得芯片夹还不会接触到半导体芯片；
b)把探针抬高到预定高度Z1，由此该探针抬高半导体芯片使得半导体芯片与芯片夹接触，然后抬高芯片夹的Z位置，以及
c)抬高芯片夹，由此半导体芯片从探针上分离自身。
每次出现一个待处理的带有半导体芯片的新箔片，借助电感传感器的帮助在调整阶段重新确定高度Z0。这个高度也被命名为Z位置。
另外，在特定应用中，在步骤C时，该芯片夹以尽可能快的速度从探针远离，以避免转动和/或移动半导体芯片。
而且，在步骤b以后，有可能测量芯片夹相对于粘接头的偏转，并且利用它来确定被拾取的半导体芯片表面的实际高度，以便连续或周期性地更新该高度Z0。
当电感传感器集成进粘接头中时，可以用更高的精度来确定高度Z0。由此，在步骤a中，也可能把粘接头降低到高度Z0，它小于半导体芯片表面的平均高度ZM，使得在碰撞半导体芯片时芯片夹相对于粘接头偏转。可是，其充分条件是芯片夹利用气压承接在粘接头上。一方面由于准确地知道高度ZM，以及另一方面是由于芯片夹的空气压力能够送出一个与偏转角度无关的作用力，所以被指定为超程(overtravel)距离的距离能够保持比先前技术中的正常距离短得多，在这种情况下高度Z0小于高度ZM。通过这种方法，当芯片夹碰撞半导体芯片时，粘接头在制动过程结束之前马上制动。结果是芯片夹的碰撞速度以及对半导体芯片的冲击都要比先前技术中的小。
附图说明
在下面，基于附图对本发明的实施例进行了更详细的说明。图形的陈述是示意性的，并没有对应的比例。
在图中它显示为：
图1是集成有接触传感器的芯片焊接机(die bonder)的粘接头的第一实施例；
图2是接触传感器的特性曲线；
图3是图表；
图4A-C是粘接头的快照；
图5是图表；
图6是芯片焊接机的粘接头的第二实施例；
图7是图表。
具体实施方式
图1示出了芯片焊接机的粘接头1的第一实施例，由此仅仅显示和描述了为利于理解本发明所必须的粘接头1的元件。粘接头1属于拾取和放置系统，它用作拾取呈现在晶圆台上的半导体芯片以及将其放置在衬底上。利用这个实施例，粘接头1在被指定为Z方向的方向上降低用来拾取半导体芯片，然后再抬高，传送到衬底上，然后再降低来把半导体芯片放置在衬底上。为了在Z方向上准确的移动粘接头1，要采用不曾用过的驱动器以及不曾用过的测量系统来测量粘接头1的Z位置。该驱动器能够在Z方向上相对于拾取和放置系统来降低和抬高粘接头1或者能够在Z方向上将拾取和放置系统和粘接头1一起降低和抬高。例如，这种拾取和放置系统大家可以从欧洲专利申请EP923 111中知道。粘接头1包括能够相对于粘接头1在Z方向上偏转的芯片夹2。该芯片夹2由金属轴3组成，在金属轴3的下端通过施加真空附接有一个吸收件4。芯片夹2尽可能没有摩擦地压在粘接头1上。粘接头1有一个可以在Z方向上移动的轴5，在其下端附接有一个磁铁6，使得芯片夹2能够通过磁力固定在粘接头1上，并且能以简单方式交换。轴5的上端固定到活塞7上，活塞7在圆柱形压力腔8中滑动。通过连接器9可以向压力腔8施加预定压力p以及超压/真空。在粘接头1上的芯片夹2的空气压力产生一个与芯片夹2偏转角度无关的拾取力。当将超压施加给压力腔8时，那么活塞7被压向壁10成为一个制动阀。它限制活塞7的制动并且因此芯片夹2此时位置被指定为在芯片夹2的静止位置，其中芯片夹2不会相对于粘接头1偏转。
粘接头1有一个集成的传感器，其被称为接触传感器，它由金属制作的板11(比如铝)，和电子线圈12组成。线圈12被固定在粘接头1上，优选地是一个在印刷电路板上从一个螺旋状印制导线形成的扁平线圈。板11固定在轴5上。电感传感器的输出信号与板11和线圈12之间的距离成比例。当芯片夹2相对于粘接头1偏转时，板11与芯片夹2一起移动，同时不改变线圈12的位置。因此缩短了对应于偏转角度的板11和线圈12之间的距离。可选择轴5在其径向轴转动，使得在放置到衬底上之前能校正半导体芯片的任何转动。
在粘接头1上集成的接触传感器与芯片夹在粘接头上的空气压力结合在一起给从箔片上拾取半导体芯片以及把半导体芯片放到衬底上提供了帮助。在下面，将会详细描述几种不同的从箔片上拾取半导体芯片的方法。
利用这些方法，作为规定来预见调整阶段和操作阶段。每当一个带有待处理的半导体芯片的新箔片放在晶圆台上，就中断操作阶段，并且在调整阶段确定半导体芯片的表面的Z高度。因此，一开始就实施调整阶段来确定对应于半导体芯片的表面高度Z的高度ZM。从高度ZM可推导出高度Z0，其在操作阶段用作降低粘接头的参数，并且启动粘接头的最优Z移动。调整阶段包括下列步骤：
a)选择箔片上的半导体芯片，并且将晶圆台放到一个位置上，其上选择的半导体芯片被放置在芯片夹2下方；
b)把粘接头1降低到预定的Z高度，在这个位置芯片夹2还不会接触半导体芯片。给压力腔8施加超压使得活塞7静止在压力腔8的壁10上，因此芯片夹2处于静止位置。超压(例如)对应于在接下来的生产过程中期望的拾取力。电感传感器的输出信号U是常数。
c)现在以一个稳定速度降低粘接头1。一旦芯片夹2碰到半导体芯片，就停止芯片夹2同时进一步降低粘接头1。因此芯片夹2相对于粘接头1偏转，从而就缩短了板11和线圈12之间的距离。在阶段c中，连续地检测粘接头1的Z高度和电感传感器的输出信号U，并且存为数值对(Zi，Ui)，其中脚标i代表全体数字。
d)一旦电感传感器的输出信号达到预定值，就停止降低粘接头1，并且再次抬高粘接头1。
e)数值对(Zi，Ui)形成一条特性曲线13，典型地显示了图2中出现的过程。利用常用的数学方法可以从数值对(Zi，Ui)确定高度ZM。
在高度Z，芯片夹2与半导体芯片进入物理上的接触，此高度被指定为高度ZA。由于吸收件4自身有一点收缩并且芯片夹2相对于粘接头1的偏转仅仅开始，从图2中可以看出输出信号没有马上从高度ZA处变小，而是有点滞后。在接触的区域的特性曲线13的曲度表现了所使用的吸收件的类型的特征。因此优选地预先确定每种类型的吸收件的校正值ZK，并且将其存储在芯片焊接机中，使得当从数值对(Zi，Ui)确定高度ZA时，根据已知的校正值ZK可以计算出半导体芯片的上表面的实际物理高度ZA。
优选地实施几个不同的半导体芯片的调整过程，使得随后确定在此被指定为ZM的高度，它更体现了箔片上的半导体芯片被检测的表面高度的特征。
在下面，将介绍一种简单的调整方法以便于确定半导体芯片的表面的平均高度Z：
a)选择箔片上的半导体芯片，并且将晶圆台放到一个位置上，其上选择的半导体芯片被放置在芯片夹2下方；
b)把粘接头1降低到预定高度Z，在这个位置芯片夹2还不会接触半导体芯片。给压力腔8施加超压使得活塞7静止在压力腔8的壁10上，从而使芯片夹2处于静止位置。该超压对应于(例如)在接下来的生产过程中期望的拾取力。电感传感器的输出信号U被保存为值U0。
c)以一个恒定的速度降低粘接头1。一旦芯片夹2碰到半导体芯片，就停止芯片夹2同时进一步降低粘接头1。电感传感器的输出信号U因此连续地减小。当输出信号U达到数值U1＝U0-ΔU时，就把粘接头1的高度Z作为高度Zj读出，停止降低粘接头1，并且再次抬高粘接头1。
d)在考虑传感器的特性曲线13的条件下，从高度Zj和数值ΔU就可以确定半导体芯片的表面的高度Z。
优选地对几个半导体芯片进行简单调整方法，并且然后确定半导体芯片的表面的平均高度ZM。
随后，从平均高度ZM推导出高度Z0。使用从高度ZM推倒出的高度Z0，以便在用于随后的晶圆处理降低期间，连续地优化粘接头的降低速度，使得一方面降低粘接头到静止时的时间尽可能短，并且在另一方面碰撞冲击，也就是芯片夹与半导体芯片的碰撞要足够小使得可以排除对半导体芯片、芯片夹和/或探针支持件的损害。可以以不同的方式来进行半导体芯片的处理，从而现在详细介绍通过调整过程所检测到的高度Z0所起的作用。
通过利用控制地组合粘接头1、芯片夹2和探针或在下述一般指定为探针14的几个探针的探针组，可以实施从箔片上拾取半导体芯片。图3示出了在拾取过程中，在时刻t的过程中，粘接头1的高度Z(实线15)、芯片夹2的高度Z(虚线16)以及探针14的高度Z(实线17)。芯片夹2相对于粘接头1的偏转与实线15和虚线16的差等同。图4a到4c示出了拾取过程中的不同快照。这些图片示出了附着在箔片18上一个接一个被拾取，并且被放置在衬底上的半导体芯片19、粘接头1、芯片夹2以及探针14。探针14是没有示出的芯片弹射器(在商业中称为模具发射器)的一部分。在拾取过程中，利用真空，芯片弹射器紧紧地支撑箔片18的下方。利用该例子，高度Z0由下式给定
         Z0＝ZM+ΔZ；               (1)
其中参数ΔZ为正数。
在第一阶段，其一直持续到时间电t1，以最快的速度降低粘接头1，尽可能晚地制动，并且不和半导体芯片19接触，降到高度Z0处停止。向压力腔8中施加预定的超压。当压力腔8中占主导地位的超压把活塞7压到壁10上时，芯片夹2处于静止位置。芯片夹2并不接触半导体芯片19。把探针14抬高到使其刚刚接触箔片18的下部。该箔片18的高度被命名为Zf，这种情形显示在图4A中。
在第二阶段，从时刻t1持续直到时刻t2。粘接头1保持在高度Z0处。探针14以一个控制的速度拾高直到其到达预定高度Z1。在这样做时，探针14贯穿箔片18并且抬高半导体芯片19。半导体芯片19首先与芯片夹2接触，然后相对于粘接头1偏转芯片夹2；此时半导体芯片19被夹在芯片夹2和探针14之间。这种情形显示在图4B中。芯片夹2施加在半导体芯片19上的拾取力与芯片夹2相对于粘接头1的偏转角度无关，并且仅仅由在压力腔8中占主导地位的压力决定。依靠这种方法，芯片夹2的偏转保持得相对比较小。一方面，参数ΔZ的数值要足够大使得在降低时粘接头1不接触半导体芯片19或者由于过度摇摆造成的短暂接触时施加给半导体芯片19的作用力在任何情况下都保持比拾取力小。另一方面，参数Δ应该这样小使得通过探针14从箔片18分离半导体芯片时不致倾斜。
在第三种阶段，开始于时刻t2，粘接头1再次抬高，然后在水平方向移开，以便把半导体芯片19放在衬底上。在这样做时，连续减小芯片夹2的偏转。一旦偏转达到在图4c中显示的零的值时，粘接头1取走芯片夹2及其上的半导体芯片19。
在图3所示的例子中，第三阶段仅仅在探针14到达其最高高度Z1以后才开始。可是第三阶段可以更早开始，即在一旦芯片夹2的偏转已经达到预定的最小值，并且在探针14到达其最大高度Z1前。仅必须保证的是保持芯片夹2相对于粘接头1的偏转，直到探针14已经到达最高高度Z1。时刻t2(其时粘接头1被再次抬高)或者被编程为一个固定时间或者是从接触传感器在第二阶段送出的信号中推导出。那就意味着，接触传感器触发粘接头1再次抬起的时刻t2。
基于图5说明的此方法的进一步研究，预知的进一步处理步骤是在探针14到达最大高度Z1之后以及在芯片夹2相对于粘接头1偏转到达0(零)位置之前实施。这个处理步骤包括一旦半导体芯片19从箔片18上充分离开就向压力腔8施加真空。在图5中，这发生在时刻t3。在t3时刻探针14已经到达了其设定高度Z1，但是这发生在重新抬高粘接头1前的时刻t2。这引导到活塞7，以及因此使芯片夹2以比根据图3中的例子中的大得多的速度从探针14移开，从而使活塞7停在粘接头1的上方制动处。在这样做时，半导体芯片19从探针14上离开是受控制的并且非常快。这减小了半导体芯片19在从探针14离开时移动和转动的风险。
随着接触传感器被集成进粘接头1中，每次拾取半导体芯片19，就可能在合适时刻来测量芯片夹2相对于粘接头1的偏转，并且在被拾取前由此计算出拾取的半导体芯片19的表面的实际高度Zist。该合适的时刻是在时间t1之后，这时一方面粘接头1到达一静止高度Z0，另一方面探针14已经到达其设定高度Z1。芯片夹2的偏转程度取决于粘接头1占据的实际高度Z0。高度Z0现在能在特定的时刻更新，在该点对设定高度计算出新值Z0：
            Z0’＝Zist+ΔZ           (2)
优选地利用通常的统计方法根据值Z0’来更新高度Z0，使得一个可能的单个误差不会导致损害拾取过程。
利用被指定为超程的更进一步的方法，确定高度Z0，使其比半导体芯片的表面的平均高度ZM低预定的超程距离ΔZ1∶Z0＝ZM-ΔZ1。选择超程距离ΔZ1使得高度Z0比期望的半导体芯片19的最小高度要低。该粘接头1以最大速度降低，并且在高度Z0停止。从碰到半导体芯片19时刻起，芯片夹2相对于粘接头1增大偏转，并且把由施加在压力腔8中的压力确定的拾取力作用在半导体芯片19上。改善的已知的半导体芯片19的表面的Z高度和与芯片夹2的空气压力所造成的拾取力无关的位置使得可能保持超程距离Δz1要比现有技术中的小得多，较小的超程距离就意味着芯片夹2仅仅在降低过程中非常后的阶段碰撞半导体芯片19，这时粘接头1已经有力地被制动，并且其碰撞时的速度非常低。
依靠到现在为止所描述的例子，芯片夹2的降低间接发生在处理步骤a期间，在该期间芯片夹2被放在限定位置，也就是它的静止位置。参照粘接头1，粘接头1或者是带有粘接头1的整个拾取和放置系统被降低。然而利用下面的例子，粘接头1在Z方向上并不移动。因此，就要有一个驱动器来直接控制芯片夹2的Z位置。
图6示出了用于芯片夹2的带有气压驱动器的粘接头1。利用这个实施例，线圈12位于金属板11的下方。气压驱动器包括两个压力腔20和21，他们通过管道被连接到充有压缩的空气的阀门系统22。该阀门系统22由调节器23控制。该电感传感器包括金属板11和线圈12，不仅作为一个接触传感器应用而且作为一个位移传感器用作芯片夹2相对于静止安置的粘接头1在Z方向上的偏转的测量。第一压力传感器24用作在第一压力腔20中的压力P1的测量，第二压力传感器25用作在第二压力腔21中的压力P2的测量。电感传感器或两个压力传感器24和25中的输出信号被传送到调节器23中作为输入值，调节器23送出控制信号用于控制阀门系统22。调节器23以两种操作模式工作。在第一种操作模式中，芯片夹2的偏转也就是Z位置或从它得到的值是受控制的。电感传感器送出与偏转Zist(t)成比例的信号作为时间t的函数，并且调节器23根据给定的特征函数Zsoll(t)来控制阀门系统22的阀门。在第二种操作模式中，控制压力差P1-P2，它产生芯片夹2施加的粘合力。这种粘接头1的更进一步的信息可以从欧洲专利申请第01204781.7中获得，在此作为明确的参考。
在下面，基于图7来描述如何利用粘接头1来进行拾取过程。高度Z0再一次由公式(1)给出。虚线16示出了芯片夹2的时间t与高度Z的关系图，实线17示出了探针14的时间t与高度Z的关系图。
在第一阶段，其一直持续到时刻t1。芯片夹2以最快的速度被降低，尽可能晚地制动，并且不和半导体芯片19接触，其被送到高度Z0上停止。在这样做时，调节器23工作在第一操作模式，其中调节器23控制芯片夹2的偏转，也就是Z位置或从中得出的值。探针14(图4A)被抬高到刚刚接触箔片18的下部。
在第二阶段，从时刻t1持续直到时刻t4。芯片夹2首先保持在高度Z0处。以一个控制的速度抬高探针14直到其到达预定高度Z1。在这样做时，探针14贯穿箔片18并且抬高半导体芯片19。在时刻t4，半导体芯片19首先与芯片夹2接触，然后相对于粘接头1偏转芯片夹2：此时半导体芯片19被夹在芯片夹2和探针14之间。一旦芯片夹2相对于粘接头1偏转，则电感传感器的输出信号就改变，其上的调节器23不得不升高第一压力腔20中的压力来继续保持芯片夹2的Z高度稳定为Z0。然而同时，在另一方面，探针14不得不到达高度Z1处，在芯片夹2的高度Z的变换不得不成为可能并且是允许的。在不同的方法中，这都可能发生。
存在的第一种可能性在于限制所允许的最大压力差P1-P2，并且使其实际上到对应于所施加的拾取力的值。因此调节器23连续工作在第一工作模式，从而所允许的最大压力差P1-P2从芯片夹2已经到达高度Z0的时刻t1或探针抬起的时刻起开始受限(在降低芯片夹时压力差P1-P2不会受限)。调节器23试图保持芯片夹2在高度Z0。但是由于压力差P1-P2被限定到拾取力，其不能抵抗探针14的作用力，因此芯片夹2被抬高。
存在的第二种可能性就是在开始抬高探针14后，将调节器23从第一种工作模式切换到第二种工作模式，电感传感器的输出信号通过大于能被解释为芯片夹2偏转开始的预定值来改变。在第二种工作模式中，对应于施加的拾取力来控制压力差P1-P2。
在开始于时刻t3第三阶段中，给压力腔20施加真空并且给压力腔21施加超压，以便突然抬高芯片夹2直到活塞7控制在上部或停止静止在上方限制制动处。由此半导体芯片19本身从探针14上分离，然后粘接头1在水平方向上移开，以便得把半导体芯片19放置在衬底上。在这样做时，调节器23或者是工作在第一操作模式，在其中其控制芯片夹的Z位置，或者是工作在第二操作模式，在其中其控制压力差P1-P2使得芯片夹2向上移动直到活塞7停止在上方限制制动处。

Claims (13)

1.一种从箔片(18)上拾取半导体芯片(19)的方法，由此用一个能够在Z方向上移动并压在粘接头(1)上的芯片夹(2)来拾取半导体芯片(19)，并且借助探针(14)的帮助实施半导体芯片(19)从箔片(18)上的分离，其特征在于包括下列步骤：
a)把芯片夹(2)降低到位置Z0，该位置高于半导体芯片(19)的表面的平均高度，使得芯片夹(2)还没有碰到半导体芯片(19)，
b)把探针(14)抬高到预定位置Z1，从而使探针(14)抬高半导体芯片(19)，使得半导体芯片(19)与芯片夹(2)接触，并然后抬高芯片夹(2)的Z位置，以及
c)抬高芯片夹(2)，从而使半导体芯片(19)自身从探针(14)上分离。
2.根据权利要求1所述的方法，其特征在于芯片夹(2)与活塞(7)相连，利用气压压在粘接头(1)上并且可以在Z方向移动，从而使活塞(7)的位置以及利用它的芯片夹(2)的z位置通过压力腔(8)中的主导的压力来控制，其表现出一个驱动来使粘接头(1)在Z方向移动，由此在步骤a中，给压力腔(8)施加预定的压力，使得芯片夹(2)到达限定位置，由此在步骤a，降低粘接头(1)，并且由此在步骤b中，抬高探针(14)产生的效果是将芯片夹(2)从限定位置移开。
3.根据权利要求2所述的方法，其特征在于在步骤c中，给压力腔(8)施加真空使得半导体芯片(19)突然从探针(14)上分离。
4.根据权利要求1所述的方法，利用该方法将粘接头(1)参照Z方向平稳地设置，并且利用该方法通过两个压力腔(20，21)和活塞(7)形成的气压驱动来使芯片夹(2)在Z方向上移动。
5.根据权利要求1所述的方法，其特征在于在步骤b后测量芯片夹(2)的Z位置，以便确定被拾取的半导体芯片(19)的表面的实际Z高度，并且在特定时刻更新位置Z0。
6.根据权利要求2所述的方法，其特征在于在步骤b后测量芯片夹(2)的Z位置，以便确定被拾取的半导体芯片(19)的表面的实际Z高度，并且在特定时刻更新位置Z0。
7.根据权利要求3所述的方法，其特征在于在步骤b后测量芯片夹(2)的Z位置，以便确定被拾取的半导体芯片(19)的表面的实际Z高度，并且在特定时刻更新位置Z0。
8.根据权利要求4所述的方法，其特征在于在步骤b后测量芯片夹(2)的Z位置，以便确定被拾取的半导体芯片(19)的表面的实际Z高度，并且在特定时刻更新位置Z0。
9.根据权利要求5所述的方法，其特征在于利用集成进粘接头(1)中的电感传感器(11，12)来测量芯片夹(2)的Z位置。
10.根据权利要求6所述的方法，其特征在于利用集成进粘接头(1)中的电感传感器(11，12)来测量芯片夹(2)的Z位置。
11.根据权利要求7所述的方法，其特征在于利用集成进粘接头(1)中的电感传感器(11，12)来测量芯片夹(2)的Z位置。
12.根据权利要求8所述的方法，其特征在于利用集成进粘接头(1)中的电感传感器(11，12)来测量芯片夹(2)的Z位置。
13.根据权利要求1-12中的一个所述的方法，其特征在于在步骤a中，实施将芯片夹(2)降低到低于半导体芯片(19)的表面的平均高度的位置Z0，使得在与半导体芯片(19)碰撞时，芯片夹(2)相对于粘接头(1)偏转，芯片夹(2)通过气压压在粘接头(1)上，并且把传感器(11，12)集成进粘接头(1)中用来测量芯片夹(2)的Z位置。
CNA200310118834A 2002-11-29 2003-11-28 一种从箔片上拾取半导体芯片的方法 Pending CN1505122A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH20222002 2002-11-29
CH2022/2002 2002-11-29

Publications (1)

Publication Number Publication Date
CN1505122A true CN1505122A (zh) 2004-06-16

Family

ID=32331834

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200310118834A Pending CN1505122A (zh) 2002-11-29 2003-11-28 一种从箔片上拾取半导体芯片的方法

Country Status (5)

Country Link
US (1) US20040105750A1 (zh)
KR (1) KR20040047628A (zh)
CN (1) CN1505122A (zh)
DE (1) DE10356700A1 (zh)
TW (1) TW200414992A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440426C (zh) * 2005-10-14 2008-12-03 先进科技新加坡有限公司 重量轻的键合头组件
CN101740349A (zh) * 2008-11-05 2010-06-16 Esec公司 芯片分离器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1587138B1 (de) * 2004-04-13 2007-05-30 Oerlikon Assembly Equipment AG, Steinhausen Einrichtung für die Montage von Halbleiterchips und Verfahren zum Ablösen eines Halbleiterchips von einer Folie
CH697279B1 (de) * 2004-12-06 2008-07-31 Oerlikon Assembly Equipment Ag Verfahren für die Montage eines Halbleiterchips auf einem Substrat.
WO2009056469A1 (en) * 2007-10-31 2009-05-07 Oerlikon Assembly Equipment Ag, Steinhausen Foil perforating needle for detaching a small die from a foil
WO2010054957A1 (de) * 2008-11-12 2010-05-20 Esec Ag Verfahren zum ablösen und entnehmen eines halbleiterchips von einer folie
TW202419235A (zh) * 2022-07-20 2024-05-16 瑞士商伊斯美加半導體控股公司 感測器總成、元件處置總成及用於遞送元件之方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8103573A (nl) * 1981-07-29 1983-02-16 Philips Nv Inrichting voor het tegelijkertijd toevoeren van meerdere in banden verpakte electrische en/of electronische onderdelen aan een bepaalde positie.
DE3506180A1 (de) * 1985-02-22 1986-08-28 Festo KG, 7300 Esslingen Kolben-zylinder-anordnung
JP2635889B2 (ja) * 1992-06-24 1997-07-30 株式会社東芝 ダイボンディング装置
US5458388A (en) * 1994-08-03 1995-10-17 Universal Instruments Incorporated Replaceable nozzle tip with vacuum actuated mechanical gripping fingers
JPH09293995A (ja) * 1996-02-26 1997-11-11 Matsushita Electric Ind Co Ltd 部品吸着方法
EP0923111B1 (de) * 1997-12-07 2007-05-02 Oerlikon Assembly Equipment AG, Steinhausen Halbleiter-Montageeinrichtung mit einem hin und her geführten Chipgreifer
DE19919917A1 (de) * 1999-04-30 2000-11-16 Siemens Ag Verfahren und Vorrichtung zum Bestücken von Substraten mit Bauelementen
TW451372B (en) * 1999-06-17 2001-08-21 Shinkawa Kk Die-holding mechanism, die-packing device and die-bonding device
KR100773170B1 (ko) * 2000-09-12 2007-11-02 언액시스 인터내셔널 트레이딩 엘티디 반도체 칩을 장착하는 방법 및 장치
US6616031B2 (en) * 2001-07-17 2003-09-09 Asm Assembly Automation Limited Apparatus and method for bond force control
TW567574B (en) * 2001-12-05 2003-12-21 Esec Trading Sa Apparatus for mounting semiconductor chips
DE10159974C1 (de) * 2001-12-06 2003-10-23 Infineon Technologies Ag Halbleiterchip-Montageanlage mit einem Saugnippel zur Abnahme eines Halbleiterchips
CH696615A5 (de) * 2003-09-22 2007-08-15 Esec Trading Sa Verfahren für die Justierung des Bondkopfs eines Die Bonders.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440426C (zh) * 2005-10-14 2008-12-03 先进科技新加坡有限公司 重量轻的键合头组件
CN101740349A (zh) * 2008-11-05 2010-06-16 Esec公司 芯片分离器
CN101740349B (zh) * 2008-11-05 2013-09-25 Esec公司 芯片分离器

Also Published As

Publication number Publication date
US20040105750A1 (en) 2004-06-03
DE10356700A1 (de) 2004-07-01
TW200414992A (en) 2004-08-16
KR20040047628A (ko) 2004-06-05

Similar Documents

Publication Publication Date Title
US5351872A (en) Die bonding apparatus
CN1264206C (zh) 安装半导体芯片的装置
US7371686B2 (en) Method and apparatus for polishing a semiconductor device
KR20070085777A (ko) 부품 실장 장치 및 부품 실장 방법
KR20140081688A (ko) 반도체 칩을 기판상에 실장하기 위한 열압착 본딩 방법 및 장치
CN1176214A (zh) 半导体器件输送和装卸设备
CN1505122A (zh) 一种从箔片上拾取半导体芯片的方法
US8460491B1 (en) Die bonder and bonding method
CN1444262A (zh) 识别器件传送系统的工作高度的装置和方法
CN109560024B (zh) 一种晶圆键合装置及其校正方法
KR101946067B1 (ko) 다이본더 및 다이본딩 방법
CN1815683A (zh) 定位设备和控制定位设备的方法
CN1799298A (zh) 用于装配电路的方法
JP3714097B2 (ja) バンプ付電子部品の実装方法
JP2010201557A (ja) ワークピックアップ装置及び方法
JP3128354B2 (ja) 電子部品装着装置
JP2680773B2 (ja) 部品装着装置における加圧力制御装置
JP3449139B2 (ja) チップの圧着装置
JP3233053B2 (ja) 電子部品実装装置における移載ヘッドのノズルの高さ計測方法
JP3399325B2 (ja) 電子部品の圧着方法
JP3449140B2 (ja) チップの圧着方法
JP2002307266A (ja) 超音波加工方法及び超音波加工装置
CN1625693A (zh) 集成电路传送装置
WO2008075527A1 (ja) プレス機械のダイクッション装置及びダイクッションの動作制御方法
KR101975144B1 (ko) 다이 본더용 칩 본딩 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication