CN1411562A - 制作集成光路的方法 - Google Patents

制作集成光路的方法 Download PDF

Info

Publication number
CN1411562A
CN1411562A CN00817250A CN00817250A CN1411562A CN 1411562 A CN1411562 A CN 1411562A CN 00817250 A CN00817250 A CN 00817250A CN 00817250 A CN00817250 A CN 00817250A CN 1411562 A CN1411562 A CN 1411562A
Authority
CN
China
Prior art keywords
mask
substrate
make
photoresist layer
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00817250A
Other languages
English (en)
Inventor
J·-C·J·科特维尔特
F·迪阿斯-科斯塔
D·内代利科维奇
C·F·伦瓦兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN1411562A publication Critical patent/CN1411562A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/1225Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166Manufacturing methods
    • G02B2006/12176Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

为了制造集成光路,在基片(7)的表面制成第一掩膜(8a),第一掩膜确定了至少一个光学器件的形状,比如在基片第一区域中制成的波导。第二掩膜(11a)在所述的基片表面上制成。第二掩膜对应于光学结构,比如,要在基片的第二区域中制成的周期阵列结构,这完全不同于第一区域。第一和第二掩膜由各自能完全抗蚀预先选定的蚀刻气体的材料组成。随后,支撑着第一和第二掩膜的基片采用预先决定的蚀刻气体对其进行干刻蚀。

Description

制作集成光路的方法
发明的背景
1.发明的领域
本发明主要涉及集成光路,特别涉及制造集成光路的方法。
2.技术背景
集成光路通常由在基片上制成的光和/或光电子学设备组成。光和/或光电子学设备可以是有源设备(诸如谐振器、激光器、探测仪、开关等)或无源器件(诸如波导、滤波器、耦合器等)。
集成光路有趣的特征在于它们的紧凑性。然而,当光线在基片上从一器件传播到另一器件时这些电路经受了光损耗。
在集成电路的光学器件之间的光线是通过波导传播。按照惯例,波导是由该折射率高于周围基片的材料所构成的连续结构组成。光线依靠在波导面的内反射在波导内传播。将光线引入波导,使得在光线传播时波导内表面的反射角小于决定波导内外折射率的临界角。这个角度需求通常是在波导为直线形式才能满足。然而,当波导被弯曲(在集成电路中需要弯曲部分以缩小它们的尺寸)时,由于波导面的反射角太大,就会发生光损耗,这将要产生折射波。
WO-A-94/16345提出了使用光学晶体减小集成光路中光损耗的技术。特别说明的是,该技术提出了在光学器件周围提供可产生频率带隙的电介质周期结构。频率带隙是频率的范围(或光子能量),在此范围内穿过周期结构的传播是不可能的。电介质周期结构的参数,比如周期长度、结构的折射率、周期晶格的形状等,都可计算出来,使在基片上互相连接各种光路的波导内传播的光线频率能在频率带隙内。从而,因为光线在电介质周期结构中不能辐射到这些光器件以外,故光线保持在被限制的光电和波导之内。
图1说明了这种集成光路的例子。为了简化,图1的集成光路主要由被电介质周期结构2包围的波导1组成。波导1在其侧面收到光线,如箭头3所示。光线在波导内传播,又从其另一侧面射出,如箭头4所示。
集成电路包括被折射率高于基片5的电介质层6所覆盖的基片5。电介质周期结构2沿着波导1纵向面排列。结构2通常是由穿过涂层6和基片5且垂直于波导纵轴的孔的阵列2a组成,但是作为一个变形,也可以是由杆的阵列组成。波导1由束缚于周期结构2的电介质层6的中央部分决定。周期结构2可防止光线水平辐射到波导1纵向面外,根据衍射现象,周期结构2可反射频率在相应带隙中的光波。由于波导折射率高于基片5和空气的折射率,以从光线进一步垂直地限制在波导内。另外,为了将光线水平和垂直地限制在波导内,也可能采用波导周围提供三维的电介质周期结构来代替图1说明的两维结构。
发明的概括
本发明的一个目的是提供生产集成光路的可靠方法,其中在集成光路中的光学器件,比如波导、谐振器等,与光学结构相连,比如决定频率带隙范围的阵列结构。
本发明的另一目的是提供生成集成光路的方法,其中在集成光路中的光学器件与光学结构以光学器件和光学结构都可高度准确地制成的方式相连。
为此目的,提供了生产集成光路的方法,其特征在于包括以下的步骤:在基片的表面上制成第一掩膜,所述的第一掩膜确定了对应于要在基片第一区域内制成时至少一个光学器件相应的图形;在所述基片的所述面上制成第二掩膜,所述的第二掩膜确定了对应于要在基片的第二区域内制成的光学结构相应的的图形,该区域与第一区域截然不同;为了在所述的基片中制成至少一个光学器件和所述的光学结构,蚀刻具有第一和第二掩膜的基片。
依靠同时使用各自对应基片区域的第一和第二掩膜,就可能采用简单的方式且高度准确地在基片内制成光学器件和光学结构。
这原因是两掩膜可以分开地制成,因此采用两种不同的图形制成方法来制成两个掩膜。换言之,用于制成第二掩膜的图形制成技术,对应于基片的第二区域,它以不同于用于制成第一掩膜的图形制成技术,对应于基片的第一区域。
这点尤为重要,特别在光学晶体中,当要求制造具有一个或多个光学器件(诸如,波导、耦合器等)的集成光路和决定最接近光学器件光子带隙的阵列结构时。确实,在这种情况下,光学器件和阵列结构具有完全不同的形状。在基片中要制成的阵列结构是周期或准周期的,具有的周期可以很小,在250到500nm的范围内。这种周期结构的构造需要特殊的技术,它适用于制成具有小的不规则的,诸如根据周期晶格设置孔的掩膜。通常,这样的技术可采用于涉或全息光刻,它使用两台干涉激光束辐射晶片。然而,干涉光刻并不适用于对应的光学器件(波导、振荡器、耦合器等)掩膜的制成,因为这些器件通常不包含周期或准周期结构。相反使用UV(紫外线)曝光的传统光刻技术,也能制成令人满意的这种掩膜。由此,本发明有可能为基片上第一和第二的各自区域选择特别适合的图形制成技术以制成对应的掩膜。
相反在很多情况下,对光学器件和光学结构使用单一的掩膜,就需要采用制造掩膜的复杂光刻方法,即,该方法在片要制成的图形中包含所有的形状。已知的UV或电子束曝光光刻技术,虽然适合于生产相应的光学器件诸如波导、激光等的掩膜,却暂时还不能为制成频率带隙结构提供足够的准确性。
本发明的另一个优点在于,两层掩膜可同时使用的,以一起制成光学器件和光学结构。本发明由此为基片提供了简单的,只需要一步基片蚀刻的工序。
根据本发明的方法最后还能包括去除第一和第二层掩膜的步骤。
蚀刻基片的步骤可由使用预先选定的蚀刻气体(例如,像SF6这样的带氟气体)的干刻蚀步骤组成。在这种情况下,第一和第二掩膜均由完全抗蚀预先选定的蚀刻气体的材料组成。
为了简化生产方法,制成第一掩膜的步骤和制成第二掩膜的步骤最好能以一定的方式进行,使第一和第二掩膜能相互覆盖。随后便不必再定义第一和第二掩膜必须分别制成两个分开的区域,因为两层掩膜相互可以覆盖。实际上,第一和第二掩膜之一具有覆盖另一掩膜的第一部分和直接与基片接触的第二部分。
根据本发明,第一和第二掩膜之一可通过使用干涉光刻技术制成,而另一个可采用UV曝光技术制成。
有利的是,第二掩膜是为采用干涉光刻技术制成,而第一掩膜是由对是述的干涉光刻技术中的辐射完全不敏感的材料构成,使得第二掩膜可在第一掩膜制成后是在不影响第一掩膜的条件下制成。
接着制成第二掩膜的步骤还包含在基片表面制成光刻胶层来支持第一掩膜以及使用所述的干涉光刻技术在光刻胶层中制成对应光学结构的图形。
根据本发明的第一实施例,第一和第二掩膜分别由金属和光刻胶材料组成。金属可通常由至少以下的金属中的一种来组成:镍、铬和金。
根据这第一实施例,制成第一掩膜的步骤包含步骤:在基片上制成第一涂层,所述的第一层由对光完全不敏感的材料组成;在第一涂层上制成光刻胶层;使用UV曝光技术在光刻胶层上制成图形,以获得基片第一区域相应的光刻图形;制用光刻图形作为掩膜蚀刻第一湿腐蚀层;去除光刻图形。
根据本发明的第二实施例,第一和第二掩膜是都是采用光刻胶材料制成的,然而第一掩膜是由加热能去除它对光的敏感性的光刻胶材料构成的。
上述蚀刻第一涂层的步骤可由温浸步骤组成。
根据这第二实施例,制成第一掩膜的步骤包含以下步骤:在基片上制成光刻胶层;使用UV曝光技术在光刻胶层上制成图形,使获得基片第一区域相应的图形;加热光刻图形以去除它对光的敏感性。
根据本发明的第三个实施例,第一掩膜是通过使用UV曝光技术制成的,而第二掩膜则由对UV完全不敏感的一定的材料制成,使第一掩膜可在第二掩膜制成后且在不影响第二掩膜的条件下制成。
在这第三实施例中,制成第二掩膜的步骤包含步骤:在基片上制成第一层,所述的第一层由所述的对UV完全不敏感的材料组成;在第一层上制成光刻胶层;使用干涉光刻技术在光刻胶层上制成图形,从而获得对应于基片第二区域的光刻图形;使用光刻图形作为掩膜蚀刻第一层;除去剩余的光刻图形。
制成第一掩膜的步骤随后包括步骤:在第二掩膜上制成光刻胶层,使用所述的UV曝光技术在光刻胶层中制成至少对应于一个光学器件的图形。
以上用于三个实施例中的基片较佳为绝缘基片上的硅片。
在基片中制成的光学结构通常由最接近光学器件的阵列结构组成。在实际中,如同根据发明的方法所获得的集成光路可包含作为光学器件的波导和作为光学结构具有频率带隙的阵列结构。阵列结构可采用孔的周期阵列或杆的周期阵列的形式。
附图说明
图1显示了众所周知和的集成光路的立体图;
图2A到图2J是说明根据本发明的第一实施例生产集成光路方法的图解剖面图;
图3显示了具有孔阵列的集成光路的立体图,该孔是用根据发明第一实施例的方法获得的;
图4显示了具有杆阵列的集成光路的立体图,该杆是用根据发明的第一
实施例的方法获得的;
图5A到图5H是说明根据本发明的第二实施例生产集成光路方法的图解图解剖面图;
图6A到图6F是用说明根据本发明的第三实施例生产集成光路方法的刨面图。
较佳实施例的详细描述
图2A到图2J用图解法说明了根据发明的第一实施例生产集成光路的方法。为了达到简化的目的,图2A到图2J中所描绘的方法直接生产被阵列结构包围的波导。然而,除了波导,光学器件也可根据这个实施例的方法生产出来。
在第一步(图2A),金属层8和光刻胶层9在基片7上连续地制成。基片7较佳为绝缘片上的硅(SOI),也就是由基于基片7a的硅、覆盖薄二氧硅层7b和依次再覆盖薄硅层7c的基片组成。硅层7c具有高于硅层7b的折射率,原因将在下面解释。组成金属层8的金属可由,例如镍、铬或金来组成。
在第二步(图2B),二氧化硅掩膜10采用大家化熟悉方法施加到光刻胶层9上。在它上表面的部分二氧化硅膜10支撑铬图形10a,该图形呈现在基片7中制成的光波导的形状,即如图2B所示的实施例中的带形。铬图形10a处于二氧化硅膜10的上表面,使之面对光波导在其中制成的硅层7c的区域7d。图2B所示的晶片7、8和9接着曝光于穿过二氧化的UV辐射。二氧化硅膜10未被铬图形10a覆盖的部分对UV来说是透明的。铬图形10a,相反却能反射UV光从而保护处于曝光图形10a之下的光刻胶层9的区域9a。
在第三步(图2C),二氧化硅膜10被去除,光刻胶层9被显影。光刻胶层9的显影使其暴露于UV光的部分去除。在最后第三步,在金属层8上只剩与铬图形10a和要制成的光波导具有相同形状的光刻胶层9的9a部分。
在第四步(图2D),金属层8通过使用光子部分9a作为掩膜被进行温腐蚀,从而在基片7上制成金属图形或掩膜8a。金属层8的温腐蚀采用适当的酸来完成,该酸能腐蚀金属但同时又使光刻掩膜9a大致不受影响。这种酸的例子商业上供应有Gold-Etch(注册商标)酸,适用的金属为金;和Nickel-Etch(注册商标)酸,适用的金属为镍。光刻掩膜9a随后通过使用溶剂去除(图2E)。
在第五步(图2F),光刻胶层11在基片7和金属掩膜8a上制成,使金属掩膜8a被夹在基片的硅薄层7c和光刻胶层11中间。更特别地,光刻胶层11的一部分直接覆盖基片的上表面7e,同时另一部分覆盖在上表面7e上制成的金属掩膜8a。光刻胶层11直接与表面7e接触的部分对于7的区域,在图2F中由参考号7f表示,在该区域制成阵列结构。
在第六步(图2G),两个干涉激光束12直接射向晶片,使光刻胶层11曝光于光干涉图形。干涉激光束12以一定的方式排列,在光刻胶层11显影后(图2H),就决定了以周期阵列孔为形式的图形11a。由于掩膜8a由对光完全不敏感的金属材料组成,图形11a的制成可在不影响掩膜8a的条件下完成。因而,在第六步结束时,基片7支撑第一掩膜8a和第二掩膜11a,两者分别与基片7的区域7d和7f相连,在基片7上制成了波导和阵列结构。两层掩膜8a和11a由不同的材料制成的,也就是说用于第一掩膜的金属和用于第二掩膜的光刻胶不同。这些材料都能抗蚀上述的干刻蚀步骤。
在第七步(图2I),基片7,尤其是硅层7c是干刻蚀的。为此目的,晶片7、8a和11被放置在含有处理气体的等离子体腔室中,而且等离子体在腔室中由处理气体产生的。等离子体包括反应组分,这些反应组分能选择性地蚀刻硅层7c,也就是不侵蚀第一和第二掩膜8a和11a。通常地,处理气体可包含含氟蚀刻气体比如SF6
在第八步(图2J),第一和第二掩膜8a和11a采用适当的溶剂来除去。得到的集成光路由硅基基片7a、硅层7b、波导12和孔的周期阵列13组成。孔以周期阵列13具有能保护来自波导12内外水平光辐射的频率带隙。在波导12内传播的光还受垂直方向的限制,因为波导呈现高于硅层7b的折射率。在图2J中用图解法说明了集成光路,其图则由图3表示。
作为图2J和图3所示的集成光路的一种变形,根据本发明的方法所获得的电路可具有由杆而非孔周期阵列组成的阵列结构。图4显示了另一种变形的结果。在图4中,同图2J和图3中的元件相同的元件由同样的参考号表示。从而,图4的集成光路包含基片7a、硅层7b、波导12和在硅层7c中制成杆的周期阵列13’。相对于图2J和图3所示的集成电路,图4的电路可仅仅通过执行较长时间的干刻蚀步骤(第七步)来取得。
图5A到图5H用图解法说明根据发明的第二实施例生产集成光路的方法。为了达到简化的目的,图5A到图5H所示的方法直接生产被阵列结构包围的波导。然而,除了波导,光学器件也可采用根据这第二实施例的方法来生产。
在第一步(图5A),光刻胶层15在基片14上制成。基片14较佳为绝缘片上的硅(SOI),也就是由硅基基片14a组成的、覆盖有薄二氧化硅层14b的基片,随后依次覆盖一薄硅层14c。薄硅层14c具有高于薄二氧化硅层14b的折射率,原因同第一实施例中的相同。
在第二步(图5B),带有铬图形16a的二氧化硅掩膜16被施加在光刻胶层15之上。铬图形16a处于二氧化硅膜16的上表面,使之面对光波导在其中制成的硅层14c的区域14d。随后,晶片14和15以同第一实施例的第二步相同的方式采用掩膜16的UV辐射曝光。
在第三步(图5C),二氧化硅掩膜16除去,而且将光刻胶层15被显影。这样做的结果是除去了在第二步中UV辐射曝光的光刻胶层15的所有部分。在第三步的结束时,在基片14上光刻胶层15只有处于铬图形16a之下的部分被保留下来,从而在所述的基片上规定光刻胶层15a。光刻图形15a面对光波导在其中制成的硅层14c的区域14d。
在第四步(未显示),光刻胶层图形15a被加热以除去或至少减少其对光的敏感性。这一步通过将晶片14和15a放入熔炉并在约180℃烘烤大约半小时来完成。在第四步后获得的光刻胶层图形15a将在下文中被称为“第一掩膜15a”。
在第五步(图5D),另一光刻胶层16在基片14和第一掩膜15a上沉积,使第一掩膜15a被夹在基片的薄硅层14c和光刻胶层16中间。更加特别地,光刻胶层16的一部分覆盖基片的上表面14e,同时另一部分覆盖在上表面14e制成的第一掩膜15a。光刻胶层16直接与表面14e接触的部分对应于基片14的区域,该区域由图5D中的参考号14f表示,在该图中制成阵列结构。
在第六步(图5E),两个干涉激光束17直接射向晶片,使光刻胶层16于光干涉图形。干涉激光束17以一定的方式排列,使光刻胶层16显影(图5F),后者定义了以周期阵列为形式的图形16a。由于在第四步第一掩膜15a被处理使之对光不敏感,图形16a的制成可在不影响第一掩膜15a的条件下进行。从而,在第六步的最后,基片14支撑第一掩膜15a和第二掩膜16a,它们分别同基片14的区域14d和14f相连,波导和阵列结构在基片上制成。第一和第二掩膜由能够抗蚀以下干刻蚀步骤的材料组成。
在第七步(图5G),基片14,特别是薄硅层14c被干刻蚀。为此目的,晶片14、15a和16a被放置在有处理气体的等离子体腔室中,而且等离子体在腔室内由处理气体产生。等离子体包括了反应组分,这些反应组分能选择性地蚀刻硅层14c,而并不是侵蚀第一和第二掩膜15a和16a。通常地,处理气体可包含含氟腐蚀气体比如SF6
在第八步(图5H),第一和第二掩膜15a和16a采用适当的溶剂被除去。得到的集成光路由硅基基片14a、硅层14b、波导18和孔周期阵列19组成。杆的周期阵列代替孔的周期阵列19,可通过执行较长时间的干刻蚀来制成。
图6A到图6F用图解法说明根据发明的第二实施例生产集成光路的方法。为了达到简化的目的,图6A到图6F中显示的方法直接生产被阵列结构包围的波导。然而,除了波导,光学器件也可通过根据这第三实施例的方法来生产。
根据这第三实施例的方法明显地不同于第一实施例,因为对应于光学结构的第二掩膜在对应于光波导的第一掩膜制成以前制成。此外,第二掩膜由金属组成,而第一掩膜则由光刻胶材料组成。
更加特别的是,由参考号21a表示的第二掩膜通过在SOI基片20上沉积金属层21(图6A)、在金属层21上沉积光刻胶层22以及使用干涉光刻技术在光刻胶层22上制成图形来制成的,使定义在其中的光刻图形22a(图6B)和湿刻蚀穿过光刻图形22a的金属层21(图6C)。由参考号2a表示的第一掩膜在除去剩余光刻图形22a(图6D)之后通过在第二掩膜21a上沉积光刻胶层23(图6E)、将晶片曝光于穿过具有铬带24a的二氧化硅膜24并显影光刻胶23来制成,使定义对应于光波导(图6F)的图形23a。蚀刻基片20的硅层20c的蚀刻步骤与第一和第二实施例中进行的步骤相同。
正如以上讨论的,上述的第三实施例具有这样的优势,如图6所示,在光刻胶层23上放置二氧化硅掩膜24时,以第二掩膜21a的孔作参考,可准确地选出第二掩膜21a上的第一掩膜23a的位置。
上述的第一、第二和第三实施例是本发明的较佳实施例。但是,对于熟练的人来说,非常明显,本发明可在不脱离所附权利要求的范围的条件下,采用不相同的方法完成。特别是,在这些实施例中使用的SOI基片可被替换,比如,可由有硅层覆盖的玻璃基片组成的基片替代。
此外,本发明并不局限于生产具有孔或杆的周期阵列的集成光路。本发明实际上可用于在同一基片里制成与Bragg反射体相关连的光学器件。在通常的方式中,根据本方明的方法可在基片中制成不同的光学器件或结构时应用,当所述的光学器件或结构展示出非常不同的形状,需要使用不同的图形制成技术来生产相应的掩膜时,本发明的方法特别有优势。

Claims (29)

1.一种制备集成光路的方法,其特征在于,包括以下步骤:
在基片(7;14)的表面上制成第一掩膜(8a;15a),所述的第一掩膜确定了对应于在基片第一区域(7d;14d)中制成的至少一个光学器件(12;18)的图形;
在所述基片的所述表面上制成第二掩膜(11a;16a),所述的第二掩膜确定了对应于在基片第二区域(7f;14f)中制成的光学结构的图形,第二区域不同于第一区域;
蚀刻在上面有第一和第二掩膜的基片,以在所述的基片中制成所述的至少一个光学器件和光学结构。
2.根据权利要求1的方法,其特征在于,它还包含除去所述的第一和第二掩膜的步骤。
3.根据权利要求1或2的方法,其特征在于,所述的蚀刻步骤由使用预先选定的蚀刻气体的干刻蚀步骤组成。
4.根据权利要求3的方法,其特征在于,第一(8a;15a)和第二掩膜(11a;16a)都由完全抗所述预先选定的蚀刻气体的材料组成。
5.根据权利要求3或4的方法,其特征在于,所述的预先决定的蚀刻气体包含含氟气体比如SF6
6.根据权利要求1到5中的任何的方法,其特征在于,所述的制成第一掩膜(8a;15a)的步骤和所述的制成第二掩膜(11a;16a)的步骤以一定的方式进行,使第一和第二掩膜之一(11a;16a)覆盖另一个(8a;15a)。
7.根据权利要求6的方法,其特征在于,所述的制成第一掩膜(8a;15a)的步骤和所述的制成第二掩膜(11a;16a)的步骤以一定的方式进行,使第一和第二掩膜之一具有覆盖另一掩膜的第一部分和直接与基片接触的第二部分。
8.根据权利要求1到7的方法,其特征在于,第一和第二掩膜中的一个是使用干涉光刻技术制成而另一个则使用UV曝光技术制成。
9.根据权利要求1到8中的任何的方法,其特征在于,第二掩膜(11a;16a)使用干涉光刻技术制成,而第一掩膜(8a;15a)是由对用于所述干涉光刻技术中的辐射完全不敏感的材料组成,所以第二掩膜可在第一掩膜制成后在不影响第一掩膜的情况下制成。
10.根据权利要求9的方法,其特征在于,制成所述的第二掩膜(11a;16a)的步骤包含步骤:
在支撑第一掩膜(8a;15a)的基片的表面制成光刻胶层(11;16),
使用所述的干涉光刻技术在所述的光刻胶层内制成对应所述的光学结构的图形。
11.根据权利要求9或10中的任何的方法,其特征在于,所述的第一(8a)和第二(11a)掩膜分别由金属和光刻胶材料组成。
12.根据权利要求11的方法,其特征在于,所述的第一掩膜由至少以下材料中的一种组成:镍、铬和金。
13.根据权利要求9到12中的任何的方法,其特征在于,所述的制成所述第一掩膜(8a)的步骤包含步骤:
在所述的基片(7)上制成第一金属层(8),所述的第一金属层由对光完全不敏感的材料组成,
在所述的第一金属层(8)上制成光刻胶层(9),
使用UV曝光技术在所述的光刻胶层(9)上制成图形,以获得对应于基片第一区域(7d)的光刻图形(9a),
使用光刻图形(9a)作为掩膜蚀刻第一金属层(8),且除去光刻图形(9a)。
14.根据权利要求13的方法,其特征在于,所述的蚀刻第一金属层的步骤由湿腐蚀组成。
15.根据权利要求9或10的方法,其特征在于,  所述的第一掩膜(15a)和第二掩膜(16a)都由光刻胶材料组成,然而第一掩膜(15a)还是由被加热能去除光敏性的材料组成的。
16.根据权利要求15的方法,其特征在于,所述的制成第一掩膜(15a)的步骤包含以下步骤:
在基片(14)上制成光刻胶层(15),
使用UV曝光技术在光刻胶层(15)上制成图形,以得到对应于基片(14)第一区域(14d)的图形(15a),随后加热所述的光刻图形(15a)以去除其对光的敏感性。
17.根据权利要求1至80中的任何的方法,其特征在于,第一掩膜(23a)采用UV曝光技术制成,而第二掩膜(21a)由对UV完全不敏感的材料组成,这样,第一掩膜可在第二掩膜制成后制成而不影响第二掩膜。
18.根据权利要求17的方法,其特征在于,第一掩膜(23a)由光刻胶层组成,而第二掩膜由金属组成。
19.根据权利要求18的方法,其特征在于,所述的第二掩膜(21a)由至少以下材料中的一种组成:镍、铬和金。
20.根据权利要求17至19中的任何的方法,其特征在于,所述的制成第二掩膜(21a)的步骤包含步骤:
在基片(20)上制成第一金属层(21),所述的金属层由所述的对UV完全不敏感的材料组成,
在所述的第一金属层(21)上制成光刻胶层(22),
使用干涉光刻技术在所述的光刻胶层(22)上制成图形,以得到对应于基片第二区域的光刻图形(22a),
使用光刻图形(22a)作为掩膜蚀刻第一金属层(21),再去除剩余的光刻图形(22a)。
21.根据权利要求20的方法,其特征在于,所述的制成第一掩膜(23a)的步骤包含步骤:
在第二掩膜(21a)上制成光刻胶层(23),
使用所述的UV曝光技术在所述的光刻胶层(23)中制成至少对应于一个光学器件的图形(23a)。
22.根据权利要求1至21中的任何的方法,其特征在于,所述的基片(7;14)是绝缘片上的硅。
23.根据权利要求1至22中的任何的方法,其特征在于,所述的光学结构由阵列结构组成。
24.根据权利要求23的方法,其特征在于,所述的基片第二区域接近于所述的第一区域。
25.根据权利要求23或24的方法,其特征在于,所述的阵列结构由不规则体的周期阵列组成。
26.根据权利要求23至25中的任何的方法,其特征在于,所述的阵列结构具有频率带隙。
27.根据权利要求23至26中的任何的方法,其特征在于,所述的阵列结构是孔的周期阵列。
28.根据权利要求23至26中的任何的方法,其特征在于,所述的阵列结构是杆的周期阵列。
29.根据权利要求1至28中的任何的方法,其特征在于,所述的至少一个光学器件包含波导(12;18)。
CN00817250A 1999-12-17 2000-11-21 制作集成光路的方法 Pending CN1411562A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99403188.8 1999-12-17
EP99403188A EP1109038A1 (en) 1999-12-17 1999-12-17 Method for manufacturing an optical integrated circuit

Publications (1)

Publication Number Publication Date
CN1411562A true CN1411562A (zh) 2003-04-16

Family

ID=8242221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00817250A Pending CN1411562A (zh) 1999-12-17 2000-11-21 制作集成光路的方法

Country Status (7)

Country Link
US (1) US6821903B2 (zh)
EP (1) EP1109038A1 (zh)
JP (1) JP2003517637A (zh)
CN (1) CN1411562A (zh)
AU (1) AU1784401A (zh)
CA (1) CA2395070A1 (zh)
WO (1) WO2001044844A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582512B2 (en) * 2001-05-22 2003-06-24 Micron Technology, Inc. Method of forming three-dimensional photonic band structures in solid materials
US7384724B2 (en) * 2002-08-26 2008-06-10 University Of Delaware Method for fabricating optical devices in photonic crystal structures
WO2005045512A1 (ja) * 2003-11-10 2005-05-19 Matsushita Electric Industrial Co., Ltd. 光変調素子及び通信システム
US20050155950A1 (en) * 2004-01-20 2005-07-21 Macronix International Co., Ltd. Method of forming a micro pattern on a substrate
US7236138B2 (en) * 2004-09-24 2007-06-26 Hewlett-Packard Development Company, L.P. Externally powered negatively refracting photonic bandgap medium
US7194175B1 (en) * 2006-01-13 2007-03-20 The United States Of America As Represented By The Secretary Of The Navy 3D photonic bandgap device in SOI
US7459324B1 (en) * 2006-01-13 2008-12-02 The United States Of America As Represented By The Secretary Of The Navy Metal nanoparticle photonic bandgap device in SOI method
US20070190762A1 (en) * 2006-02-13 2007-08-16 Asml Netherlands B.V. Device manufacturing method and computer program product
JP4564929B2 (ja) * 2006-02-21 2010-10-20 キヤノン株式会社 3次元フォトニック結晶の形成方法
TW200933223A (en) * 2008-01-31 2009-08-01 Univ Nat Taiwan Method for preparing photonic crystal slab waveguides
TWI417532B (zh) * 2010-03-01 2013-12-01 Univ Nat Chiao Tung 用於多階衝擊器之多微孔噴嘴板之製造方法
RU2569638C2 (ru) 2011-08-05 2015-11-27 Востек, Инк. Светоизлучающий диод с наноструктурированным слоем и способы изготовления и применения
WO2013109157A1 (en) 2012-01-18 2013-07-25 Wostec, Inc. Arrangements with pyramidal features having at least one nanostructured surface and methods of making and using
US9500789B2 (en) 2013-03-13 2016-11-22 Wostec, Inc. Polarizer based on a nanowire grid
US20150198812A1 (en) * 2014-01-15 2015-07-16 Georgia Tech Research Corporation Photo-Mask and Accessory Optical Components for Fabrication of Three-Dimensional Structures
CN103901536B (zh) * 2014-04-11 2016-08-17 深圳大学 一种圆环杆与平板连杆的二维正方晶格光子晶体
US20170194167A1 (en) 2014-06-26 2017-07-06 Wostec, Inc. Wavelike hard nanomask on a topographic feature and methods of making and using
DE112016000180B4 (de) * 2015-11-05 2023-08-03 Nidec Corporation Schlitz-Array-Antenne
US11318405B2 (en) 2016-06-17 2022-05-03 Donaldson Company, Inc. Air cleaner assemblies and methods of use
WO2018093284A1 (en) 2016-11-18 2018-05-24 Wostec, Inc. Optical memory devices using a silicon wire grid polarizer and methods of making and using
WO2018156042A1 (en) 2017-02-27 2018-08-30 Wostec, Inc. Nanowire grid polarizer on a curved surface and methods of making and using

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
JPH08505707A (ja) * 1993-01-08 1996-06-18 マサチユセツツ・インスチチユート・オブ・テクノロジー 低損失光及び光電子集積回路
TW281731B (zh) * 1994-08-26 1996-07-21 Akzo Nobel Nv
EP0964305A1 (en) * 1998-06-08 1999-12-15 Corning Incorporated Method of making a photonic crystal
US6370307B1 (en) * 1999-07-15 2002-04-09 Agere Systems Guardian Corp. Optical device formed on a substrate with thermal isolation regions formed therein

Also Published As

Publication number Publication date
WO2001044844A1 (en) 2001-06-21
JP2003517637A (ja) 2003-05-27
CA2395070A1 (en) 2001-06-21
US6821903B2 (en) 2004-11-23
EP1109038A1 (en) 2001-06-20
AU1784401A (en) 2001-06-25
US20020074307A1 (en) 2002-06-20

Similar Documents

Publication Publication Date Title
CN1411562A (zh) 制作集成光路的方法
US8246184B2 (en) Production of cavities that can be filled with a fluid material in an optical microtechnological component
JP2002328222A (ja) 偏光素子及びその製造方法
KR20060030812A (ko) 선 격자 편광자 및 그 제조방법
CN1425147A (zh) 自对准的混合工艺和元件
EP0551621A1 (en) Self-aligned phase-shifting mask
JPH11142668A (ja) 損失吸収のための光導波路素子及びその製造方法
CN1154879C (zh) 相移掩模及其制造方法
KR20080085385A (ko) 포토마스크 및 그를 사용한 이미지센서의 제조 방법
US6438307B1 (en) Optical waveguide and process for producing same
KR20040015118A (ko) 광도파관 크로싱 및 그 제조방법
JP7140495B2 (ja) スケールおよびその製造方法
CN112034674A (zh) 相移掩模的制备方法
JPS592008A (ja) 埋め込み型石英光導波路の製造方法
JPH0943831A (ja) 半導体素子の位相反転マスク製造方法
CN1058337C (zh) 表面起伏式绕射光学元件及其制作方法
US7629090B2 (en) Reticle and method of manufacturing method the same
JPH1020107A (ja) 回折光学素子、投影光学系、照明光学系、光学機器、露光装置及びデバイス製造方法
KR101079768B1 (ko) 평면형 광도파로 제조방법
CN1601387A (zh) 外缘型态相移光罩的自对准方法
JP2003043273A (ja) フォトニック結晶導波路及びその製造方法
JP2003029068A (ja) 光導波路およびその形成方法
KR100936800B1 (ko) 평면형 광도파로 구조체 및 그 제조방법
KR19980023069A (ko) 마이크로 렌즈형 마스크 및 그 제조 방법
CN1139767A (zh) 利用中介层将薄膜层制成图样的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication