CN1601387A - 外缘型态相移光罩的自对准方法 - Google Patents

外缘型态相移光罩的自对准方法 Download PDF

Info

Publication number
CN1601387A
CN1601387A CN 03151283 CN03151283A CN1601387A CN 1601387 A CN1601387 A CN 1601387A CN 03151283 CN03151283 CN 03151283 CN 03151283 A CN03151283 A CN 03151283A CN 1601387 A CN1601387 A CN 1601387A
Authority
CN
China
Prior art keywords
photoresistance
chromium layer
mentioned
etching
dwindled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 03151283
Other languages
English (en)
Other versions
CN100362628C (zh
Inventor
洪齐元
张斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB031512836A priority Critical patent/CN100362628C/zh
Publication of CN1601387A publication Critical patent/CN1601387A/zh
Application granted granted Critical
Publication of CN100362628C publication Critical patent/CN100362628C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种外缘型态相移光罩的自对准方法，其步骤包含：提供石英基板，形成铬层于上述之石英基板上。之后，涂布光阻于铬层上以及将上述的光阻显影以产生图案以暴露部分该铬层。以上述的光阻做为蚀刻掩膜蚀刻铬层以及石英。将光阻处理使其维度缩小，以处理过之上述光阻做为蚀刻掩膜，蚀刻铬层用以定义铬层图案。最后去除该光阻。

Description

外缘型态相移光罩的自对准方法
技术领域
本发明涉及集成电路的制作工艺，特别是一种制作外缘型态(rim-type)相移光罩(phase shift mask；PSM)的自对准方法。
背景技术
集成电路(IC)在技术上已有显著的提升，且增加电子组件的密度也已俨然变成为一种趋势。经由缩小电子组件的尺寸，可以增加半导体集成电路的整合密度。随着电子组件尺寸的缩小化后，集成电路在制造过程中不断出现许多新的挑战。例如，基于半导体芯片上的密度不断提高，所以微影方法所扮演的角色也益形重要。在集成电路中，微影及蚀刻是制造多重层结构的重要方法，同时也提供了多重层间准确的对位。微影及蚀刻包含了形成作为掩膜的光阻图案，为了建造具有非常细微图案的半导体组件，因此需要一种具备次微米分辨率能力的微影方法，借着微影技术可在半导体底材上形成多重的导电层及隔离层。而多重层间彼此是否精确的对位，往往决定了金属内联机的形成及性能的优劣。微影及蚀刻包含了形成作为掩膜的光阻图案，以便形成诸如接触窗，金属内联机及半导体组件等所需的结构。此光阻图案在一膜层上形成图形并对准其底层。为了建造具有非常细微图案的半导体组件，因此需要一种具备次微米分辨率能力的微影制作工艺。而在任何光学投影系统中，包括半导体微影技术，限制分辨率的主要关键在于此光学系统中所用透镜的数值孔径(NA)。对一特定波长而言，较大的NA提供了较佳的分辨率。然而，为了得到此优势，却也付出极大的代价，即当NA增加时，焦距的深度会明显的缩减。
外缘型态(rim-type)为一种通常用于相移光罩(phase shift mask；PSM)之一种技术。其中包含次分辨率的相移结构配置于主要图案的边侧。相移结构取代光罩图案的外缘，此种外缘型态(rim-type)相移光罩(phase shift mask；PSM)具有边缘对比提升的效能。
而光学微影系统中光罩扮演极重要的角色。一现有制作相移光罩(attenuated phase shifting mask)的制作工艺步骤将于下述之。请参阅图1，首先备置一石英基板100，之后接续在其上制作一光阻104，利用习知技术涂布于光阻104以利于定义铬层102的图案。如图2所示，以电子束扫瞄上述光阻104特定之区域以定义将被曝光的区域，以利于产生图案。之后，将上述的光阻104显影并热处理产生穿孔106于光阻104中以暴露底层，如图3所示。
如图4所示，以上述的光阻图案104做为蚀刻掩膜利用干式或湿蚀刻蚀刻铬层102。如图5所示，再将光阻图案104剥除。接续进行一清洁步骤以及涂布第二光阻108于上述被蚀刻的表面并回填于穿孔之中，如图6所示。下一步骤，参阅图7，接着利用电子束将上述的第二光阻108扫瞄用以定义可被显影区域以及不被显影区域，之后在利用显影剂将其显影以形成图案覆盖铬层102，参阅图8。接着如图9所示以图案化后之第二光阻108为掩膜蚀刻去除未被遮盖的石英底材100至一深度。之后再去除第二光阻108完成光罩的制作，参见图10。
现有技术需要两次电子束扫瞄的步骤，而执行电子束扫瞄所需的成本不低，且其需要极准确的对准步骤，其制作困难度较高。此外，现有技术需要两次光阻涂布的步骤，其制作程序较为繁琐。且上述对位问题亦是一影响图案精确度的重要因素。
发明内容
如上所述，如何克服现有技术存在的缺点，即需要两次光阻涂布以及需要两次电子束扫瞄来制作位移光罩，乃是本发明所要解决的技术问题，因此，本发明的目的是提供一种制作相移光罩的方法，用以简化制作工艺降低成本。
本发明的再一目的是提供一种制作相移光罩的方法，其只需一次电子束扫瞄步骤。
本发明的另一目的是提供一种制作相移光罩的方法，以自对准方式定义显影区域降低成本。
本发明的另一目的是提供一种制作相移光罩之方法，其只需一次光阻涂布。
本发明的制作相移光罩的自对准方法，其步骤包括：提供石英基板，形成铬层于上述的石英基板上。之后，涂布光阻于铬层上以及将上述的光阻显影以产生图案以暴露部分该铬层。以上述的光阻做为蚀刻掩膜蚀刻铬层以及石英。将光阻处理使其维度缩小，以处理过的上述光阻做为蚀刻掩膜，蚀刻铬层用以定义铬层图案。最后去除该光阻。其中使上述光阻缩小的处理方式包含采用微量曝光以及显影或是包含过量曝光或是在酸性溶剂中浸泡，再加以显影。
附图说明
本发明的较佳实施例将于下述的说明中辅以下列图形做更详细的阐述：
图1为现有技术的形成铬层以及光阻的截面图。
图2为现有技术之第一曝光截面图。
图3为现有技术的显影光阻截面图。
图4为现有技术的蚀刻铬层截面图。
图5为现有技术去除光阻截面图。
图6为现有技术的涂布第二光阻层截面图。
图7为现有技术的第二次曝光光阻截面图。
图8为现有技术的第二次显影光阻截面图。
图9为现有技术的蚀刻石英截面图。
图10为现有技术的去除第二光阻截面图。
图11为本发明的形成铬层以及光阻截面图。
图12为本发明的曝光截面图。
图13为本发明的显影光阻截面图。
图14为本发明的蚀刻铬层截面图。
图15为本发明的蚀刻石英截面图。
图16为本发明的缩小光阻维度的截面图。
图17为本发明的蚀刻铬层截面图。
图18为本发明的去除光阻截面图。
具体实施方式
本发明所要揭示的是一种制作外缘型态相移光罩的自对准方法，以自对准方式定义显影区域，降低成本。本方法只需一次电子束扫瞄步骤以及一次光阻涂布，用以简化制作程序降低成本，其详细说明将于下述之。参阅图11，首先备置一透明的基板，一般可利用石英基板200，之后沉积一铬层202于上述的石英基板200之上。接续步骤为将一光阻204利用习知技术涂布于铬层202上，以利于定义铬层204的图案。如图12所示，以电子束扫瞄上述光阻204特定的区域，以定义显影或不显影区域，以利于产生图案。之后，将上述之光阻202显影并热处理产生穿孔于光阻204中以暴露底层202，如图13所示。
如图14所示，以上述的光阻图案204做为蚀刻掩膜利用蚀刻蚀刻铬层202，可以用含氯的等离子体来蚀刻铬层202。之后，再利用干蚀刻将石英底材200蚀刻，如图15所示。
参阅图16，本发明将于此步骤进行一处理步骤，(treatment)将上述光阻图案204的维度缩小，使得底层之铬层202图案部分被曝露。为得到上述缩小光阻图案204维度目的的处理方式可包含：1.采用微量曝光以及显影。2.过量曝光。3.在酸性溶剂中浸泡，再加以显影。因此，此步骤不仅可以使得光阻图案204残留于铬层202之上且自动对准，而避免对位所造成失误的风险。
参阅图17，利用电浆蚀刻铬层202以上述经过处理过之光阻204做为蚀刻掩膜。最佳之状态为将上述之阶梯状结构212消除。之后，去除光阻204，完成光罩的制作，参见图18。由上可知，本发明制作相移光罩的方法，可以简化制作程序以及降低成本。只需一次电子束扫瞄步骤，一次光阻涂布。便可以达到自对准的目的。
本发明以较佳实施例说明如上，而熟悉此领域技艺者，在不脱离本发明的精神范围内，当可作些许更动润饰，其专利保护范围更当视后附之申请专利范围及其等同领域而定。

Claims (10)

1.一种制作相移光罩的自对准方法，其步骤包括：
提供透明的基板；
形成铬层于该透明基板上；
涂布光阻于该铬层上；
将上述之光阻显影以产生图案以暴露部分该铬层；
以上述之光阻做为蚀刻掩膜蚀刻该铬层；
以上述之光阻做为蚀刻掩膜蚀刻该透明的基板；
将该光阻处理使其维度缩小；
以处理过的上述光阻做为蚀刻掩膜，蚀刻该铬层用以定义铬层图案；及
去除该光阻。
2.如权利要求1所述的方法，其特征在于，可以选用包含含氯的等离子体蚀刻该铬层。
3.如权利要求1所述的方法，其特征在于，上述的透明基板包含石英基板。
4.如权利要求1所述的方法，其特征在于，使上述光阻缩小的处理方式包含采用微量曝光以及显影。
5.如权利要求1所述的方法，其特征在于，使上述光阻缩小的处理方式包含过量曝光。
6.如权利要求1所述的方法，其特征在于，使上述光阻缩小的处理方式包含在酸性溶剂中浸泡，再加以显影。
7.一种制作相移光罩的自对准方法，其步骤包括：
提供石英基板；
形成铬层于该石英基板上；
涂布光阻于该铬层上；
将上述的光阻显影以产生图案以暴露部分该铬层；
以上述的光阻做为蚀刻掩膜蚀刻该铬层；
以上述的光阻做为蚀刻罩蚀刻该石英；
将该光阻处理使其维度缩小；
以处理过的上述光阻做为蚀刻掩膜，蚀刻该铬层用以定义铬层图案；及
去除该光阻。
8.如权利要求7所述的方法，其特征在于，使上述光阻缩小的处理方式包含采用微量曝光以及显影。
9.如权利要求7所述的方法，其特征在于，使上述光阻缩小之处理方式包含过量曝光。
10.如权利要求7所述的方法，其特征在于，使上述光阻缩小的处理方式包含在酸性溶剂中浸泡，再加以显影。
CNB031512836A 2003-09-28 2003-09-28 外缘型态相移光罩的自对准方法 Expired - Fee Related CN100362628C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031512836A CN100362628C (zh) 2003-09-28 2003-09-28 外缘型态相移光罩的自对准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031512836A CN100362628C (zh) 2003-09-28 2003-09-28 外缘型态相移光罩的自对准方法

Publications (2)

Publication Number Publication Date
CN1601387A true CN1601387A (zh) 2005-03-30
CN100362628C CN100362628C (zh) 2008-01-16

Family

ID=34659917

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031512836A Expired - Fee Related CN100362628C (zh) 2003-09-28 2003-09-28 外缘型态相移光罩的自对准方法

Country Status (1)

Country Link
CN (1) CN100362628C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101054673A (zh) * 2006-04-14 2007-10-17 应用材料股份有限公司 利用保护性罩幕的光罩等离子体蚀刻法
CN100383932C (zh) * 2005-07-05 2008-04-23 华中科技大学 一种硅湿法刻蚀工艺
CN104078330A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 自对准三重图形的形成方法
CN108345171A (zh) * 2018-02-11 2018-07-31 京东方科技集团股份有限公司 一种相移掩膜板的制作方法及相移掩膜板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970009825B1 (ko) * 1993-12-31 1997-06-18 현대전자산업 주식회사 하프톤형 위상반전 마스크 및 그 제조 방법
KR0128827B1 (ko) * 1993-12-31 1998-04-07 김주용 위상반전마스크 제조방법
KR0170686B1 (ko) * 1995-09-13 1999-03-20 김광호 하프톤 위상반전마스크의 제조방법
JPH11295874A (ja) * 1998-04-15 1999-10-29 Oki Electric Ind Co Ltd 位相シフトマスクの製造方法
JP3061790B1 (ja) * 1999-02-10 2000-07-10 株式会社半導体先端テクノロジーズ マスク製造方法及びパタ―ン形成方法
CN1158570C (zh) * 2001-09-13 2004-07-21 信息产业部电子第十三研究所 用一次光刻产生t形栅的移相掩模光刻方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383932C (zh) * 2005-07-05 2008-04-23 华中科技大学 一种硅湿法刻蚀工艺
CN101054673A (zh) * 2006-04-14 2007-10-17 应用材料股份有限公司 利用保护性罩幕的光罩等离子体蚀刻法
CN104078330A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 自对准三重图形的形成方法
CN108345171A (zh) * 2018-02-11 2018-07-31 京东方科技集团股份有限公司 一种相移掩膜板的制作方法及相移掩膜板
CN108345171B (zh) * 2018-02-11 2020-01-21 京东方科技集团股份有限公司 一种相移掩膜板的制作方法及相移掩膜板

Also Published As

Publication number Publication date
CN100362628C (zh) 2008-01-16

Similar Documents

Publication Publication Date Title
CN103258719B (zh) 使蚀刻底切最小化及提供清洁金属剥离的方法
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
US7846617B2 (en) Pattern forming method and phase shift mask manufacturing method
JP2005107195A (ja) ホトマスク、ホトマスクの製造方法、およびそのホトマスクを用いた半導体装置の製造方法
US5888678A (en) Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate
JP2000206671A5 (zh)
EP0134789B1 (en) Bilevel ultraviolet resist system for patterning substrates of high reflectivity
US5804336A (en) Method of forming opaque border on semiconductor photomask
KR100907898B1 (ko) 반도체 소자 제조 방법
US7354682B1 (en) Chromeless mask for contact holes
CN1601387A (zh) 外缘型态相移光罩的自对准方法
US6326107B1 (en) Phase shift mask and process for manufacturing the same
US20040077173A1 (en) Using water soluble bottom anti-reflective coating
US20030108803A1 (en) Method of manufacturing phase shift mask, phase shift mask and apparatus
KR100886419B1 (ko) 위상시프트 마스크의 제조 방법 및 위상시프트 마스크
US6383693B1 (en) Method of forming a photomask utilizing electron beam dosage compensation method employing dummy pattern
US6316358B1 (en) Method for fabricating an integrated circuit device
US5814424A (en) Half tone phase shift masks with staircase regions and methods of fabricating the same
GB2244349A (en) Method for manufacturing a mask
JP2003330159A (ja) 透過型位相シフトマスク及び該透過型位相シフトマスクを用いたパターン形成方法
JP2009075531A (ja) アライナ用露光マスク及びその製造方法
WO2022000478A1 (zh) 线路板制作方法及线路板
KR100401517B1 (ko) 반도체 제조용 노광 마스크의 제조방법
JPH10333318A (ja) 位相シフトフォトマスク及びその製造方法
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111205

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111205

Address after: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080116

Termination date: 20190928

CF01 Termination of patent right due to non-payment of annual fee