CN1139767A - 利用中介层将薄膜层制成图样的方法 - Google Patents

利用中介层将薄膜层制成图样的方法 Download PDF

Info

Publication number
CN1139767A
CN1139767A CN95121173A CN95121173A CN1139767A CN 1139767 A CN1139767 A CN 1139767A CN 95121173 A CN95121173 A CN 95121173A CN 95121173 A CN95121173 A CN 95121173A CN 1139767 A CN1139767 A CN 1139767A
Authority
CN
China
Prior art keywords
layer
pattern
thin layer
intermediary
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN95121173A
Other languages
English (en)
Inventor
卢载遇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WiniaDaewoo Co Ltd
Original Assignee
Daewoo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daewoo Electronics Co Ltd filed Critical Daewoo Electronics Co Ltd
Publication of CN1139767A publication Critical patent/CN1139767A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

利用一中介层将形成在一个基片上的薄膜层制成图样以改进其分辨率的方法。包括:(a)制备一个基片;(b)在此基片顶面上淀积此薄膜层;(c)在此薄膜层顶上提供中介层;(d)在此中介层顶上形成一光阻层;(e)将光阻层制成预定图形的图样;(f)用显影溶液使此光阻层显影;(g)将此中介层和薄膜层蚀刻成预定图形;以及(h)从薄膜层上除去经蚀刻的中介层从而获得制成图样的薄膜层。

Description

利用中介层将薄膜层制成图样的方法
本发明涉及将一个薄膜层制成图样的方法;特别是使用一个中介层将一个薄膜层制成图样的一个改进的方法。
在图1A和1B中提供了示意剖面图说明一个用于将一个基片上形成的薄膜层制成图样的先有技术方法。
正如众所周知,将薄膜层制成图样的方法首先是制备一个包括一个有顶表面和底表面的基片12、一个薄膜层20和一个光阻层30的半导体基片10,其中薄膜层20和光阻层30是依次地形成在基片12的顶表面上,如图1A所示。半导体基片10的制备是由:(1)用化学气相淀积(CVD)方法把由介电材料制成的薄膜层形成在基片12的顶表面上;以及(2)周旋转涂覆方法把例如阳性光阻层30形成在薄膜层20的顶上。在曝光之前,光刻胶不溶于显影溶液。在此半导体基片10制备好之后,一个光掩膜40就在此光阻层30的顶上对准。光掩膜40包括一个薄膜44和一个放在薄膜44底部的光吸收部分42,其中薄膜44是由透光材料制成,并且光吸收部分42或者是用一个光吸收材料覆盖或者用其制成,由此而形成光掩膜40的透光区域和光吸收区域。当在光线下曝光时,在光掩膜40的透光区域之下的光阻层30的部分32成为在显影溶液中可溶的,而光阻层30的剩余部分34仍然不溶。
在光掩膜40的透光区域下光阻层30的部分32就由显影液除去,由此而使光阻层30的剩余部分34能作为用于将薄膜层20制成图样的掩膜。此后,没有被光阻层30的剩余部分34所覆盖的薄膜层20的那些部分也用例如一种离子磨削方法或干蚀刻方法而除去。
在下一步骤中,光阻层30的剩余部分34用适当的溶液去除从而制成形成图样的薄膜层50,如在图1B中所描绘。
上述方法的主要缺点之一是它难于获得具有清晰边缘的即有清晰的分辨率的形成图样的薄膜层。由于光线并不总是通过在光掩膜40的透光区域之下的光阻层30的部分32而垂直地投射到光阻层和薄膜层之间的边界上,部分光线就会被光掩膜40的光吸收部分42的边缘所散射,散射的光线由于其间的折射系数的差异在光阻层30和薄膜层20之间的边界上被反射,而不必要地使光阻层30的剩作部分34曝光,或不必要地使它们可溶,从而降低形成图样的薄膜层50的分辨率。
因此,本发明的一个主要目的是提供将薄膜层制作成预定图形的具有增进的分辨率的图样的方法。
按照本发明,提供了一个供在大量生产半导体元件中使用的将一个薄膜层制成预定图形的图样的方法,此方法所包含的步骤是:(a)制备一个基片;(b)在基片的顶面上形成此薄膜层;(c)在此薄膜层顶面上提供一个中介层;(d)在中介层的顶上形成一个光阻层;(e)将光阻层制成预定图形的图样;(f)用一种显影溶液给光阻层显影;(g)将中介层和薄膜层蚀刻成预定图形;并且(h)从薄膜层上去除蚀刻后的中介层从而得到制成图样的薄膜层。
本发明的上述和其他目的和特性将从下述与附图一起给出的最佳实施例的说明中变得明显,其中:
图1A代表一种示出在先有技术中制作图样方法中的一个光掩膜和一个半导体基片的布置的剖面图;
图1B描绘一个用先有技术制作图样方法获得的制成图样的薄膜层的剖面图;
图2A呈示一个说明在本发明的制作图样方法中的一个光掩膜和一个半导体元件的布置的剖面图;
图2B提供一个由使用本发明的方法而获得的制成图样的薄膜层的剖面图;以及
图3示出一个曲线图,说明作为氧化亚氮(N2O)和硅烷(SiH4)成分比的函数的二氧化硅等离子体折射率的变化。
参考图2A,示出了一个示意性剖面图,说明在发明的制作图样方法中采用的一个光掩膜和一个半导体基片的配置。
本发明的制作图样的方法是首先制备一个半导体基片100,包括有一个顶表面和一个底表面的基片110、一个薄膜层120、一个中介层160和一个光阻层130。
半导体基片100的制备是由:(1)把用介电材料例如SiO2制成的薄膜层120用例如化学气相淀积方法(CVD)形成在基片110的顶部:(2)把用二氧化硅等离子体制成并且在梯度折射率的中介层160淀积到薄膜层120的顶上,其中梯度折射率是由在形成期间连续改变氧化亚氮(N2O)和硅烷(SiH4)的组成比例而得到的;(3)用旋转涂覆方法在中介层160的顶上形成由例如正光阻材料制成的光阻层130。
在图3中示出作为N2O和SiH4的成分比的函数的二氧化硅等离子体折射率的变化,其中折射率主要取决于在淀积期间氧化亚氮对硅烷的比例。光阻层130的折射率范围从1.64到1.85而由SiO2制成的薄膜层120的折射率是1.46。从而,通过控制N2O和SiH4的成分比并且使用图3所示的关系,就可能获得中介层160,其折射率从在第一个界面122的光阻层130的折射率值逐渐降低到在第二个界面124上的薄膜层120的折射率值,其中第一个界面122确定了在光阻层130和中介层160之间的一个界面而第二个界面确定了在薄膜层120和中介层160之间的一个界面。
在下一步,光掩膜140在光阻层130的顶上对准。光掩膜140包括一个薄膜144和在此薄膜144底部的光吸收区域142,其薄膜144由一种透光材料例如玻璃或石英制成,而光吸收区域142是涂覆一种光吸收材料例如铬或氧化铁或即用其制成,从而形成光掩膜140的透光区域和光吸收区域。在曝光之前,光阻层130不溶于显影溶液。当对光线曝光时,在光掩膜140的透光区域之下的光阻层130的部分132在显影溶液中成为可溶的而光阻层130的剩余部分134仍不可溶。图2A中示出的箭头描绘光线的光路。
在发明的方法中,光线被垂直投射于光掩膜140的顶表面和第一个界面122。但是,光线的一些部分可能投射到光掩膜140的光吸收部分142的边缘上,导致该处的边缘散射光线的这些部分。然而,穿过光掩膜140的透光区域下的光阻层130的部分132的被反射及全部在第一和第二界面122,124透过的散射光线的总量较之先有技术制作图样的方法极大地减少,因为中介层160的折射率值分别与在第一个界面122的光阻层130的折射率值及与在第二个界面的薄膜层120的折射率值相匹配。换句话说,绝大部分散射光线透过这些界面。散射光线在薄膜层120和基片110之间的边界部分地透过并被反射。但是,光阻层130并不受在边界透过和被反射的光线的影响,因为透过的光线和反射的光线分别被基片110和薄膜层120吸收了。
在接着的一步中,在光掩膜140的透光区域下面的光阻层130的部分132用显影溶液例如NaOH或KOH去除,从而使得光阻层130的剩余部分134作为掩膜而用于将中介层160制成图样。没有被光阻层130的剩余部分134作为掩膜而用于将中介层160制成图样。没有被光阻层130的剩余部分134覆盖的中介层160的那些部分被用例如湿蚀刻法或干蚀刻法除去,从而产生一个制成了图样的中介层。制成图样的中介层作为一个掩膜用于将薄膜层120制成图样。接着,没有被制成图样的中介层覆盖的薄膜层120的部分就用例如湿蚀刻法或干蚀刻法除去。
此后,制成图样的中介层再用一种适当的溶剂除去或机械抛光的方法除去,从而制成一个制好图样的薄膜150,如图2B中所描绘的。
与先有技术制作图样的方法相比较,本发明的用于将一个薄膜层120制成图样的方法提供了一个薄膜层120制成图样的增进的分辨率。这是利用一个具有逐渐从光阻层130折射率变化到薄膜层120的折射率的梯度折射率中介层160而达到的,从而减少了要被光阻层130和中介层160之间及薄膜层120和中介层160之间所分别反射的被光吸收区域142的边缘所散射的光线。因此,散射光线不会无端地曝光光阻层130,而这反过来会使制成图样的薄膜层150具有更清晰的边缘轮廓。
尽管本发明已经只就某些最佳实施例如以描述,但是可以作出其他修改或变化而不脱离如在下述权利要求书中所提出的本发明的范围和精神。

Claims (5)

1、一种用于生产半导体元件的将一个薄膜层制成一个预定图形的图样的方法,此方法包含的步骤为:
(a)制备一个基片;
(b)在此基片顶面上淀积此薄膜层;
(c)在此薄膜层顶上提供一个中介层;
(d)在此中介层顶上形成一个光阻层;
(e)将此光阻层制成预定图形的图样;
(f)用一种显影溶液使此光阻层显影;
(g)将此中介层和薄膜层蚀刻成预定图形;以及
(h)从薄膜层上除去经蚀刻的中介层从而获得制成图样的薄膜层。
2、权利要求1的方法,其中此中介层是通过混合氧化亚氮和硅烷形成的。
3、权利要求1的方法,其中此中介层有一梯度折射率。
4、权利要求3的方法,其中此中介层的折射率从光阻层折射率值连续地变化到此薄膜层的折射率值。
5、权利要求4的方法,其中折射率值的连续变化是在形成中介层期间通过改变氧化亚氮和硅烷的成分而获得的。
CN95121173A 1995-06-30 1995-12-28 利用中介层将薄膜层制成图样的方法 Pending CN1139767A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR18640/95 1995-06-30
KR1019950018640A KR0174951B1 (ko) 1995-06-30 1995-06-30 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
CN1139767A true CN1139767A (zh) 1997-01-08

Family

ID=19419084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95121173A Pending CN1139767A (zh) 1995-06-30 1995-12-28 利用中介层将薄膜层制成图样的方法

Country Status (3)

Country Link
JP (1) JPH0917769A (zh)
KR (1) KR0174951B1 (zh)
CN (1) CN1139767A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383667C (zh) * 2002-02-08 2008-04-23 旺宏电子股份有限公司 半导体元件的图案转移的方法

Also Published As

Publication number Publication date
JPH0917769A (ja) 1997-01-17
KR0174951B1 (ko) 1999-04-01
KR970003554A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
EP0674223B1 (en) An attenuating phase-shift mask structure and fabrication method
US7132225B2 (en) Methods of inspecting a lithography template
US5234780A (en) Exposure mask, method of manufacturing the same, and exposure method using the same
KR950002871B1 (ko) 포토마스크 및 그 제조방법
DE69033996T2 (de) Maske, Verfahren zur Herstellung der Maske und Verfahren zur Musterherstellung mit einer Maske
EP0585872B1 (en) Process for fabricating a phase shift photomask or phase shift photomask blank
EP0660185A2 (en) Simplified fabrication methods for rim phase-shift masks
JP2010169722A (ja) 光学素子の製造方法及び光学素子
US5424153A (en) Optical mask using phase shift and method of producing the same
CN1411562A (zh) 制作集成光路的方法
KR100230714B1 (ko) 위상 시프트 마스크, 위상 시프트 마스크용 블랭크 및 위상 시프트 마스크의 제조 방법
US5679483A (en) Embedded phase shifting photomasks and method for manufacturing same
JPH02211450A (ja) 位相シフトマスクおよびその製造方法
CN1139767A (zh) 利用中介层将薄膜层制成图样的方法
JPS6252506A (ja) グレ−テイング作製方法
JPH11305005A (ja) 反射防止膜およびその製造方法
EP0490320B1 (en) A method for producing a diffraction grating
JPH10207036A (ja) 位相差測定用パターンおよび位相シフトマスクの製造方法
JP3273986B2 (ja) 光露光用マスク板及びその製造方法
JPH07159971A (ja) 光学マスクブランクと光学マスクおよびそれらの製造方法
JP3409482B2 (ja) ハーフトーン型位相シフトマスクとそのマスクブランク及びハーフトーン型位相シフトマスクの製造方法
JP2009075531A (ja) アライナ用露光マスク及びその製造方法
JPH07159969A (ja) 位相シフトマスクおよびその製造方法
KR100310943B1 (ko) 초전도 소자의 포토리소그라피 방법
KR960002238B1 (ko) 위상반전 마스크 제작방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication