CN1408143A

CN1408143A - 一种用于直接序列扩频通信系统的简化的数字fir滤波器

Info

Publication number: CN1408143A
Application number: CN00816703A
Authority: CN
Inventors: P·W·登特; D·巴罗
Original assignee: Ericsson Inc
Current assignee: Ericsson Inc
Priority date: 1999-10-04
Filing date: 2000-09-22
Publication date: 2003-04-02
Anticipated expiration: 2020-09-22
Also published as: US6570907B1; EP1221198A1; DE60027183D1; JP2003513488A; WO2001026224A1; CN1211926C; AU7708400A; WO2001026224A9; ATE322762T1; EP1221198B1

Abstract

本发明涉及到一种扩频调制信号发生器，它吸取响应的时间反转对称的优点，减少用来存储代表在数字滤波器中的输入信号采样的滤波器响应值所需的存储器。另外，所述的信号发生器支持用于平滑传输扩频调制信号的上倾斜和下倾斜。

Description

一种用于直接序列扩频通信系统的简化的数字FIR滤波器

发明领域

本发明一般涉及到通信系统的领域，具体涉及到一种用来产生直接序列扩频调制信号的数字滤波器。

发明背景

支持话音和数据业务的数字无线通信系统正在全世界广泛应用。例如，美国电信工业协会(TIA)以及发布了被称为IS-95的暂行标准，它规定了一种蜂窝扩频通信系统。

扩频通信系统被蜂窝系统经营商越来越多地采用主要是因为它通过所有用户同时共享时域和频域而提供了频谱效率和简单的频率规划。由IS-95标准规定的蜂窝扩频通信系统采用码分多址(CDMA)方法通过宽带射频(RF)信道传送话音和数据。在日本，按照日本标准JSTD-008规定了一种类似的扩频系统。由欧洲电信标准学会规定的另一种数字通信标准CSM被认为是移动通信的全球标准(GSM)。然而，GSM采用时分多址(TDMA)方法，与CDMA方法不同，是通过相对的窄带RF信道来传送话音和数据。

典型的蜂窝扩频系统采用所谓的“直接序列”扩频(DS-SS)调制方法，能够通过一个公共宽带RF信道同时向分散的用户传输截然不同的信息信号。按照一种DS-SS调制方法，直接用对应的扩展码或序列来调制具有一种规定位率的信息信号，产生按照一种规定的空中接口同时传输的正交调制信号。用于每一个信息信号的扩展码包括按照规定的片速率发生的一个“片”序列。例如，IS-95规定的1.2288Mbits/秒比要发送的信息信号的位率高得多。同时发送的信息信号是靠被称为伪随机(PN)序列的一种唯一扩展序列来彼此区别的。为了从同时发送的其他信息信号当中恢复一个特别发送的信息信号，例如可以由用户移动台上的一个DS-CDMA接收机用本地产生的唯一分配给用户的PN序列与接收的信号相乘并且对结果积分。这样，用户就能识别出给它的信息信号与给其他用户的信息信号的区别。常规的扩展序列是按照规定的采样速率采样并且提供给一个多抽头数字FIR滤波器，它在产生扩频调制信号之前按照对应的加权系数来处理各个采样。

按照有关的现有技术，Dent的美国专利US5,530,722号描述了一种采用平衡的RC滤波器的改进的正交调制器。按照一种实施方案，分别用I和Q信号的互补和高位率的西格马-德耳塔表示来驱动平衡的RC滤波器，它们是按照一种连续的调制符号从一个查询表中提取的。按照另一种实施方案，代表西格马-德耳塔表示的连续符号的数量取决于是否会使查询表过大，所描述的滤波器采用了许多系数，然后对滤波的值执行数字转换变成附加采样的西格马-德耳塔表示。

Dent的美国专利US5,867,537号还描述了一种根据连续的调制位来产生滤波的I和Q调制波形的平衡横向滤波器。连续的每一个位在一个寄存器中被延迟，并且按照与延迟的位有关的正或负FIR加权系数将延迟的(或者是反向延迟的位)位提供给一个电阻组合网络。这一现有技术还公开了一种互补电阻网络，它采用相反极性的位来产生平衡的I和Q调制波形。

在Paneth等人的美国专利US4,644,561号描述了另一种现有技术，用来调制和解调射频载波上的多位符号的一种调制解调器采用了多相位调制，例如是16-相位调制。用一个数字滤波器产生调制信号，滤波器的输出包括交替的同相(I)和正交(Q)以及-I，-Q信号。经过D-A转换之后，用这些交替信号代表一个中间频率上的调制信号用做数字滤波器输入，该频率对应于1/4采样速率。

Paneth专利中描述的数字滤波器采用一个只读存储器(ROM)来存储从L个连续调制符号的一个窗口上取得的预先计算并部分加权的符号之和。从ROM输出的部分加权和被按顺序D-A转换并且能够有效地加入后续的带通滤波器形成一个完整的加权和。Critchlow等人的美国专利US4,996,697号还描述了对Paneth专利中公开的D-A转换器波形发生器系统的输出进行消隐，以免在传输频谱中混入噪声。然而，这种方案的缺点之一是需要一个大容量ROM来存储窗口中所有符号的预先计算的加权和。

IS-95标准为正交调制之前的I和Q信号规定了一种48-抽头FIR滤波器。图1表示这样一种48-抽头FIR滤波器10，它按照四倍于片速率的采样速率工作。如图所示，数字滤波器10接收用1，0和-1采样代表的输入信号采样。+1和-1采样分别对应着Boolean“1”和Boolean“0”的片值，而0采样对应着没有有效值要传输。在本文的说明书中，将+或-采样统称为非零采样。滤波器10包括48个用Z^-1代表的存储器或延迟元件12，它们被连接成一个链，按照四倍片速率接收连续的信号采样。这种结构用提供给对应的FIR系数C1到C48的一串1/4片周期的短脉冲激励滤波器10，从而提供滤波器输出。这些系数是用适当的加权网络例如是数字乘法器14实现的。通过一个加法器16加和这种滤波器输出，产生四倍于片速率的数字输出字节或字。

通常是用一个D-A转换器18将输出字转换成对应的模拟电压电平。D-A转换器18的输出被提供给一个抗混叠滤波器20消除有害成分。如图所示，用许多连续的零采样将脉冲分开，每当第四个采样就是一个非零采样，然后是三个零采样。接着，在出现在一个片周期中的四个采样中的每一个采样期间仅仅为滤波器输出提供12个抽头。

按照Paneth的专利，以下具体通过四个12-抽头滤波器来简化对滤波器10的描述，它们用按照四倍片速率多路复用和解多路复用的输入和输出来代替一个48-抽头滤波器。另外，由于用二进制输入值驱动的12-抽头滤波器会产生4096个不同的输出值，四个4096-单元存储器件例如是ROM或RAM可以为十二个输入的所有组合存储预先计算的加权值的对应表，也就是4×2¹²个值，由此来替代四个12-抽头滤波器。

四个4096-单元存储器件还可以组合成一单个16384-单元存储器件，可以用传送非零采样的十二条地址线寻址。按照这种结构，可以用四倍于片速率的一个时钟速率按照多路分解方式来选择16384-单元ROM的输出。为了进一步缩小ROM容量，可以将地址线分成两条6-位线，用每条6-位线对两个256-单元(4×64)ROM中的一个寻址。然后可以将两个256-单元ROM的输出加在一起获得滤波器输出。

然而，还需要进一步降低数字滤波器的复杂性。总而言之，简化数字滤波器的优点之一是减少功率消耗，特别是在使用有限的电池功率的移动装置中使用这种滤波器的情况下。由此就需要有一种简化的数字滤波器，特别是用来产生直接序列扩频调制信号的一种简化的FIR滤波器。

发明概述

简而言之，按照本发明的一方面，利用按每一次预定数量的非零采样获得的时间反转对称的脉冲的优点来降低产生扩频信号的数字滤波器的复杂性，从而将存储预先计算值的存储器件的容量缩小一半。按照指定速率接收代表连续位的数字信号的许多输入采样而产生扩频调制信号，按照每个符号周期一个以上采样的输出采样速率产生调制信号。将连续的位编组成第一分组位和第二分组位交替施加在存储器件的第一组地址线上。用来存储对应着输入采样滤波器响应例如是FIR滤波器响应的预先计算值的存储器件由第一组地址线和第二组不同的地址线的组合来寻址。按照本发明的这种方法的时间反转对称是通过修改提供给第二组地址线的位图来开发的，这取决于提供给第一组地址线的是第一分组位还是第二分组位。第二组地址线的位图对应着每个符号周期一个以上采样。按照例举的一个实施例，用一个256单元ROM或(RAM)按照8倍片速率多路复用就能实现本发明的滤波器。按照另一个实施例，按照16倍片速率使用I和Q多路复用就能用按照16倍片速率访问的单个256单元ROM或(RAM)实现一个正交数字滤波器。

按照本发明的另一方面提供了一种三重输入信号，为平滑地开始和结束调制信号的传输提供一种手段。传输从一个最初包含零值单元的三重输入寄存器开始。然后在发送滤波的输出的同时对非零片值钟控。为了在完成对最后一个非连续的零片值的钟控后停止传输，在最后一个片之后对连续的零值钟控，同时连续发送滤波器输出。如果三重输入寄存器组的所有单元中仅仅包含零值，就可以停止传输。可以用各种公开的方法来补偿使用三重数字给存储查询表的存储器件地址空间带来的增加。第一种方法采用二进制逻辑来减少为使用中不会出现的那些数字组合准备的地址空间。第二种方法包括删除与使用中不会出现的地址相对应的存储位置。

附图简介

图1表示一种常规48-抽头FIR滤波器的框图。

图2表示通过将图1的48-抽头滤波器分成四个多路复用的12-抽头滤波器而简化的一种数字滤波器的框图。

图3表示将图2中各个滤波器的四个12位寄存器组合成一个寄存器而进一步简化的一个数字滤波器的框图。

图4表示用四个多路复用的ROM构成图2的四个12-抽头滤波器的一个数字滤波器的框图。

图5表示用单个4路16384单元ROM代替图4中四个多路复用的ROM而进一步简化的一种数字滤波器的框图。

图6表示用两个256单元ROM代替图4中四个多路复用的ROM而进一步简化的一种数字滤波器的框图。

图7通过一个多路复用的512单元代替图6的两个256单元ROM的一种数字滤波器的框图。

图8表示利用本发明的时间反转对称之优点来缩小存储器件容量的一种数字滤波器的框图。

图9表示按照本发明另一实施例多路复用I和Q输入的一种正交数字滤波器的框图。

图10表示用三重数字开始和结束调制信号传输的数字滤波器的框图。

图11表示用一个量值位和一个符号位代表的图10的三重数字。

图12表示用按照三个三重数字的组操作的6-5线变换逻辑来缩减图10所示数字滤波器中的存储器件的地址空间。

图13表示用按照六个三重数字的组操作的12-8线变换逻辑来缩减图10所示数字滤波器中的存储器件的地址空间。

具体说明：

如上所述，图1所示的常规48-抽头FIR滤波器是由非零采样的脉冲来驱动的。由于采样是按照四倍片速率输入的，概念值+1或-1的每个非零采样后面是三个零采样，直至输入下一个非零采样。这种布置用一串1/4片周期脉冲激励滤波器，脉冲之间的采样是零。这样就能按照4倍片速率用一个非零采样(+/-1)后接三个零采样来代表脉冲。参见图1，从图中可以看出，在第一采样相位，仅有抽头1，5，9，13，...45的非零采样对滤波器输出起作用。然后在第二采样相位是抽头2，6，10，14，....46的非零采样，接着在第三采样相位是抽头3，7，11，15，....47的非零采样，最后在第四采样相位是抽头4，8，12，....48的非零采样。

参见图2，第一简化滤波器22有效地将图1的48-抽头滤波器分成了四个12-抽头滤波器24。这样就能用各自按照片速率工作的四个12-抽头滤波器24代替图1的48-抽头滤波器。每个滤波器24包括一个12位寄存器16和一个求和装置28。由于在任何采样相位下48个抽头中仅有12个包含非零采样，求和装置28仅仅累加12个值，而不是象图1的加法器16那样累加48个值。按照这样的简化，用系数C1，C5，C9，...C45对12个非零值加权，并且相加产生在对应着片周期的第一采样相位期间产生的第一输出值。在每个片周期中，系数C2，C6，C10，...C46被用来产生第二输出值，系数C3，C7，C11，...C47被用来产生第三输出值，而系数C4，C8，C12，...C48被用来产生第四输出值。

具体地说，通过按照四倍片速率钟控的输入多路复用器30传送输入片值，在对应的采样相位中用四个滤波器24依次接收每一个新片。按照四倍片速率对输入多路复用器30和输出多路复用器32的同步钟控，按顺序选择在每个片周期中计算的四个滤波器输出。参见图3，用单个寄存器32代替四个寄存器26进一步简化了图2的数字滤波器。这是因为图2中的每个12位寄存器26包含同样的12个最后片值。这样就能用单个12位寄存器32驱动四个12-抽头滤波器36。如图所示，这样就能省去图2中的输入多路复用器28。然而仍然需要输出多路复用器30。

图3的四个滤波器36各自具有十二个二进制输入，每一个输入可以取是两种状态(+1或-1)之一，这样，总共就有2¹²或4096种状态之一。因而就能用由寄存器32的最后十二个输入位寻址的一个预先计算的表代替各个滤波器36的加权和求和功能。参见图4，所有可能的4096种输入状态的输出值被预先计算并存储在对应的四个ROM38中。按照四倍片速率工作的一个输出多路复用器40依次从四个ROM38中的选定位置按顺序选择一个输出值。一个D-A转换器42将ROM38的数字输出转换成对应的模拟信号。

参见图5，用一个由第一组12位地址线41寻址的四路16，384单元ROM44代替图4的四个4096单元ROM38。按照这种布局，按照4×片速率为一个除以4的电路46钟控来提供第二组二位地址线45就能代替图4的输出多路复用器40。接着，除以4的电路46的两个输出位按顺序采取位图00，01，10，11，将这些位图用做最后两位地址线去选择由ROM44的哪一个4096单元段产生一个输出。已经有人用一种仅仅基于三个连续位值的类似的ROM布局来产生在欧洲GSM蜂窝系统中使用的GMSK调制信号并且已被采纳，它是由L.M.Ericsson的一个瑞士公司从1991年起发售并在该公司制造的GSM蜂窝电话中出售的。

参见图6，一个滤波器48将12个输入位分成六位的两个分组，从而进一步缩小所需存储器件的容量。例如，前一分组的六位对应着最高有效位(MSB)，而后一分组的六位对应着最低有效位(LSB)。每个六位分组对26或64个位置的四个分组之一寻址，它们存储着六个加权位值的和。特别是应该注意到图6，图中没有表示位分组的次序，因为可以将存储在ROM中的值改编成符合输入位被分成位分组的具体方式。这样就能用两个256-单元(即4×64单元)ROM50代替图4滤波器中的四个4096单元ROM38。通过一个8位加8位加法器52按照四倍片速率将两个ROM50的输出所提供的值并行相加。这样，在图6中就是将前6个MSB抽头和后6个LSB抽头预先求和，并通过加法器52将ROM50的输出相加而获得一个12抽头的和。

参见图7，滤波器48的另一个实施例是将图6的两个256-单元ROM50组合成单个512单元ROM52，可以用第一组和第二组地址线的组合去访问。与图6的并行读出不同，被MSB和LSB位的分组寻址的存储在对应的6位MSB和LSB寄存器51中的存储器输出是通过多路复用器按两次连续的读出操作获得的。将MSB和LSB位交替提供给ROM52的第一组地址线。按照这种布局，为了组成每个片周期8个读数，每四分之一位周期需要有两个读数。这是用一个除以8计数器54来实现的，它可以为了按照8倍片速率对ROM52寻址而提供由三个额外地址位构成的第二组地址线。如虚线连接所示，用线53上变化最快的地址位选择多路复用器56的6位输出。多路复用器56的6位输出被交替提供给ROM52的第一组地址线。由线53钟控的一个串行加法器58累加其结果并且提供给D-A转换器42。在图7中应该注意到，无论用MSB还是LSB分组对ROM52寻址，提供给第二组地址线(即排除MSB/LSB选择位)的二位位图都是相同的。

FIR滤波器的系数往往呈现时间反转对称。按照本发明的一方面，利用FIR滤波器响应的时间反转对称的优点，用于存储预先计算的加权和的存储器件的容量可以减少一半。由于时间反转对称，脉冲响应及其用于由图7中的第一分组的位寻址的第一采样相位的对应的存储值与由第二分组的位寻址的第四采样相位是相同的。同样，用于由第一分组的位寻址的第二采样相位的存储值与由第二分组的位寻址的第三采样相位也是相同的。因此，在图7中，如果为采样相位“i”提供MSB位，ROM52的输出与按照反转顺序对采样相位L-i提供LSB位时是相同的，此处的采样相位编号是0，1，2...L(例如是4)。按照本发明的这一方面，图7中的512单元ROM被容量较小的25 6单元ROM替代，由于FIR脉冲响应的时间反转对称，它仅仅存储ROM5 2中存储的值的一半。另外还改变了寻址方式，选择采样相位L-i而不是相位“i”，以便在各个采样相位中提供适当的输出值。

参见图8，按照本发明的数字滤波器按照具有特定速率也就是数字信号的片速率的一串输入位接收代表数字信号的输入采样。按照本发明，将接收的输入位编制成第一位分组和第二位分组，以便利用时间反转对称的FIR响应。从中可以看出，为了利用本发明这一方面的时间反转对称的优点，并不一定要将各位编组成MSB位和LSB位。例如，可以用1，3，5，7，9位构成的第一位分组和12，10，8，6，4，2构成的第二位分组对ROM60的内容寻址。在所述的具体实施例中，第一和第二位分组对应着MSB和LSB位。用一个6位多路复用器56交替选择存储在寄存器55中的各个位分组。选定的六位分组以严格的反转顺序被提供给例如是一个256单元ROM的存储器60的第一组地址线59。与图7的ROM52类似，可以用两组地址线对ROM60寻址：第一组地址线和第二组地址线。然而，为了实现时间反转，需要根据提供给第一组地址线的是第一还是第二分组的位来修改对应着输出采样相位的第二组地址位的位图。

因此，在例举的实施例中是一个模-2加XOR电路的地址修改器电路6 2通过补足按照8倍片速率钟控的由一个除以8计数器64提供的采样相位位来修改两个地址位。计数器64提供的输出位b₀，b₁和b₂被提供给地址修改器电路62。在图8所示的实施例中，如图所示用位b₂对线53执行XOR，修改ROM60的第二组地址线。从图中可以看出，图8所示的地址修改器电路62是一个例子，本发明也可以采用其他此类的地址修改器电路来实现时间反转对称的逻辑。

参见图9，滤波器64代表一个正交滤波器，按照本发明的另一个实施例，它使用图8的一种修改方案来产生正交扩频调制信号。各自由MSB及LSB I-寄存器66和MSB及LSB Q-寄存器68构成的两组输入寄存器串行接收“I”和“Q”位。按照这种布局，分别存储I或Q输入位的6位MSB或LSB寄存器66或68对应着图8的寄存器55。滤波器64以16倍片速率交替选择存储在寄存器66和68中的I和Q位。与图8的滤波器类似，一个除以16电路76为一个4路多路复用器78的选择输入提供输出。因此滤波器输出是通过每一片周期16个读数也就是图8中读出速率的二倍由一个256单元ROM74产生的。地址修改器电路62为读出ROM的内容而提供修改的地址线，这些地址线的布局吸取了配合着图8所述的时间反转对称的优点。

按照这一实施例，滤波器64按照以下次序通过每一片周期16个读数对应着“I”和“Q”输入位交替地计算“I”和“Q”输出：

读出对应着I片数据流的前6个最后位的采样相位1的一个值；

读出对应着I片数据流的后6个最后位的采样相位1的一个值，并且在一个累加器80中累加；输出累加值I1；

读出对应着Q片数据流的前6个最后位的采样相位1的一个值；

读出对应着Q片数据流的后6个最后位的采样相位1的一个值，并且累加；输出累加值Q1；

读出对应着I片数据流的前6个最后位的采样相位2的一个值；

读出对应着I片数据流的后6个最后位的采样相位2的一个值，并且累加；输出累加值I2；

读出对应着Q片数据流的前6个最后位的采样相位2的一个值；

读出对应着Q片数据流的后6个最后位的采样相位2的一个值，并且累加；输出累加值Q2；

读出对应着I片数据流的前6个最后位的采样相位3的一个值；

读出对应着I片数据流的后6个最后位的采样相位3的一个值，并且累加；输出累加值I3；

读出对应着Q片数据流的前6个最后位的采样相位3的一个值；

读出对应着Q片数据流的后6个最后位的采样相位3的一个值，并且累加；输出累加值Q3；

读出对应着I片数据流的前6个最后位的采样相位4的一个值；

读出对应着I片数据流的后6个最后位的采样相位4的一个值，并且累加；输出累加值I4；

读出对应着Q片数据流的前6个最后位的采样相位4的一个值；

读出对应着Q片数据流的后6个最后位的采样相位4的一个值，并且累加；输出累加值Q4。

这样就能用滤波器64按顺序产生I1，Q1，I2，Q2，I3，Q3，I4，Q4的值，可以将它们分成I1，I2，I3，I4由一个“I”D-A转换器(未示出)来转换，并分成Q1，Q2，Q3，Q4由一个“Q”D-A转换器(未示出)来转换。然后进一步平滑“I”和“Q”D-A转换器的输出，在用一个正交调制器(未示出)调制一个信号之前消除4倍片速率和以上的波动。

在图8和9所示的滤波器中可以看出，需要滤波的信号始终包括12个非零片值。而这样就需要考虑在第一位之前和最后已为之后都没有非零位值时传输的开始和结束。在这种情况下，可以在开始传输时首先加载12个零值，表示在输入要传输的第一位+1或-1值之前的一个“上倾斜”阶段中的非传输状态。同样，在“下倾斜”阶段中，可以通过在最后一个非零片或位值之后加载12个零值来结束传输。

图10表示采用三重数字T1-T12的一个数字滤波器79的框图，将三重数字装载在一个输入寄存器81中，用上倾斜和下倾斜阶段实现滤波功能。按照这样的布局，12位输入的内容包括具有+1，0或-1三态的三重值。这样，输入T1-T12就能产生312种不同状态。不需要任何简化就可以用一个具有4×3¹²单元的用于存储四个采样相位的输出值的组合的存储器件82实施这种数字滤波器79。即使将三重输入分成两组6个三重数字也能产生3⁶或729种状态，所需的存储器件比用来存储图6滤波器的64个值的存储器件的容量大10倍以上。

参见图11，用一个滤波器91实现图10的滤波器，用存储在两个独立寄存器83和85中的两个二进制输入位串代表各12个三重值。一个二进制位表示是否要发送一个信息位。例如，二进制状态“1”表示应该发送一个信息位，而二进制位状态“0”表示不发送信息。另一位表示要发送的信息位的符号或极性也就是+1或-1。如果每一个三重数字使用两位，6个三重数字的地址线数量就是12，而存储器件的容量就会从64增加到4096，如图11中的ROM84所示。

为了用简化的数字滤波器提供上倾斜和下倾斜的调制信号，本发明的另一方面考虑到在上倾斜和下倾斜阶段中并不会遇到三重数字的所有组合。以下的表1中表示了可能用于寻址的那些组合。

表1

一	二	三	四	五	六
一	二	三	四	五	六		+/-1	+/-1	+/-1	+/-1	+/-1	+/-1	例如表示图8的滤波器可以按无倾斜情况来处理
+/-1	+/-1	+/-1	+/-1	+/-1	0	开始下倾斜，其状态与时间上对称实施的上倾斜开始时相同，状态数是2⁵或32	+/-1	+/-1	+/-1	+/-1	+/-1	+/-1	例如表示图8的滤波器可以按无倾斜情况来处理
+/-1	+/-1	+/-1	+/-1	+/-1	0	开始下倾斜，其状态与时间上对称实施的上倾斜开始时相同，状态数是2⁵或32	+/-1	+/-1	+/-1	+/-1	0	0	状态数是2⁴或16
+/-1	+/-1	+/-1	0	0	0	状态数是2³或8	+/-1	+/-1	+/-1	+/-1	0	0	状态数是2⁴或16
+/-1	+/-1	+/-1	0	0	0	状态数是2³或8	+/-1	+/-1	0	0	0	0	状态数是2²或4
+/-1	0	0	0	0	0	状态数是2¹或2	+/-1	+/-1	0	0	0	0	状态数是2²或4
+/-1	0	0	0	0	0	状态数是2¹或2	0	0	0	0	0	0	结束下倾斜，不需要状态
0	0	0	0	0	+/-1	开始上倾斜，其状态与时间上对称实施的下倾斜开始时相同，状态数是2⁵或32	0	0	0	0	0	0	结束下倾斜，不需要状态
0	0	0	0	0	+/-1	开始上倾斜，其状态与时间上对称实施的下倾斜开始时相同，状态数是2⁵或32	0	0	0	0	+/-1	+/-1	状态数是2⁴或16
0	0	0	+/-1	+/-1	+/-1	状态数是2³或8	0	0	0	0	+/-1	+/-1	状态数是2⁴或16
0	0	0	+/-1	+/-1	+/-1	状态数是2³或8	0	0	+/-1	+/-1	+/-1	+/-1	状态数是2⁴或16
0	+/-1	+/-1	+/-1	+/-1	+/-1	结束上倾斜，状态数是2¹或2	0	0	+/-1	+/-1	+/-1	+/-1	状态数是2⁴或16

其结果是，对每一个采样阶段，为支持上倾斜(或者是采取时间对称方式的下倾斜)状态所需的值的总数是62(也就是32+16+8+4+2)。同样，为支持下倾斜(或者是采取时间对称方式的上倾斜)还需要另外62(也就是32+16+8+4+2)个值。除了以上组合的124种上倾斜和下倾斜值以外，所有零状态还需要一个额外值。这样，用来容纳四个采样阶段的上倾斜和下倾斜值的存储位置总数就等于125×4＝500个位置。这样就能通过将上文配合着图8或9所述的表值的数量从256增加到256+500＝756个位置来实现开始和结束传输的上、下倾斜。

参见图12，同时用四个6-5线缩减逻辑电路86来处理三个三重数字来压缩不会出现的组合。如以下的表2中所示，在上、下倾斜中仅有三种连续的三重数字组合：

表2

d1	d2	d3	d(i)是非零二进制值	8个组合
d1	d2	d3	d(i)是非零二进制值	8个组合	d2	d3	0	开始下倾斜	4个组合
d3	0	0	继续下倾斜	2个组合	d2	d3	0	开始下倾斜	4个组合
d3	0	0	继续下倾斜	2个组合	0	0	0	结束下倾斜	1个值
0	0	d1	开始上倾斜	2个组合	0	0	0	结束下倾斜	1个值
0	0	d1	开始上倾斜	2个组合	0	d1	d2	继续上倾斜	4个组合
				----------------	0	d1	d2	继续上倾斜	4个组合
				----------------					总共21
				----------------					总共21

可以用5位线寻址总共21个需要的值。也就是用一个6-5线转换器检测每两位的三个三重数字的可能组合，并且在0-20的范围内将它们映射成唯一的5位地址。这样就能用两个5位地址分别对两个1024(即2¹⁰)单元ROM8 8寻址，如图12所示。按照另外一种布局，根据两个5位地址各自仅有从0到20的范围这一事实就可以进一步缩小ROM容量。因此，每个ROM88的容量例如可以是一个441单元ROM，具体应用的存储器可以存储2¹²＝441个值。

图13表示用12-8线逻辑电路90将每两位的6个三重数字缩减到限定了189种(也就是每一个采样阶段125+64或756/4种组合)可能组合的8位地址。由限定多至256个值的8条地址线分别对两个ROM96寻址。然而，由于仅仅使用了地址为0到188的那些位置，为了节省芯片面积，ROM9 6中从189到256的其余位置可以删除。由于在四个采样阶段中各自只需要189个位置，也可以使用单个756单元专用存储器件。用限定四个采样阶段之一的两条地址线对这种专用存储器件寻址，有效地限定要访问四组189个位置中的哪一个存储表值。

在另一个实施例中，用一个抽象的4096单元容量的ROM(未示出)就能免于使用地址空间压缩逻辑。按照这一实施例，为一个4096压缩RON提供对应着6个三重数字的六条2位线，但是删去从不会被寻址的那些位置，只留下756个位置。这样，按照本实施例，可以用三重寄存器输出寻址的存储器件所存储的值的数量就会比三重寄存器输出所需的所有可能组合的值的总数要少。这样就能用一个电子存储器提供一个只读存储器或查询表，其构造可以存储许多量值，其数量是2的幂。对电子存储器寻址的位线的数量所代表的状态数量等于二的幂，其中在存储器的构造中省去上述地址线在具体的应用中已知不会出现的那些状态所对应的存储单元。

进而，由于时间反转对称，图13的两个ROM96可以组合成由前六个三重数字然后是反转的后六个三重数字交替寻址的一个ROM(未示出)，从而提取两个值，随后类似于图8的布局在一个累加器(未示出)中相加。如果选用数字反转的第二六个三重数字对ROM寻址，就必须象以前一样选择相位L-I而不是相位I实施两个相位的线。在采用OQPSK或QPSK调制时，还可以用类似于图9的布局来获得对应着12个I片的值和对应着12个Q片的值。

以上解释了如何用一个756值的存储器查询表来构筑一个比较复杂的48抽头FIR滤波器，其脉冲响应持续时间是12个QPSK符号，重叠采样系数是四，连同实现平滑地开始和停止传输的上倾斜和下倾斜。本发明是按照IS-95 CDMA蜂窝标准的参数来解释的，但是，本领域的技术人员显然还可以将其改做它用，无需脱离权利要求书所限定的本发明的原理和范围。

Claims

1.一种产生扩频调制信号的方法包括：

接收代表作为以指定速率的连续位的数字信号的许多输入采样；

将连续的位编组成至少第一分组位和第二分组位；

将选定的一个第一分组位和第二分组位之一交替施加在存储器件的第一组地址线上，其存储值对应着数字信号的滤波器响应，其中存储器件由第一组地址线和第二组不同的地址线的组合来寻址，以访问选定的存储值之一；并且

根据提供给第一组地址线的是第一分组位还是第二分组位来修改施加给第二组地址线的位图。

2.按照权利要求1的方法，其中所述调制信号是按照每个符号周期多于一个采样的输出采样速率产生的，并且其中所述每个符号周期多于一个的采样与第二组地址线的对应位图相关。

3.按照权利要求2的方法，其中滤波器响应对应于对输入采样的FIR响应。

4.按照权利要求3的方法，其中滤波器响应呈现时间反转对称。

5.按照权利要求1的方法，其中输入采样包括包含同相和正交采样的正交输入采样。

6.一种用于产生扩频调制波形的数字滤波器包括：

一个输入寄存器，它存储代表特定位速率的输入信号的许多连续位，其中将所述的连续位编组成至少第一分组位和第二分组位；

一个存储器件，可以通过第一组地址线和第二组地址线寻址来访问一个选定的存储位置，其中所述存储器件存储对应着对输入信号的滤波器响应的值；

一个多路复用器，在第一分组位和第二分组位之间进行选择，为第一组地址线交替地提供选定的第一分组位和第二分组位之一；

一个计数器，它以比特定的位速率高数倍的时钟速率产生计数器输出；以及

一个地址修改电路，用来修改计数器输出以产生第二组地址线，其中根据提供给第一组地址线的是第一还是第二分组位来修改第二组地址线。

7.按照权利要求6的数字滤波器，其中进一步包括一个求和装置，将对应着交替选择的第一和第二分组位的存储器件输出加在一起产生一个总和输出。

8.按照权利要求6的数字滤波器，其中滤波器响应对应于对输入采样的FI R响应。

9.按照权利要求8的数字滤波器，其中滤波器响应呈现时间反转对称。

10.按照权利要求6的方法，其中输入信号包括包含同相和正交分量的正交输入信号。

11.一种用于对数字输入信号滤波并且提供用来平滑传输的起始和结束的上倾斜和下倾斜的改进的信号发生器，它包括：

一个三重寄存器，用于存储连续数目的第一和第二组二进制位，所述二进制位对应代表输入采样的三重输入信号，在要发送一个输入采样时，所述的第一组二进制位具有第一二进制状态，而在不要发送一个输入采样时则具有第二二进制状态，以及所述第二组二进制位具有对应着要发送的一个输入采样的极性的二进制状态；

一个存储器件，其存储对应着对输入信号的滤波器响应的值；以及

线缩减逻辑电路，耦合在所述三重寄存器上，所述线缩减逻辑限制三重寄存器输出的可能的组合数目，以提供减少的用于寻址存储器件的地址线。

12.按照权利要求11的改进的信号发生器，其中滤波器响应对应于对输入采样的FIR响应。

13.按照权利要求12的改进的信号发生器，其中FIR响应呈现时间反转对称。

14.按照权利要求11的改进的信号发生器，其中输入采样包括包含同相和正交采样的正交输入采样。

15.一种用于对数字输入信号滤波并且提供用来平滑传输的起始和结束的上倾斜和下倾斜的改进的信号发生器，它包括：

一个三重寄存器，它存储连续数目的第一和第二组二进制位，所述二进制位对应着代表输入采样的三重输入信号，在要发送一个输入采样时，所述的第一组二进制位具有第一二进制状态，而在不要发送一个输入采样时则具有第二二进制状态，以及所述第二组二进制位具有对应着要发送的一个输入采样的极性的二进制状态；

一个存储器件，其存储对应着对输入信号的滤波器响应的值，其中所述存储器件用三重寄存器输出来寻址，并且其存储值的数量比对应着三重寄存器输出的所有可能组合的数量要少。

16.按照权利要求15的改进的信号发生器，其中滤波器响应对应于对输入采样的FIR响应。

17.按照权利要求16的改进的信号发生器，其中FIR响应呈现时间反转对称。

18.按照权利要求15的改进的信号发生器，其中输入采样包括包含同相和正交采样的正交输入采样。

19.按照权利要求15的改进的信号发生器，其中所述存储器件是一个电子存储器，对应着在所述信号发生器的工作中不会出现的三重寄存器状态的那些存储位置被从电子存储器省去以便缩减存储器件的容量。

20.一种缩减容量的只读存储器或查询表，它包括一个电子存储器，其标称能够被配置为存储一数量的量，所述数量是2的幂，所述存储器通过一个数量的位线来寻址，该数量代表等于所述二的幂的状态数，其中所述储器被配置成省去对应于在已知应用中不会出现的上述地址位线的状态的存储单元。