CN1310456C - 通信系统方法和装置 - Google Patents

Abstract

提供了通信系统中用于信号的有效处理的方法和装置。用于传输信号的处理包括以编码速率1/R对数据块进行编码。编码为数据块中的每个数据比特产生R个数据码元。一个RAM(299，600)块被分割成多个RAM块，以允许同时读取来自多个RAM块的数据码元，从而同时产生同相和正交相位的数据码元。至少两个扰频器(306和307)用于同时对同相和正交相位的数据码元进行扰频。扰频器前的Walsh覆盖/加法块(700)为来自通信系统的组合传输提供有效的信号Walsh覆盖与相加。

Description

通信系统方法和装置

技术领域

本发明涉及通信领域。本发明尤其涉及码分多址通信系统中用于快速处理发送信号的新颖、改良的方法和装置。

背景技术

用于传输的信号的有效处理是在诸如码分多址(CDMA)通信系统的通信系统性能增强后的探寻之一。几种诸如此类的CDMA通信系统是众所周知的。系统之一是根据TIA/EIA-95标准运行的CDMA通信系统，该标准通常被认为是IS-95标准，通过引用包括在此。IS-95标准提供诸如前向信道这类传输信道结构的描述和运行要求。前向信道定向为自基站到一个或更多移动站。通常，按照IS-95标准的前向信道的结构要求使用二进制相移键控(BPSK)数据调制和二进制伪噪声(PN)扩展。

数据比特在数据编码后通过BPSK调制器被调制，而二进制PN扩展/调制器通过一次输入一个码元扩展经BPSK调制的数据码元。这样的二进制PN扩展包含两条用于同相和正交相位调制的通路。每条通路的结果通过载波调制。在对来自每条通路的经载波调制的信号进行相加后，相加结果放大用于自天线系统的传输。IS-95前向信道结构的特殊要求在IS-95标准的第7部分进行了描述。

按照TIA/EIA/IS-2000标准确定和运行的通信系统，根据通常被认为是IS-2000标准，通过引用包括在此，也包括一个前向信道结构。IS-2000前向信道结构在标准的第3部分进行了描述。IS-2000系统与IS-95系统向后兼容。在前向信道上，除了因IS-95的兼容性对BPSK调制的要求，IS-2000系统还要求对数据码元进行QPSK预扩展。为了进行QPSK扩展/调制，调制器的输入部分同时要求两个数据码元，即同相和正交相位数据码元。

在此类系统中，需要有效的信号处理来节省处理时间并减少成本。此外，为有效处理用于传输CDMA通信系统中前向信道信号的发射机中的数据码元提供方法和装置具有更大的优势。

                           发明内容

本发明的目的在于提供一种便于通信系统中信号的有效处理的方法，所述方法包括：以编码速率1/R对数据块进行编码，其中所述的编码为所述数据块中的每个数据比特产生R个数据码元，从而产生了R个数据块；把一个RAM块分成多个RAM块，所述多个RAM块的每个块进一步被分成至少两个RAM子块；把所述R个数据块的数据码元写入所述多个RAM块，其中所述的写入根据预定的交织函数进行，其中经由所述的写入步骤，所述至少两个RAM子块之一存储同相数据码元，而另一个存储正交相位数据码元。

当前所揭示的方法和装置针对通信系统中信号的有效处理。同相和正交相位数据码元在编码过程后产生以便于信号的有效处理。分割RAM结构有助于同相和正交相位数据码元的同时产生。至少使用两个扰频器同时接收并对同相和正交相位数据码元扰频。Walsh覆盖/加法块为来自通信系统的组合传输的提供有效的信号Walsh覆盖与相加。

                           附图说明

从下面结合附图提出的详细描述中，本发明的特征、目的和优点将变得更为明显。在整个附图中，相同的标号表示相应的部件，其中：

图1说明了通信系统发射机中各种处理块；

图2说明了通信系统的发射机中用于交织操作的经分割的RAM结构；

图3说明了包含至少两个扰频器的通信系统发射机中的各种处理块；

图4说明了通信系统的通用框图；

图5说明了发射机的Walsh覆盖、相加、PN扩展和载波调制块；

图6说明了通信系统的发射机中用于几条信道的交织操作的经分割的RAM结构；以及

图7说明了发射机中对几条信道进行的扰频、Walsh覆盖和加法块。

                         具体实施方式

描述了通信系统中用于有效的信号处理的新颖、改良的方法和装置。在此描述的示例性实施例是在数字蜂窝式电话系统的情况下阐述的。虽然利用这种情况是非常有利的，然而不同的实施例可被结合在不同的环境或配置下。一般而言，在此描述的不同系统可以形成利用软件控制的处理器、集成电路、或是离散逻辑。贯穿整个应用涉及到的数据、指令、命令、信息、信号、码元以及码片可以方便地由电压、电流、电磁波、磁场或粒子、光场或粒子，或是他们的合成来表示。此外，每个框图中所说明的块可以表示硬件或方法步骤。

参看图1，它示出前向信道结构100的简化框图。前向信道结构100可以用在按照IS-2000运行的CDMA系统中。信道数据比特被输入信道编码器101以产生经编码的信道数据码元。信道编码器101的功能可能包括添加帧质量位，以及进行卷积和/或turbo编码。信道编码器101把信道经编码的码元传递给用于交织操作的交织块102。经交织的数据码元被输入长码扰频/调制器块103中，其中每条信道中的数据码元都用一个长码掩码进行扰频。诸如功率控制码元击穿这样的其他功能也可能在长码扰频/调制器块103中发生。多路分解器104对长码扰频/调制器块103的输出进行多路分解以产生用于QPSK PN扩展的数据码元。由于使用了QPSK PN扩展，因此每个时钟周期内有两个数据码元同时从多路分解器104中被输出。QPSK扩展块105为随后来自天线系统(未示出)的放大和传输对输入数据码元进行调制和扩展。

QPSK扩展块105每个时钟周期内在其输入端对至少两个数据码元进行操作。交织器102和长码扰频/调制器块103每个时钟周期输出一个数据码元。结果，多路分解器104可能需要累积数据码元，以便在每个时钟周期内输出两个数据码元。如此，在QPSK扩展块105的输入端产生了处理“瓶颈”，这导致用于传输的前向信道信号的低效率的处理。

参看图2，通信系统中用于传输的数据块201以编码速率1/R被编码。编码由所描述的信道编码器101进行。编码速率可以是1/2，1/4，或是任何其他编码速率。编码后，为每个经编码的数据比特产生R个数据码元。结果，产生了R个数据块。在以速率1/2编码的情况下，编码器的输出端产生两个数据块。信道结构也会包括诸如分组交织器102的分组交织器。然后，分组交织器接收两个数据块，并且在以速率1/4编码的情况下，则为四个数据块。分组交织器102输入每个数据块，按照交织函数，在把数据写入RAM块时，重排数据块中数据码元的存储单元，并从RAM块输出经重排的数据块。

为了有效地处理分组交织器102中的数据码元，RAM块可被分成两个RAM块202和203。接收到的数据块的数据码元被写入RAM块202和203中。写入数据码元的顺序以及它们在RAM块202和203中相应的存储单元将取决于预定的交织函数。可以在IS-2000或IS-95标准中找到示例性的交织函数。为了输出经交织的数据码元，来自每个数据块的数据码元顺序地被读取。顺序读取从两个RAM块202和203的第一个RAM块开始。顺序读取持续到两个RAM块202和203的第二个RAM块。顺序读取在两个RAM块202和203的第二个RAM块处结束。第一和第二RAM块可以分别是RAM块202和203。

对分别与第一和第二数据帧相关的第一和第二数据块可以同时执行读取和写入操作。写入操作与第一数据帧相关而读取操作与第二数据帧相关。对于来自通信系统的传输，第二数据帧在第一数据帧之前。读取和写入操作分别在两组RAM块中同时发生。每组包括两个RAM块。第一组298包括RAM块202和203，而第二组297包括RAM块204和205。第二组中的数据码元先于第一组中的数据码元被写入。通过保留两个组，写入和读取操作可以在第一组和第二组之间交换。如此，同时的写入和读取操作就可以一直进行。

诸如任一RAM块202-05这样的每个RAM块可被分割成包括至少一对RAM子块。RAM子块被表示为用于RAM块202的子块212-13、用于RAM块203的子块214-15、用于RAM块204的子块216-17、以及用于RAM块205的子块218-19。每对中RAM子块之一存储同相数据码元，而另一个则存储正交相位数据码元。同相和正交相位数据码元被存储在相应的子块中。每个数据码元的单元由交织函数确定。数据码元的顺序读取可能包括同时读取RAM子块。因此，在每个读取步骤，每个时钟周期内同时产生一个同相数据码元和一个正交相位数据码元。例如，参看RAM块204，读取操作允许在每个RAM存储单元处既从子块216又从子块217中读取数据比特。由于同相和正交相位数据码元被存储在相应的子块216和217中，因此同相和正交相位数据码元同时被读取和产生。

在一个时钟周期内同时产生同相数据码元和正交相位数据码元对于QPSK扩展器是有利并有效的，该扩展器要求在其输入端有一个同相数据码元和一个正交相位数据码元，并且位于通信系统发射机中的一系列信号处理块中。当为QPSK扩展器一次处理两个数据码元时，所述的处理“瓶颈”就不会产生。因此，发射机中更有效地进行了对信号的信号处理。

参看图3，它示出用于处理信号的发射机300的示例性框图。发射机300适用于发送CDMA信号，诸如前向信道CDMA信号。发射机300包括用于对信道数据进行编码的信道编码器301。这种用于不同信道的编码器的实例在IS-2000标准以及其他诸如WCDMA标准的类似标准中进行了阐述。信道编码器301可以执行卷积编码、turbo码元相加、以及循环。输入数据比特被编码以产生经编码的数据码元。术语数据比特和数据码元在某些方面是可以互换的。一个取决于调制和编码方案的数据码元可以由几个数据比特来表示。取决于编码速率的编码器301为每个输入数据比特产生多个数据码元。几个编码速率是可行的。例如，编码速率1/2，1/4，1/3和1/6在按照IS-2000标准运行的系统中都是可行的。在以编码速率1/2编码的情况下，为每个输入数据比特产生两个数据码元；而在以编码速率1/4编码的情况下，则产生四个数据码元。如此，当诸如数据块201的数据块输入编码器301时，对于以编码速率1/2的编码产生两个数据块，而在以编码速率1/4编码的情况下则产生四个数据块。

经编码的数据码元通过用于进行数据分组交织的分组交织器302。交织器的基本操作在本领域中是众所周知的。输入到交织器302的数据码元根据交织器函数被重排。经交织的数据码元被输出。对于发射机300内一系列信号处理块中的QPSK扩展器310来说，在一个时钟周期内在交织器302的输出端同时产生一个同相数据码元和一个正交相位数据码元是有利且有效的。当多个数据码元同时被处理时，例如用于QPSK扩展器的同相数据码元和正交相位数据码元，处理“瓶颈”就不会产生。为RAM块202-03和/或204-05描述的处理可用于同时产生同相和正交相位数据码元。如此，交织器302就包括了类似的RAM结构。

在QPSK扩展前，经编码的数据码元可能需要根据分配给每条信道和/或信道用户的长码进行扰频。长码扰频器的操作是众所周知的并在作为示例的IS-2000标准中进行了描述。数据码元的长码扰频涉及长码的生成。长码生成器303对执行长码生成可能是必要的。由于分组交织器302同时产生一个同相数据码元和一个正交相位数据码元，因此长码生成器303同时提供两个长码比特流304和305。长码流304可被用于在I-扰频器306中对同相数据码元进行扰频，而长码流305可被用于在Q-扰频器307中对正交相位数据码元进行扰频。同相和正交相位数据码元被传送到相应的I-扰频器306和Q-扰频器307中用于数据扰频操作，以便分别产生经扰频的同相和正交相位数据码元311和312。

I和Q扰频操作之间的差异在于用于扰频操作的长码流。长码流304和305由长码生成器303在不同的接头输出端产生。I掩码和Q掩码可分别被用于产生长码流304和305。根据所使用的掩码，长码流305可能比长码流304在前一个固定或可变数量的编码。例如，长码流304可能比长码流305在前64个编码码元。长码生成器303内部地产生包含编码码元流的长码。编码码元流在例如相隔64个码元的两个不同点处被抽头以提供长码流304和305。同相数据码元经由长码流304在I-扰频器306中被扰频，而正交相位数据码元经由长码流305在Q-扰频器307中被扰频。经扰频的同相和正交相位数据码元311和312同时被产生。经扰频的同相和正交相位数据码元同时被传递到用于按照QPSK扩展方案进行扩展的QPSK扩展器310。如此便有效地处理了发射机300中用于传输的信号。

扩展器310中的操作包括QPSK扩展前的Walsh覆盖操作。每个用户或信道具有其唯一的Walsh覆盖。Walsh覆盖操作是众所周知的，并且在IS-2000标准中已经描述了一个或多个实例。QPSK扩展之后，产生的信号通过载波调制以产生用于来自通信系统的发送的扩频信号313。

此外，当交织器块302中一个帧的数据码元正在被读取而另一个帧的数据正在被写入时，发送信号的处理效率得到改进。为了便于一个数据帧的数据码元的写入以及另一个数据帧的数据码元的读取，分组交织器302可包括图2所示的RAM块299。RAM块299可以被分成两组RAM块297和298。每个组包括两个RAM块。在RAM组298的情况下，RAM块202和203被示出；而在RAM组297的情况下，RAM块204和205被示出。RAM块202-05可以被视作较大RAM块299的部分。为了写入第一数据帧的数据码元，数据码元被写入两组RAM块297和298的第一组中。写入可以按照预定的交织函数来进行。为了读取第二数据帧的数据码元，数据码元从两组RAM块297和298的第二组中被顺序读取。第一组在一些时期内可以是组298而在另一些时期内则可以是组297。同样地，第二组在一个时期可以是组297而在另一个时期则可以是组298。如此，当数据被写入一个组时，该数据正从另一个组中被读取。

读取操作在每个RAM存储单元被顺序执行。例如在RAM组297中，顺序读取从两个RAM块204和205的第一个RAM块开始，例如两个RAM块204和205终端RAM块204，并且持续到第二个RAM块，例如两个RAM块204和205终端RAM块205。顺序读取在RAM组297的两个RAM块204和205的第二个RAM块205处结束。在RAM块299中，每个RAM块被分成至少两个用于存储同相数据码元和正交相位数据码元的RAM子块。每个读取步骤，两个数据码元被读取，一个是同相的而另一个是正交相位的。在每个顺序读取步骤，两个RAM子块同时被读取以同时产生同相数据码元和正交相位数据码元。同相数据码元和正交相位数据码元同时分别被输入到I-扰频器306和Q-扰频器307中，这改进了发送信号的处理效率。

RAM结构299包括用于把数据码元写入RAM块的两组297和298的第一组中的写指针，为了简洁未示出。在RAM结构的情况下的写指针的运行是本领域众所周知的。写指针可以按照用分组交织器302中使用的预定的交织函数被编程而写入输入数据码元。此外RAM结构299可以包括用于顺序读取数据比特的读指针。若读取操作，例如，为组297发生，则读指针在RAM块204处顺序地开始读取，并持续到RAM块205。读指针在RAM块205处结束读取数据码元。组297和298中两个RAM块中的每个RAM块包括至少两个RAM子块。通过写指针，两个RAM子块之一存储同相数据码元而另一个则存储正交相位数据码元。通过读指针，两个RAM子块在每次顺序读取时被同时读取，以便同时产生同相数据码元和正交相位数据码元。

参看图4，它示出示例性通信系统400的框图。通信系统400可以包括连接到基于地面的网络401的基站410。基于地面的网络401为通信系统400的用户提供诸如基于地面的电话连接和数据网络连接这样的基于地面的连接。基站410也可被连接到其他基站(为了简洁未被示出)。通信系统400的无线用户可以是许多移动站，譬如移动站451-53。尽管仅示出三个移动站，然而通信系统中取决于系统容量的任何数量的移动站都是可能的。移动站为接收和发送诸如话音信息和数据信息这类的信息而保持与基站410的通信链路。基站410与每个移动站之间的通信链路可包括自基站到移动站的前向链路，以及自每个移动站到基站的反向链路。反向和前向链路的不同配置在IS-95、IS-2000和W-CDMA标准中已有描述。基站410结合发射机300来发送前向链路信号。

在前向链路上，信道数据比特被传送到信道编码器301上。信道数据可以由基于地面的网络401或其他可能的信源产生。到不止一个目标用户的信道数据可以被产生并传送到信道编码器301上。经编码的数据码元被传送到按照交织函数为每条信道交织数据码元的分组交织器302上。由于信道编码器301可以为不止一条信道进行编码信道数据比特，因此分组交织器302可以接收与前向链路通信上的一条或多条信道相关的经编码的数据码元。经交织的数据码元通过所揭示的长码扰频操作。每条信道被分配一个长码。每条信道的经交织的数据码元通过前向链路通信上相关的长码扰频操作。每条信道的经长扰频的数据码元被传输到QPSK扩展310以形成组合前向链路信号。特别地，各种所揭示的实施例的有利方面在前向链路的应用中更为显而易见。如此，当几条前向链路信道在前向链路信号中被组合时，分组交织器302可以按照各种所揭示的实施例被配置来有效地处理前向链路方向中的信号。

参看图5，它示出QPSK扩展器310的框图。所示的QPSK扩展器310的操作包括Walsh覆盖操作、用于相加每个前向链路信号的加法操作、复数乘法操作、基带滤波操作以及载波调制操作，用以产生用于从基站410到有效区域内的移动站的放大和传输的信号313。QPSK扩展器310可包括多种配置中或多或少的操作。一般为正向链路方向中的每条信道分配一个Walsh码。在长码扰频后，产生的I和Q信号通过Walsh覆盖操作。Walsh覆盖块510中示出信道的Walsh覆盖操作。块510中的Walsh覆盖操作包括用指定的Walsh函数与输入的I和Q信号311和312相乘以产生经Walsh覆盖的I和Q信号506和507。

若有其他信道要在前向链路上被组合，则其他信道的I和Q信号541和542在由相应的Walsh码进行了Walsh覆盖后，像在Walsh覆盖块510中的Walsh覆盖操作一样成为加法块543和544的输入。在Walsh覆盖操作之前，I信号541和Q信号542通过编码和分组交织操作，以及与为I信号311和Q信号312示出的长码扰频操作类似的长码扰频操作。在Walsh覆盖操作之后，I信号506和Q信号541在加法块543中被相加，而Q信号507和Q信号542在加法块544中被相加。结果为组合的I信号545和组合的Q信号546。

QPSK扩展器310中的下一个操作包括经由PNI序列547和PNQ序列548的复数乘法器操作570。PNI序列和PNQ序列547和548为I和Q信道的PN序列。组合的I和Q信号545和546与PNI及PNQ序列547和548复数相乘。复数乘法器操作570包括扩展信号545和546以产生I和Q信号571和572。基带滤波器573和574可被用来对I和Q信号571和572进行滤波。为了在滤波后对I和Q信号571和572进行载波调制，乘法器575和576被使用。产生的信号在组合器577中被组合以产生组合信号313。信号313被放大来从基站410的一根或多根天线中发送。

参看图6，为了提供与在前向链路信号上被组合的一条或多条前向信道相关的有效的交织操作，RAM结构600被分成多个RAM块，譬如RAM块601-03。尽管仅示出三个经分割的块，但是其他数量的经分割的RAM块也是可能的。每个RAM块601-03被分成两组RAM块。例如，RAM块601被分成两组RAM块610和611，同样对于RAM块602来说则为组620和621，以及对于RAM块603为组630和631。此外，每组包含两个RAM块，例如组610包含RAM块612和613，而组611包含RAM块614和615。

每个RAM块601、602和603都与前向链路中的一条信道相关联。多个RAM块601-03中的每个都带有与信道相关的数据。为了存储数据，数据码元被写入两组RAM块中的第一组。在RAM块601的情况下，第一组在一些时期可能是组610，而在另一些时期是组611。数据的写入是根据预定的交织函数进行的。为了读取多个RAM块601-03的每一块中的数据，读指针从两组RAM块中的第二组开始顺序地读取数据码元。在RAM块601的情况下，第二组在一些时期可以是组610，而在另一些时期可以组611。当第一组中发生数据的写入时，数据的读取可以发生在第二组内。在多个RAM块601-03的每一个中写入数据可以同时发生。此外，从多个RAM块601-03的每一个中读取数据也可以同时发生。

多个RAM块601-03的每一个的顺序读取从第二组的第一个RAM块处开始。例如，假定第二组是组611，则数据的顺序读取从RAM块614开始。顺序读取继续到第二组的第二个RAM块，即，按照该例为RAM块615。顺序读取在第二组的第二个RAM块处结束，即，按照实例，为RAM块615。

对于多个RAM块601-03的每一个来说，每组中两个RAM块的每一个都被分成至少两个RAM子块。两个RAM子块之一经由写入过程存储同相数据码元，而另一个则存储正交相位数据码元。RAM子块在每个顺序读取步骤处同时被读取以同时产生同相码元和正交相位码元。如此，当从多个RAM块601-03中读取数据时，同相和正交相位数据码元从每个RAM块中同时产生。因此，与相应于多个RAM块601-03的三条前向信道相关的同相和正交相位数据码元同时被产生。同时产生数据码元提高了发送信号的处理效率。

每组RAM带有一个数据帧的数据比特。例如，由RAM块612和613组成的RAM组610带有用于填充一个数据帧的数据。由于每个RAM块601、602和603都与前向链路中的一条信道相关联，因此每块都为每条信道带有被存储和读取的数据。例如，对于每条信道来说，数据被写入组610，而数据从组611中被读取。同样对于其他RAM块中的其他信道来说，数据被写入到RAM块中的一个组，而数据从同一个RAM块的另一个组中被读取。

每条信道中的每个数据帧都带有固定数量的数据比特。如此可以间隔RAM块601、602和603的读取操作。例如，若读指针691正在从RAM组611中的RAM存储单元中读取数据，则读指针692会指向组621中的另一个RAM存储单元。读指针692一直相对于读指针691的存储单元保持固定的关系。例如，若读指针691指向组611中的第一个RAM存储单元，则读指针692指向组621中的第一个RAM存储单元。读指针691和692之间的固定偏移量等于像RAM块601和602这样的RAM块的大小。由于RAM结构600被分成许多RAM块，譬如RAM块601-03，每个RAM块都带有同样数量的RAM存储单元，因此其他读指针之间的偏移也保持相同。因此，对所有块的读取操作会使用用于诸如读指针691-93这样的读指针的一个读取偏移量。如此，从RAM块601-03读取数据可以通过使为每个RAM块计算读指针单元的处理最小而被简化。

RAM结构600可被分成任意数量的RAM块，每个RAM块都带有相同数量的RAM存储单元。RAM结构600中RAM块的数量可以等于由处理系统中的交织操作的集成电路进行处理的信道数量。为了简洁，尽管相应于相等数量的信道的其他数量的RAM块也是可能的，然而仅示出相应于三条不同信道的三个RAM块601、602和603。

三个读指针691、692和693相应于三条不同信道。为了处理所有三条信道的分组交织，读指针692和693被设为距读指针691的固定增量。结果，控制RAM结构600的操作仅需处理带有多个固定偏移量的一个读指针。这样的简化允许多信道系统中交织操作的有效处理。

再次参看图4，基站410也会发送要被有效区域内的所有移动站接收的导频信道。导频信道的操作是众所周知的，并且已在IS-95、IS-2000以及WCDMA标准中进行了描述。导频信道被发送到移动站以帮助移动站确定传播信道的特性。导频信道信息用于对诸如话务信道、分页信道和其他控制信道等其他信道进行解码。每条前向链路信道的帧周期可以相对于从导频信道PN序列测得的帧周期而错开。这通常被称为帧偏移。帧偏移用来防止前向链路信号中可能的大功率波动。尽管几条前向链路信道可能具有共同的帧偏移，然而其他前向链路信道可以被分配到不同的帧偏移。导频信道PN序列每26.6毫秒被重复一次。前向链路帧偏移从导频信道PN序列430的起始处被测得。对于帧时偏431(帧偏移为“0”)，帧的起始处与导频信道PN序列430的起始处一致。对于帧时偏432(帧偏移为“1”)，帧的起始处距导频信道PN序列430的起始处的时偏为预定的码片数，也许，等于1.25毫秒。对于帧时偏433(帧偏移为“2”)，帧的起始处距导频信道PN序列430的时偏为预定的码片数，也许，等于两倍的1.25毫秒，即2.5毫秒。前向链路的一个帧可以等于20毫秒。因此，可能存在多达16个可能的帧时偏，每个时偏距帧偏移的起始处与另一个帧偏移的起始处一致时的下一立即时偏的距离都等于1.25毫秒。不止一条信道可以使用同样的帧偏移。

RAM块601-03可以与相应的三条不同信道相关。信道可以使用不同的帧偏移，譬如帧偏移431-33。相应于RAM块601-03的信道可以分别具有帧偏移0、1和2。如此，每个数据块中数据的写入就依照帧偏移而被移位。为了说明，参看图6，RAM块601-03以阴影部分表示。阴影部分表示数据可能在特定的时间被写入的RAM存储单元。例如，在RAM块601中，阴影部分占据了RAM 612和613，从RAM 612处起始并且在RAM 613处结束。若与RAM块602相关的信道在时偏“1”中，且时偏“1”在1.25毫秒的时偏处，则RAM块602内阴影部分的起始处被移位一定数量的RAM存储单元，该数量等于可占据1.25毫秒的数据帧的数据码元数量。阴影部分相应地以同样数量从组620被移位到组621。若与RAM块603相关的信道在时偏“2”中且时偏“2”在两倍1.25毫秒(2.5毫秒)的时偏处，则RAM块603内阴影部分的起始处被移位一定数量的RAM存储单元，该数量等于可占据2.5毫秒的数据帧的数据码元数量。

由于读指针691-93保持指向每个RAM块中相同的相应存储单元，因此每条相应信道的数据输出以等于帧时偏的数量及时被移位。这可以通过引用数据帧670-72的时限来说明。帧偏移为“0”的数据帧670可以是从RAM块601中读取的数据帧。帧偏移为“1”的数据帧671可以是从RAM块602中读取的数据帧。值得注意的是，帧的起始处在数量等于1.25毫秒的时偏处。帧偏移为“2”的数据帧672可以是从RAM块603中读取的数据帧。值得注意的是，帧的起始处在数量等于2.5毫秒的时偏处。如此，当数据被写入带有相应的帧偏移的RAM块时，则简化了带有不同帧偏移的数据帧的数据读取。

对于帧偏移为“0”的数据帧670，数据的顺序读取从RAM块614开始，持续到RAM块615，并在RAM块615结束。对于帧偏移为“1”的数据帧671，顺序读取从组621开始，但是许多等于时偏的数据码元或被忽略或被丢弃。数据帧671的顺序读取持续到组620。顺序读取可以在组621中结束。从组621中读取的数据码元的数量等于在组620中被丢弃或忽略的数据码元的数量。对于帧偏移为“2”的数据帧672，顺序读取从组631开始，但是许多等于时偏的数据码元或被忽略或被丢弃。数据帧672的顺序读取持续到组630。顺序读取在组631内结束。从组631中读取的数据码元的数量等于在组630中被丢弃或忽略的数据码元的数量。

对于诸如数据帧201的数据帧的发送，数据帧会在分组交织器302中的交织操作前通过信道编码器301中的编码过程。不同的编码速率是可行的。例如，对于编码速率1/2和1/4，在输入端为每个数据比特分别产生两个和四个数据码元。或BPSK或QPSK扩展跟在交织操作之后。对于BPSK扩展，如其所众所周知的，扩展操作的Q-支路被添加前缀0。IS-95标准描述了BPSK扩展的要求。这也可以是IS-2000标准中所示和所述的无线电配置1和2中的情况。IS-2000标准中提供的无线电配置1和2被作为与IS-95标准向后兼容的部分。IS-2000标准中所述的无线电配置3-9要求QPSK扩展。因此，按照IS-2000标准运行的通信系统可能要求具有BPSK和QPSK扩展。为了得到有效的信号处理，RAM结构600可能需要具有处理与BPSK和QPSK扩展的接口的容量。

RAM结构600中每个RAM块的大小被设为8行RAM。前4行分配给第一组，而后4行分配给第二组。从为了发送信号的有效处理所提供的描述中，数据被写入第一组，而数据从第二组中被读取。例如，RAM块601被分成行681-688。前4行681-684形成第一组610，而后4行685-688形成第二组611。每行都足够长以带有被包括在一个数据帧201中的数据比特。每行可被设为带有192个数据码元。每行可以被视作一个子块。每行或带有同相数据码元或带有正交相位数据码元。

对于跟在交织器操作后的BPSK扩展，分配到带有保留正交相位数据码元的行被全部都等于0的数据码元填满。如此，当数据码元为BPSK扩展而被读取时，所有带有全零值的正交相位数据码元被用于对BPSK扩展作用。例如，子块687可能存储同相数据码元，而子块688则可能带有正交相位数据码元。在BPSK扩展的情况下，存储在子块688中的数据码元可以是全零，或者被存储的数据码元会被忽略并在读取操作中由0替代。按照基于IS-2000标准的无线电配置1和2的前向信道的配置要求结合BPSK扩展以编码速率1/2进行信道编码。在这种情况下，数据帧的数据比特的编码产生等于两个数据帧的数据码元，它们将填充两个子块。例如，若组610被用于写入经交织的数据码元，则需要子块681和683。子块682和684被零填充，或者在读取操作期间忽略被存储的值并用零值替代。

在无线电配置3和5中，结合QPSK扩展的编码速率为1/4。因此，编码器为输入端的一个数据帧产生等于4个数据帧的数据码元。在这种情况下，例如，若组610被用于写入经交织的数据，则需要用子块681-84中所有的RAM存储单元来存储所有经交织的数据。同相数据码元被写入子块681和683，而正交相位数据码元被写入子块682和684。

在无线电配置4中，编码速率为1/2，并且使用了QPSK扩展。在这种情况下，编码器为输入端的每个数据帧产生等于2个数据帧的数据码元。由于每个组包括4行RAM，因此无线电配置4中产生的经编码的数据被写入4行RAM中，而跳过指示某些RAM存储单元。例如，当使用行687和688时，经编码的数据被写入RAM存储单元0、2、4、……、192、192，而跳过RAM存储单元1、3，、…、191。在读取操作期间，RAM存储单元1、3、……、191被忽略。对于QPSK操作，行787和688中的RAM存储单元0、2、4、……、192、192为了相应的同相和正交相位数据码元同时被读取。如此便简化了不同无线电配置的读指针存储单元的计算处理。

它也有利于为Walsh覆盖操作与加法操作提供有效的发送信号处理。每条信道的数据码元通过Walsh覆盖操作以产生经Walsh覆盖的数据码元。Walsh覆盖操作包括用一个Walsh码元与数据码元相乘。一个Walsh码元可以是多个码片，譬如64个码片。因此，为每个数据码元产生64个码片。同相数据码元和正交相位数据码元通过块510中所示的独立的Walsh覆盖操作。不同信道的经Walsh覆盖数据码元被相加，从而形成用于发送包括不止一条前向信道的前向链路信号的经相加的信号。同相和正交相位数据的经Walsh覆盖的码元的加法操作在块543和544中被示出。如此，这有利于提供有效的Walsh覆盖与加法操作。

参看图7，它示出用于产生组合的经Walsh覆盖的信号545和546的处理块700的框图。产生信号545和546的操作是相同的。信号545被表示成I-信号，而信号546被表示成Q-信号。RAM块600为来自RAM组601-03的每条信道同时产生同相和正交相位数据码元。正交相位数据码元在701-03中表示，而同相数据码元在711-13中表示。每个正交相位数据码元701-03都通过长码扰频块751以产生经扰频的正交相位数据码元761-63。每个同相数据码元711-13都通过长码扰频块750以产生经扰频的同相数据码元771-73。码元771和761与第一信道相关联并被分配一个Walsh码W0。码元772和762与第二信道相关联并被分配一个Walsh码W1。

码元773和763与第三信道相关联并被分配一个Walsh码W2。数据码元771-73和761-63被传送到Walsh覆盖/组合块781-86。缓冲器790可以被用来缓冲数据码元，否则，数据码元直接被传送。

Walsh覆盖/组合块781-83接收同相数据码元771-73。在块781中，乘法器791用分配的Walsh码W0与数据码元771相乘。在块782中，乘法器792用分配的Walsh码W1与数据码元772相乘，该Walsh码W1的延迟至少等于从乘法器791执行乘法时开始的一个码片时间。在块783中，乘法器793用分配的Walsh码W2与数据码元773相乘，该Walsh码W2的延迟至少等于从乘法器792执行乘法时开始的一个码片时间。块781中经Walsh覆盖的数据码元比块782中的数据码元早一个码片时间产生，并且比块783中的数据码元早两个码片时间产生。由于块781中经Walsh覆盖的数据码元在块782中经Walsh覆盖的数据码元之前已经就绪，因此它被传送到加法器775与块782中产生的经Walsh覆盖的数据码元同时被相加。

结果被存储在缓冲器778中。这是，缓冲器778带有由块781和782产生的第一数据码元的相加结果。该相加结果在产生块783中的经Walsh覆盖的数据码元之前至少一个码片时间就已就绪。来自缓冲器778的相加结果被传送到加法器776与由乘法器793产生的经Walsh覆盖的数据码元相加。结果被放置在缓冲器779中。这时，缓冲器779带有一个数据码元，它是与数据码元711-13相关的三条信道的第一数据码元的相加结果。来自缓冲器779的相加结果作为信号545的第一码元而被传送。

由于一个数据块可以带有192个数据码元，因此对所有其它的数据码元重复该过程以产生信号545的经Walsh覆盖并相加的数据码元。

例如，当块782处理第一数据码元时，进入块781的第二数据码元被处理。

从而，当块782处理第二数据码元时，块781已经在缓冲器777中产生了第二数据码元并将其传送下去以与块782中产生的第二数据码元相加。同样，当块783处理第二数据码元时，经Walsh覆盖并相加的数据码元已经就绪并已被放置在缓冲器778中，该数据码元将被传递到加法器776与由乘法器793产生的第二经Walsh覆盖的数据码元相加。结果被放置在缓冲器779中以便被用作信号545的第二数据码元。该过程为产生信号545的其它数据码元而被重复。

Walsh覆盖/组合块784-86接收正交相位数据码元701-03。在块784中，乘法器794用分配的Walsh码W0与数据码元761相乘。在块785中，乘法器795用分配的Walsh码W1与数据码元762相乘，该Walsh码W1的延迟至少等于距由乘法器794执行乘法时的一个码片时间。在块786中，乘法器796用分配的Walsh码W2与数据码元763相乘，该Walsh码W2的延迟至少等于距由乘法器795执行乘法时的一个码片时间。块784中经Walsh覆盖的数据码元比块785中的数据码元早一个码片时间产生，且比块786中的数据码元早两个码片时间产生。由于块784中经Walsh覆盖的数据码元在块785中经Walsh覆盖的数据码元之前已经就绪，因此它被传送到加法器765与块785中产生的经Walsh覆盖的数据码元同时被相加。结果被存储在缓冲器768中。这时，缓冲器768带有由块784和785产生的第一经Walsh覆盖的数据码元的相加结果。该相加结果在块786中产生的经Walsh覆盖的数据码元之前至少一个码片时间就已经就绪。来自缓冲器768的相加结果被传送到加法器766与由乘法器796产生的经Walsh覆盖的数据码元相加。结果被放置在缓冲器769中。这时，缓冲器769带有与数据码元701-03相关的三条信道的第一个正交相位的经Walsh覆盖并相加的数据码元的相加结果。来自缓冲器769的相加结果作为信号546的第一数据码元而被传送。由于数据块可以带有192个数据码元，因此对于所有其它数据码元重复该过程以产生信号546的经Walsh覆盖并相加的数据码元。

当块785处理第一数据码元时，块784中数据帧的第二数据码元正被处理。结果，当块785处理第二数据码元时，块784已经在缓冲器767中产生了第二数据码元并将其传送下去以与块785中产生的第二数据码元相加。同样，当块786在处理第二数据码元时，经Walsh覆盖并相加相加数据码元就已经就绪并已被放置在缓冲器768中，该数据码元将被传递到加法器766以与由乘法器796产生的第二经Walsh覆盖的数据码元相加。结果被放置在缓冲器769中以便被用作信号546的第二数据码元。

块700的操作可以由集成数字电路来执行。数字电路的运行的时钟周期的使用是众所周知的。如此，可以在至少两个时钟周期内产生缓冲器779和769处的数据码元。一个时钟周期用于块791-96中的每次乘法，而另一个时钟周期用于加法器774-76和764-66中的每次加法操作。由于大多数数字电路也使用过采样的时钟频率，因此时钟频率可以是Walsh覆盖操作中所用的Walsh码片速率的倍数。被组合的信号数量不限于图7所示的三个信号。为三条信道所描述的过程可以为期望的任意多信道而重复。例如，块700的操作中可以涉及64条信道。

为了提高前向链路上发送信号的处理效率，可以修改块781-86的操作以包括诸如反馈720和721这样的反馈。例如，如果前向链路上有不止三条信道要被组合，则在已经为前向链路信号545和546而组合了所有信道之前，可以为不同的信道重复使用块781-86。当每两个时钟周期在缓冲器779和769处产生一个码片时，与三条信道相关的三个码片被处理。若时钟周期是码片速率的16倍，则为了处理总共24个码片，该过程会被重复八次。由于已示出I-信道的三个块781-83和Q-信道的三个块784-86，因此为与21条附加信道相关的附加的21个码片可以重复在一个码片时间内完成的过程。因此，块784-86可被重新使用来处理一个码片时间内与附加信道相关的数据码元。如此，三个块781-83可以被总共24条信道的Walsh覆盖与相加以便在一个码片时间内产生信号545的码片。反馈720用于在每次运行后将缓冲器779的结果反馈到顶部，以便在加法器774处与新到达的数据码元相加。为了采集缓冲器779处的作为所有24条信道的相加结果的数据码元，反馈过程被重复八次。当添加了附加信道时，RAM 600产生与附加信道相关的数据码元。类似的运行用反馈721执行。反馈721用于在每次运行后将缓冲器769的结果反馈到顶部，以便在加法器764处与新到达的数据码元相加。为了便于该过程，缓冲器722和723被用于采集在一个数据码元被传送到信号扩展器前能构成该数据码元的码片。

上述优选实施例的描述使本领域的技术人员能制造或使用本发明。这些实施例的各种修改对于本领域的技术人员来说是显而易见的，这里定义的一般原理可以被应用于其它实施例中而不使用创造能力。因此，本发明并不限于这里示出的实施例，而要符合与这里揭示的原理和新颖特征一致的最宽泛的范围。

Claims (19)

1.通信系统中的一种方法，其特征在于包括：

以编码速率1/R对数据块进行编码，其中所述的编码为所述数据块中的每个数据比特产生R个数据码元，从而产生了R个数据块；

把一个RAM块分成多个RAM块，所述多个RAM块的每个块进一步被分成至少两个RAM子块；

把所述R个数据块的数据码元写入所述多个RAM块，其中所述的写入根据预定的交织函数进行，

其中经由所述的写入步骤，所述至少两个RAM子块之一存储同相数据码元，而另一个存储正交相位数据码元。

2.如权利要求1所述的方法，其特征在于还包括：

从所述多个RAM块的每个块中顺序读取数据码元。

3.如权利要求2所述的方法，其特征在于，所述顺序读取从所述多个RAM块的第一个RAM块开始。

4.如权利要求3所述的方法，其特征在于，所述顺序读取持续到所述多个RAM块的所述第二个RAM块。

5.如权利要求4所述的方法，其特征在于，所述的顺序读取在所述多个RAM块的所述第二个RAM块处结束。

6.如权利要求4所述的方法，其特征在于，所述顺序读取持续到所述多个RAM块的第三个RAM块。

7.如权利要求6所述的方法，其特征在于，所述顺序读取在所述多个RAM块的所述第三个RAM块处结束。

8.如权利要求2所述的方法，其特征在于，所述R个数据块的第一数据块与第一数据帧相关联，从而所述的写入与所述的第一数据帧相关联，所述R个数据块的第二数据块与第二数据帧相关联，从而所述的读取与所述第二数据帧相关联，所述第二数据帧先于所述第一数据帧以用于来自所述通信系统的发送，且其中所述的读取和写入分别在所述多个RAM块的两组中同时发生，其中一组与所述的写入相关联，而另一组与所述的读取相关联。

9.如权利要求1所述的方法，其特征在于还包括：

从所述多个RAM块的每个块中顺序读取数据码元，其中所述的读取包括同时读取所述至少两个RAM子块，从而同时产生同相和正交相位的数据码元。

10.如权利要求9所述的方法，其特征在于还包括：

对所述同相数据码元进行扰频以产生经扰频的同相数据码元。

11.如权利要求9所述的方法，其特征在于还包括：

对所述正交相位数据码元进行扰频以产生经扰频的正交相位数据码元。

12.如权利要求9所述的方法，其特征在于还包括：

同时对所述同相数据码元和正交相位数据码元进行扰频以产生经扰频的同相数据码元和正交相位数据码元。

13.如权利要求12所述的方法，其特征在于还包括：

对所述经扰频的同相和正交相位数据比特进行Walsh覆盖以产生经Walsh覆盖的同相和正交相位数据比特，其中所述Walsh覆盖根据所述通信系统中分配给一通信信道的Walsh码来进行。

14.如权利要求13所述的方法，其特征在于还包括：

用相应的其它经Walsh覆盖的同相和正交相位数据码元与所述经Walsh覆盖的同相和正交相位数据码元相加，以产生经相加的经Walsh覆盖的同相和正交相位数据码元。

15.如权利要求14所述的方法，其特征在于还包括：

按照QPSK和BPSK扩展方案之一扩展所述经相加的经Walsh覆盖的同相和正交相位数据码元，以便产生用以来自所述通信系统的发送的扩频信号。

16.一种通信系统，其特征在于包括：

信道编码器，用于对一个数据块编码以产生R个数据块；

分组交织器，用于交织所述R个数据块以便同时产生同相经交织的数据码元和正交相位的经交织的数据码元，所述交织包括：

把所述R个数据块写入多个RAM块，每个RAM块分成至少两个RAM子块

以便分别存储同相和正交相位交织的数据码元。

17.如权利要求16所述的通信系统，其特征在于还包括：

长码生成器，带有用于分别对所述同相和正交相位数据码元进行扰频的I-输出和Q-输出；

I-扰频器和Q-扰频器，使用所述的I和Q输出分别对所述的同相和正交相位数据码元同时进行扰频以便同时产生经扰频的同相和正交相位数据码元。

18.如权利要求17所述的通信系统，其特征在于还包括：

QPSK/BPSK扩展器，接收所述经扰频的同相和正交相位数据码元以产生用于来自所述通信系统的发送的扩频信号。

19.如权利要求18所述的通信系统，其特征在于还包括：

Walsh码覆盖块，用于在所述的QPSK/BPSK扩展器之前对所述经扰频的同相和正交相位数据码元进行Walsh覆盖，以便产生用于来自所述通信系统的发送的所述扩频信号。

Images