JPH11275059A - 可変速度伝送方法および可変速度伝送装置 - Google Patents

Abstract

(57)【要約】 【課題】 マルチコード多重のＣＤＭＡ方式では、デー
タレートが高速のとき、パワーアンプが線形性を保つの
が困難になるという課題があった。 【解決手段】 データ信号を拡散符号系列を用いて拡散
変調して送信する可変速度伝送装置であり、データレー
トがシングルコード当たりの最大伝送レートを越える伝
送レートの場合、複数段の陪直交信号発生器のそれぞれ
が、データ信号の符号化データをＷａｌｓｈ関数に極性
を持たせて陪直交信号に変換してＱＰＳＫスプレッダ５
にて拡散変調する可変速度伝送装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＣＤＭＡ方式の
移動通信システムに用いるスペクトル拡散通信装置に関
するもので、特に、安定した高速伝送を行うＣＤＭＡ方
式の可変速度伝送方法およびこの方法に基づく可変速度
伝送装置に関するものである。

【０００２】

【従来の技術】第３世代の移動通信のシステム構築を目
指して活発に研究開発が行われている。次世代システム
では、マルチメディア通信が主流になると考えられるた
め、大容量化および必要最小限の送信電力で、様々なレ
ートのデータをフレキシブルかつ高品質に伝送する機能
が求められる。この次世代移動無線アクセスとして、ス
ペクトル拡散通信を用いた多元接続方式、即ち、ＣＤＭ
Ａ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ
Ａｃｃｅｓｓ、符号分割多元接続）方式が注目されてい
る。

【０００３】直接拡散によるスペクトル拡散通信は、情
報信号に拡散符号を乗積することにより情報信号のスペ
クトルを広帯域に拡散し、情報信号帯域より広い伝送帯
域で情報を伝送する通信であり、秘話性、耐干渉性、耐
フェージング性、多元接続性などの特徴を有している。
多元接続方式とは、複数の移動局が、基地局と同時に通
信する接続方式のことである。スペクトル拡散通信の性
能は、拡散率に依存する。拡散率とは、情報信号に誤り
訂正符号をかけて得られた送信シンボルを、何チップで
拡散するかを表す値であり、換言すれば、拡散符号速度
と送信シンボル速度との比である。例えば、情報伝送速
度が５１２ｋｂｐｓで、誤り訂正符号化後の送信シンボ
ル速度が１０２４ｋｂｐｓとなり、チップ速度が４．０
９６Ｍｃｐｓ（ｃｈｉｐ ｐｅｒ ｓｅｃｏｎｄ）の場
合には、拡散率は４となる。また、チップ速度が４．０
９６Ｍｃｐｓで波形整形フイルタとしてロールオフ率２
２％のルートナイキストフイルタを使用する場合、伝送
帯域は５ＭＨｚ（４．０９６×１．２２）となる。

【０００４】上記したように、スペクトル拡散通信を用
いた多元接続方式はＣＤＭＡと呼ばれている。このＣＤ
ＭＡ方式では、ユーザあるいはチャネル毎に異なる拡散
符号を使用し、拡散符号によりユーザあるいはチャネル
を識別する。

【０００５】ＣＤＭＡ方式は、チャネル容量（同一帯域
でのチャネル数）がＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉ
ｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ、時分割多元接
続）方式など他の多元接続方式よりも優れていること
が、例えば、下記の文献において、ギルハウゼン等によ
り報告されている。文献：”セルラーＣＤＭＡシステム
の容量について：Ｏｎ ｔｈｅ Ｃａｐａｃｉｔｙ ｏ
ｆ ａ Ｃｅｌｌｕｌａｒ ＣＤＭＡ Ｓｙｓｔｅ
ｍ”、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎＶｅ
ｈｉｃｕｌａｒ Ｔｅｃｈｎｏｌｏｇｙ ｖｏｌ．４
０、Ｎｏ２、Ｍａｙ、１９９１。

【０００６】この他にも、ＣＤＭＡ方式は、全ての無線
セル（無線ゾーン）において同一の周波数使用を許容す
るアクセス方式であることから、ＴＤＭＡ方式では困難
であったダイバーシチ・ハンド・オフ（又は、ソフト・
ハンド・オフ）が比較的容易に実現できる利点を有して
いる。さらにＴＤＭＡ方式では劣化原因となるマルチパ
ス信号をＲＡＫＥ受信により分離識別し、逆に効果的に
合成できることから、少ない送信電力で優れた伝送品質
を確保できるという特長も有している。

【０００７】図１７は、従来のコヒーレント・マルチコ
ード・ＤＳ−ＣＤＭＡ（Ｄｉｒｅｃｔ Ｓｅｑｕｅｎｃ
ｅ ＣＤＭＡ）における上りリンク送信系を示すブロッ
ク図である。この上りリンク送信系では、１つのフレー
ムの長さは１０ｍｓであり、ユーザデータとコントロー
ルデータとが時間的に多重化されている。フレーム誤り
を検出するため、１６ビットＣＲＣ（Ｃｙｃｌｉｃ Ｒ
ｅｄｕｎｄａｎｃｙＣｈｅｃｋ）を付加し、８ビットの
テールビット（Ｔａｉｌ ｂｉｔ）を付加し、拡散過程
の一部に組込まれているレート１／３の畳み込み符号化
を行っている。この従来例では、１フレーム毎に誤り検
出処理が完結するので、パケット伝送への適用が可能な
構造になっている。音声以外の高品質データを送信する
場合は、レート１／３の畳み込み符号を内符号とし、外
符号に１シンボルを８ビットとするリードソロモン符号
ＲＳ（３６，３２）を用いる連接符号化を適用してい
る。この場合には、ユーザデータが既に外符号で符号化
されている。

【０００８】図１８は、図１７に示す従来の上りリンク
送信系におけるインタリーブ後の符号化データ（Ｃｏｄ
ｅｄ Ｄａｔａ）に対して同期検波並びにフェージング
推定の為のパイロットシンボルの挿入を示す説明図であ
り、図において、送信データの伝送レート（データレー
ト）が５１２ｋｂｐｓ以下の場合を示す。図１７に示す
ように、ビットインタリーブ後に０．６２５ｍｓ毎のス
ロットに分割し、各スロットに、図１８に示すようにパ
イロットシンボル（Ｐ）、送信電力制御コマンド（ＴＰ
Ｃ）を挿入し、データ変調（ＱＰＳＫ）を行い、２重拡
散コードで拡散変調している。この従来例では、ショー
ト拡散コードとして階層的直交符号を、ロング拡散コー
ドとしてゴールド系列を使用し、拡散変調にはＱＰＳＫ
（下りリンク）、ＱＰＳＫ（上りリンク）を用いてい
る。

【０００９】ところで、従来では、１フレーム内のスロ
ット数は１６であり、１スロットは、０．６２５ｍｓの
時間長を有する。図１９は、シングルコード内のデータ
伝送速度と拡散率との関係を示す説明図である。誤り訂
正符号化、スロット化後のシンボルレートがデータ伝送
速度の２倍で、チップ速度が４．０９６Ｍｃｐｓと仮定
すると、図１９に示すように、例えば、データの伝送速
度が５１２ｋｂｐｓの場合は４ビットの拡散符号で拡散
し、データの伝送速度が２５６ｋｂｐｓの場合は８ビッ
トの拡散符号で拡散し、データの伝送速度が１２８ｋｂ
ｐｓの場合は１６ビットの拡散符号で拡散する。即ち、
図に示すように、データの伝送速度が５１２ｋｂｐｓ以
下の場合は拡散率を変化させてデータをシングルコード
で伝送する。但し、所要品質を維持するためには送信情
報ビット当たりのエネルギを一定にする必要がある。従
って、拡散率を低くする場合、送信時間が短くなるので
それに応じて電力を増大させる必要がある。また、デー
タの伝送速度が５１２ｋｂｐｓを越える場合は、マルチ
コード多重伝送する。

【００１０】図２０、図２１は、図１７に示す従来の上
りリンク送信系におけるコヒーレント・マルチコード多
重伝送を示す説明図であり、図２０はデータレートが所
定のレート、例えば、５１２ｋｂｐｓより低い場合、図
２１はデータレートが５１２ｋｂｐｓより高い場合を示
す。高速レートのデータ伝送時（５１２ｋｂｐｓ以上）
には、送信データ系列を誤り訂正符号化・ビットインタ
リーブ後に複数のコードチャネルに分割して、それぞれ
独立にデータ変調・拡散変調する。又は、誤り訂正符号
化部、インタリーバ部を複数系統用いても良い。伝搬路
は、全コードチャネルで共通であるので、図２１に示す
様に、上りリンクでは、フェージング推定用のパイロッ
トシンボルを第１コードチャネルのみに挿入している。

【００１１】図２０は、マルチコード伝送の場合のフレ
ームの構成を示す説明図である。図において、１フレー
ムは、１０ｍｓの長さを有し、１スロットは０．６２５
ｍｓの長さを有する。図２１は、データを符号多重して
マルチコード多重伝送する場合の各コードの構成を示す
説明図である。図において、コード＃１は、Ｐｉｌｏ
ｔ、ＴＰＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ ｐｏｗｅｒ
ｃｏｎｔｒｏｌ）、およびデータ（Ｄａｔａ：拡散符
号）から構成されている。また、コード＃２〜コード＃
Ｌはデータのみで構成され伝送される。

【００１２】これまでは、パイロット、ＴＰＣを時間多
重する方式について説明したが、従来技術としてＩＱ多
重する別の方式がある。図２２は、ＩＱ多重方式のシン
グルコードでのフレーム構成および変調器を示す図であ
り、データとＰｉｌｏｔ、ＴＰＣ、ＲＩ（Ｒａｔｅ Ｉ
ｎｆｏｒｍａｔｉｏｎ：伝送速度情報）が直交軸で多重
化された場合のフレームの構成を示している。図におい
て、（ａ）は１スロット内で、データとＰｉｌｏｔ、Ｔ
ＰＣ、ＲＩが時間多重されている場合を示す説明図であ
り、（ｂ）は、ＦＥＣ処理部３４２およびＱＰＳＫスプ
レッダ３４３からなる変調器の構成を示すブロック図で
ある。図２２の（ｂ）に示す変調器では、データがＦＥ
Ｃ処理部３４２で誤り訂正符号化された後にショートコ
ードｃｏｄｅ＃１で乗積され、一方、Ｐｉｌｏｔ、ＴＰ
Ｃ、ＲＩはショートコードｃｏｄｅ＃０で乗積された
後、ＱＰＳＫスプレッダ３４３で拡散される。

【００１３】図２３は、従来のＩＱ多重方式の可変速度
伝送装置を示すブロック図であり、マルチコードを用い
た場合を示す。図において、まずデータはＳ／Ｐコンバ
ータ３４１へ入力されパラレル変換された後、ＦＥＣ処
理部３４２にて誤り訂正符号化処理が実行される。その
後、ＦＥＣ処理部３４２からの出力は、ＱＰＳＫスプレ
ッダ３４３へ入力される。図２３に示すように、データ
はＦＥＣ処理部３４２で処理された後、ショートコード
ｃｏｄｅ＃１〜ｃｏｄｅ＃Ｌ／２で乗積される。その
後、データは、Ｑ軸に関して、ｃｏｄｅ＃０と乗積され
たパイロット（Ｐｉｌｏｔ）、ＴＰＣ、ＲＩと共にＱＰ
ＳＫスプレッダ３４３内に入力され、ここで拡散された
後に出力され外部へ伝送される。

【００１４】図２４は、ＩＱ多重方式のマルチコードで
のＰｉｌｏｔ、ＴＰＣ、ＲＩをＩＱ多重化する場合を示
すフレーム構成図であり、（ａ）はＩ軸での符号化多重
におけるフレーム構成を示す説明図であり、（ｂ）はＱ
軸での符号化多重におけるフレーム構成を示す説明図で
ある。

【００１５】

【発明が解決しようとする課題】上記した従来のコヒー
レント・マルチコード・ＤＳ−ＣＤＭＡ（Ｄｉｒｅｃｔ
Ｓｅｑｕｅｎｃｅ ＣＤＭＡ）の上りリンク送信系に代
表されるマルチコード多重のＣＤＭＡ方式では、送信信
号のデータレートが高速になるとパワーアンプの線形性
を保持することが困難となり、隣接周波数帯への干渉量
が増大するという課題があった。即ち、従来のマルチコ
ード多重ＣＤＭＡ方式の通信装置では、送信信号のデー
タレートが高速になるにつれ、送信電力が増大すると共
にマルチコード多重化数も増大し、その結果、多重化後
の包絡線の変動幅が大きくなる。電力増幅に使用される
パワーアンプＨＰＡ（Ｈｉｇｈ Ｐｏｗｅｒ Ａｍｐｌ
ｉｆｉｅｒ）は、通常、一定範囲内（線形帯域内）の振
幅変動に対しては忠実に電力増幅を行うが、振幅変動幅
がその限界を超えた場合には、入出力間の線形性を保持
できなくなり、非線形性に起因する歪みが隣接周波数帯
への干渉量の増大を招くという課題があった。また、隣
接のチャネルへ漏洩電力のレベルが増大することを回避
するためには、ＨＰＡの線形性に対する要求を満足させ
る必要があり、この場合、消費電力が増大し、またハー
ドウェアのコストが増大するという課題があった。

【００１６】ところで、２Ｍｂｐｓのデータ伝送を行う
場合には、周波数の有効利用の観点から２０ＭＨｚの周
波数伝送帯域が必要であると言われている。即ち、周波
数の有効利用を図るには、２Ｍｂｐｓユーザと他のユー
ザとの共存が必要であり、また耐干渉性、耐マルチパス
特性を確保するためには最低限２０ＭＨｚの周波数伝送
帯域が必要であると言われている。しかしながら、２０
ＭＨｚの周波数伝送帯域を各ユーザに割り当てることは
困難な場合、またこの要求をハードウェアで実現する場
合、約４０〜８０ＭＨｚのクロック速度が必要とされ、
信号処理で必要とされるメモリのサイズも大きくなりそ
の実現がハードウェア的に困難である場合に、例えば、
５ＭＨｚの周波数伝送帯域で、２Ｍｂｐｓのデータ伝送
を実現したいという要望があった。

【００１７】この場合、従来のＩＱ多重方式の可変速度
伝送装置では、拡散率が４の場合、最大マルチコード数
が４となるが、Ｑ軸で、Ｐｉｌｏｔ、ＴＰＣ、ＲＩを多
重化するので、データチャネルに使用できるマルチコー
ド数はそれぞれ３となり、最高伝送速度が制限されると
いう課題があった。

【００１８】図２５は、この課題に対して考えられる一
解決法を示すもので、ＩＱ多重方式による従来の他の可
変速度伝送装置を示すブロック図である。図において、
３７１は、速度変換装置並びにＳ／Ｐコンバータ、３７
２は誤り訂正符号化処理を行うＦＥＣ処理部、３７３は
Ｓ／Ｐコンバータ、３７４は加算器、３７５はＱＰＳＫ
スプレッダである。図２５に示す従来の可変速度伝送装
置では、シンボル速度が低速であるパイロット、ＴＰＣ
等の制御チャネルに対応した符号長の直交符号を割り当
てることにより、制御チャネルの多重化に伴う直交符号
の効率低下を抑えている。例えば、同図の場合、データ
チャネルに対して制御チャネルのシンボル速度が１／４
である場合には、Ｓ／Ｐコンバータ３７３により、シン
ボルレートが１／４になるまでデータを分割する。制御
チャネルと速度が同一になった時点で制御チャネルが使
用する直交符号以外の符号を割り当てることにより、図
２３に示す構成では伝送することができなかった、ｃｏ
ｄｅ＃８＿１、ｃｏｄｅ＃１６＿１に対応する速度のデ
ータを伝送することが可能となる。図２５のＦＥＣ処理
部の出力でＳ／Ｐコンバータ３７３に入力されるもの
は、制御チャネルが多重化されるため、他のＦＥＣ処理
部からの出力よりもデータ伝送速度が低下する。そのた
め、Ｓ／Ｐコンバータ３７１は、単なるＳ／Ｐコンバー
タではなく、速度の低下を吸収する速度変換機能を有し
ている。速度変換機能は、例えば、データバッファ等を
用いて構成される。尚、制御チャネルはこの場合Ｉ軸成
分にも入力することが可能である。

【００１９】図２６は、図２５に示したＩＱ多重方式に
よる従来の可変速度伝送装置の動作において、系列長の
異なる直交符号（階層的直交符号）の関係を示す説明図
である。図において、ｃ＊＿＃は、系列長＊の直交符号
の第＃番目を示す記号である。例えば、同じ系列長の直
交符号は互いに直交し、系列長の異なる直交符号も直交
するが、同じファミリーに属する符号では、上位の符号
が使用されている場合使用できない。例えば、図２６に
おいて、ｃ４＿０が使用されている場合、ｃ８＿０，ｃ
８＿１，ｃ１６＿０〜ｃ１６＿３は使用できない。逆
に、ｃ４＿０が使用されていない場合では、ｃ８＿０，
ｃ８＿１を使用することができる。これらのｃ８＿０，
ｃ８＿１は、ｃ４＿１〜ｃ４＿３、ｃ８＿２〜ｃ８＿
７、ｃ１６＿４〜ｃ１６＿１５と直交する。但し、ｃ８
＿０を使用している場合、ｃ１６＿０、ｃ１６＿１を使
用することはできない。この性質を用いれば制御チャネ
ルにｃ４＿０でなくｃ１６＿０を割り当てることによ
り、ｃ１６＿１、ｃ８＿１を用いた直交多重化が可能と
なる。図２５に示した構成により、レートの低いデータ
をマルチコード多重することにより、最大伝送速度を増
大させることは可能であるが、マルチコード数が更に増
大し、ＨＰＡに要求される線形性も一層厳しくなるとい
う課題があった。

【００２０】また、パイロット等のコントロールデータ
を時間多重する場合は、従来の技術では、データ伝送速
度が５１２Ｋｂｐｓを越える場合は、シンボル速度が１
０２４ｋｂｐｓの時、拡散率は４となるため、耐マルチ
パス性能が低下し、さらに、マルチコード数が最大の４
となると、増幅器であるＨＰＡの線形性に対する要求が
厳しくなるという課題があった。

【００２１】この発明は、上記のような課題を解決する
ためになされたもので、データレートが高速の場合でも
ＨＰＡの線形性に対する要求を緩和でき、また簡単なハ
ードウェア構成で、高速でかつ高品質のデータ伝送を提
供可能な可変速度伝送方法およびこの可変速度伝送方法
を用いた可変速度伝送装置を得ることを目的とする。

【００２２】また、この発明は、時間多重方式およびＩ
Ｑ多重方式の可変速度伝送装置において、多重度および
誤り率特性をマルチコードと同等にし、増幅器であるＨ
ＰＡの出力の線形性に対する要求を緩和させ、即ち、Ｈ
ＰＡの線形性を保持し、簡単なハードウェア構成で、高
速でかつ高品質のデータ伝送を提供可能な可変速度伝送
方法およびこの可変速度伝送方法を用いた可変速度伝送
装置を得ることを目的とする。

【００２３】

【課題を解決するための手段】この発明に係る可変速度
伝送装置は、データ信号を拡散符号系列を用いて拡散変
調して送信する可変速度伝送装置であり、前記データ信
号の伝送レートが所定の伝送レート以下の場合は、陪直
交信号を用いて前記データ信号を２値系列の状態で拡散
変調し、データ信号の伝送レートが前記所定の伝送レー
ト以上の場合は、前記データ信号の陪直交信号生成する
多段階の陪直交信号発生器を有する変調手段と、前記変
調手段で得られた陪直交信号を用いて、前記データ信号
を２値系列の状態で拡散し伝送する拡散手段とを備え、
増幅器であるＨＰＡの出力の線形性に対する要求を緩和
させ、効率良くデータ信号を高速に伝送するものであ
る。

【００２４】この発明に係る可変速度伝送装置では、所
定の伝送レートとは、５１２ｋｂｐｓ（ｋ＝４、入力シ
ンボル数４、多重数４）のデータ伝送レートであるとす
るものである。

【００２５】この発明に係る可変速度伝送装置では、デ
ータ信号の多重数が２^J （Ｊは正の整数、以下同じ）お
よびシンボル数が２^J 、多段階の陪直交信号発生器の段
数がＪ、符号速度が前記データ信号のシンボル速度の２
^J 倍、前記データ信号のデータ系列長が２^J の場合で
は、前記多段階の第Ｊ段における前記陪直交信号発生器
の数を２^J-1 個とするものである

【００２６】この発明に係る可変速度伝送装置は、デー
タ信号を受信し復調する復調器において、前記受信した
データ信号に対してＦＨＴを実行し多重化された多重信
号を分離識別する復調手段を備えたものである。

【００２７】この発明に係る可変速度伝送装置は、デー
タ信号を拡散符号系列を用いて拡散変調して送信する可
変速度伝送装置であり、前記データ信号の伝送レートを
所定の伝送レートに変換する第１変換手段と、変換され
た前記データ信号に対して誤り訂正符号化処理を行うＦ
ＥＣ処理手段と、前記ＦＥＣ処理手段から出力されたデ
ータ信号のデータ伝送レートを所定のデータ伝送レート
に変換する多段階の変換器からなる第２変換手段と、前
記第２変換手段から出力されるデータ信号と同一のデー
タ伝送レートを持つ制御信号とを入力し、さらに前記Ｆ
ＥＣ処理手段から出力される前記データ信号とを入力
し、陪直交信号を発生する多段階の陪直交信号発生器か
らなる変調手段と、前記変調手段で得られた陪直交信号
を用いて、前記データ信号を２値系列の状態で拡散し伝
送する拡散手段とを備えたものである。

【００２８】この発明に係る可変速度伝送方法は、デー
タ信号を拡散符号系列を用いて拡散変調して送信する可
変速度伝送方法において、前記データ信号の伝送レート
が所定の伝送レート以下の場合は陪直交信号を用いて前
記データ信号を２値系列の状態で拡散変調し、データ信
号の伝送レートが前記所定の伝送レート以上の場合は、
多段階の陪直交信号発生器を用いて前記データ信号の陪
直交信号を生成し、得られた前記陪直交信号を用いて前
記データ信号を２値系列の状態で拡散し伝送することを
特徴とするものである。

【００２９】この発明に係る可変速度伝送方法は、デー
タ信号を拡散符号系列を用いて拡散変調して送信する可
変速度伝送方法において、前記データ信号の伝送レート
を所定の伝送レートに変換し、変換された前記データ信
号に対して誤り訂正符号化処理を行い、前記誤り訂正符
号化処理で得られたデータ信号のデータ伝送レートを多
段階の変換器を用いて所定のデータ伝送レートに変換
し、得られたデータ信号と同一のデータ伝送レートを持
つ制御信号と前記誤り訂正符号化処理で得られる前記デ
ータ信号とを入力し、多段階の陪直交信号発生器を用い
て陪直交信号を発生し、得られた前記陪直交信号を用い
て前記データ信号を２値系列の状態で拡散し伝送するこ
とを特徴とするものである。

【００３０】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は、この発明の実施の形態１による
可変速度伝送装置を示すブロック図であり、図におい
て、８０はシリアル／パラレルコンバータ（Ｓ／Ｐコン
バータ）であり、ユーザデータおよびコントロールデー
タのデータ信号を複数のパラレル信号に変換する。ユー
ザデータは、既にリードソロモン符号等の外符号により
誤り訂正符号化されていることもある。８１はフォワー
ドエラー訂正部（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒ
ｒｅｃｔｉｎｇ部：ＦＥＣ部、信号処理手段）であり、
その機能としては、誤り訂正符号（畳み込み符号）化処
理、インタリーブ処理、およびＣＲＣの付加、スロット
化、パイロットシンボルの挿入等の一連の処理を行う。
４は陪直交信号を用いてデータ信号を２値系列の状態に
変調して、伝送する適応変調部（変調手段）であり、例
えばＷａｌｓｈ関数に基づいて陪直交信号を発生する複
数の陪直交信号（Ｂｉ−ＯＲＴｈｇｏｎａｌ ｓｉｇｎ
ａｌ：ＢＯＲＴ）発生部４−１，４−２を備えている。
５はＱＰＳＫ（Ｑｕａｒｔｅｒｎａｒｙ Ｐｈａｓｅ−
Ｓｈｉｆｔ Ｋｅｙｉｎｇ：ＱＰＳＫ）スプレッダ（拡
散手段）、６はパワーアンプ、７はアンテナである。

【００３１】図２は入力信号のデータレートが５１２ｋ
ｂｐｓ（ｋ＝１）の場合の可変速度伝送装置を示すブロ
ック図、図３は入力信号のデータレートが１０２４ｋｂ
ｐｓ（ｋ＝２）の場合の可変速度伝送装置を示すブロッ
ク図、図４は入力信号のデータレートが１５３６ｋｂｐ
ｓ（ｋ＝３）の場合の可変速度伝送装置を示すブロック
図、図５は入力信号のデータレートが２０４８ｋｂｐｓ
（ｋ＝４）の場合の可変速度伝送装置を示すブロック図
であり、それぞれ実施の形態１の可変速度伝送装置の各
データレートにおける等価回路を示している。ここで、
Ｋは、陪直交信号に含まれる符号化ビット（符号化デー
タ）数を示している。

【００３２】図６（ａ）は、ｋ＝２の場合の陪直交信号
発生部（ＢＯＲＴ ＧＥＮ）４−１，４−２を示すブロ
ック図であり、２４はシンボルマッピング部である。図
６（ｃ）は、ｋ＝２の陪直交信号発生部を２段用いて、
等価的にｋ＝４を実現する多段階の陪直交信号発生部で
ある。

【００３３】図７は、陪直交信号発生部４−１，４−２
の詳細（ｋ＝３の場合）を示すブロック図である。図７
において、（ａ）は陪直交信号発生部４−１，４−２を
示しているブロック図であり、２４はシンボルマッピン
グ部である。（ｂ）は陪直交信号発生部４−１，４−２
へ入力される入力情報データと陪直交信号の出力データ
との関係を示す説明図、（ｃ）は直交信号発生部２２の
詳細を示すブロック図であり、図において、２２１〜２
２２はＡＮＤ回路、２２４はＥＸＯＲ回路である。

【００３４】図１〜図７に示す実施の形態１の可変速度
伝送装置は、データ信号を拡散符号系列を用いて拡散変
調して送信する可変速度伝送装置であり、陪直交信号を
用いてデータ信号の伝送を行うものである。データ信号
の伝送レートが所定の伝送レート（例えば、５１２ｋｂ
ｐｓ）を越えるレートである場合、適応変調部４内のそ
れぞれの陪直交信号発生部４−１，４−２が、符号化デ
ータをＷａｌｓｈ関数に極性を持たせた陪直交信号に変
換し、その出力をＱＰＳＫスプレッダにて拡散変調す
る。即ち、２値系列の陪直交信号が複数の符号化データ
を伝送するためマルチコード多重化時に生じる包絡線変
動を伴わずに、効率よくデータ伝送を行うものである。

【００３５】次に動作について説明する。まず、図１に
示した実施の形態１の可変速度伝送装置におけるＳ／Ｐ
コンバータ８０は、所定のデータ伝送レートのユーザデ
ータおよびコントロールデータを入力する。所定のデー
タ伝送レートは、例えば、８，１６，３２，６４，１２
８，２５６，５１２，１０２４，１５３６，２０４８ｋ
ｂｐｓ等々である。この実施の形態１では、データレー
トが５１２ｋｂｐｓを越えた場合において、陪直交信号
を用いてデータ信号を２値系列の状態で拡散・変調し、
効率よくデータ伝送を実行することに特徴がある。デー
タ伝送速度から５１２ｋｂｐｓ以下の時は図１９に示す
従来例を説明した場合と同様の処理を行うので、陪直交
信号を用いない。

【００３６】次に、高速データ伝送時の動作について説
明する。Ｓ／Ｐコンバータ８０は、高速データレートの
入力信号を入力し、パラレルデータ信号に変換する。Ｆ
ＥＣ部８１は、Ｓ／Ｐコンバータ８０で変換された最大
４つのパラレルデータ信号を入力し、誤り訂正符号化処
理、畳み込み符号化処理、インタリーブ処理、ＣＲＣの
付加、スロット化、パイロットシンボルの挿入等の一連
の処理を行う。各ＦＥＣ部８１から出力されたパラレル
データ信号は、実施の形態１の可変速度伝送装置におけ
る適応変調部４内に入力される。

【００３７】適応変調部４では、データ伝送レートが５
１２ｋｂｐｓを越えるデータの各データ伝送レートの場
合に応じて、コントロール信号に従ってＷａｌｓｈ関数
系列を選択し、入力される符号化データに応じ極性付の
Ｗａｌｓｈ関数を選択し、陪直交信号として出力する。
即ち、コントロール信号は、データに応じたＫ（符号化
ビット数）を選択する。適応変調部４の機能および構成
は後で詳細に説明する。尚、パイロット、ＴＰＣは共通
で１つしかないので、ここでは、ＢＯＲＴは実行上ＢＰ
ＳＫ変調となる。

【００３８】ＱＰＳＫスプレッダ５は、適応変調部４か
ら出力された複数の符号化データ情報を有する２系統の
陪直交信号を入力とし、ロングコードを用いてＱＰＳＫ
拡散変調を行う。ＱＰＳＫスプレッダ５の機能および構
成は従来のものと同様で、２系統の信号をｄＩ、ｄＱ、
ロングコードをＰＮＩ，ＰＮＱとすれば（ｄＩ＋ｊｄ
Ｑ）・（ＰＮＩ＋ｊＰＮＱ）の複素乗算操作で実現され
る。ＱＰＳＫスプレッダ５でＱＰＳＫ拡散変調された信
号は、直交搬送波を用いてＱＰＳＫキャリア変調が実行
された後、パワーアンプ６で増幅され、アンテナ７を経
由して外部へ送信される。

【００３９】図３は、入力信号のデータ伝送レートが１
０２４ｋｂｐｓ（ｋ＝２）の場合の可変速度伝送装置を
示すブロック図である。データの伝送レートが１０２４
ｋｂｐｓの場合は、Ｓ／Ｐコンバータ８０は、入力デー
タを２つのパラレル信号に分割して出力し、ＦＥＣ処理
部８１で一連の処理が行われ、適応変調部４へ入力さ
れ、Ｓ／Ｐコンバータ８０を介し、図６（ａ）の構成で
図６（ｂ）の入出力関係則に従って、Ｗａｌｓｈ関数の
Ｗ２（０）とＷ２（１）のいずれか１つで極性を有する
陪直交信号を出力する。

【００４０】図４は、入力信号のデータレートが１５３
６ｋｂｐｓ（ｋ＝３）の場合の可変速度伝送装置を示す
ブロック図である。データレート１５３６ｋｂｐｓの場
合は、Ｓ／Ｐコンバータ８０で３分割され、ＦＥＣ、イ
ンタリーバ、スロット化部８１からの３系統の入力デー
タをそれぞれ３つのパラレル信号として出力し、極性付
きのＷａｌｓｈ関数のＷ４（０）〜Ｗ４（３）のいずれ
か１つを選択して陪直交信号として出力する。

【００４１】図５は、入力信号のデータレートが２０４
８ｋｂｐｓ（ｋ＝４）の場合の可変速度伝送装置を示す
ブロック図である。データレートが２０４８ｋｂｐｓの
場合は、Ｓ／Ｐコンバータ８０で４分割され、ＦＥＣ、
インタリーバ、スロット化部８１内の各スロット化部か
らの４系統の入力データを４つのパラレル信号に分割し
出力し、図６（ｃ）で示されるｋ＝２の陪直交信号発生
部を２段用いて、４つの入力信号を等価的にｋ＝４の２
値系列の信号に変換して出力する。尚、多段構成の場合
については、実施の形態２で詳細に説明する。

【００４２】図２は、入力信号のデータレートが５１２
ｋｂｐｓ（ｋ＝１）の場合の可変速度伝送装置を示すブ
ロック図である。このデータレート以下の場合は、陪直
交信号を生成することなく、図１９に示される従来の拡
散率を変化させる方法によりデータ伝送する。この場合
の構成および動作は、従来のものと同じなのでその説明
を省略する。しかしながら、入力信号のデータレートが
５１２ｋｂｐｓ（ｋ＝１）であることをコントロール信
号が示す場合、図１に示す陪直交信号発生部４−１、４
−２の構成において、入力信号をＳ／Ｐコンバータ２１
内で何も操作させることなく通過させ、つまり、データ
レートが５１２ｋｂｐｓ以下の場合に、Ｓ／Ｐコンバー
タ８０内でシリアル／パラレル変換が行われないように
して、かつ直交信号発生部２２の出力を常にロウレベル
に設定するように構成することで、図３〜５に示した入
力信号のデータレートが１０２４ｋｂｐｓ（ｋ＝２），
１５３６ｋｂｐｓ（ｋ＝３），２０４８ｋｂｐｓ（ｋ＝
４）の場合と同一の構成で対応することができる。

【００４３】次に、この実施の形態１の可変速度伝送装
置および可変速度伝送方法における適応変調部４を構成
する陪直交信号発生部４−１，４−２の動作について説
明する。適応変調部４を構成する陪直交信号発生部４−
１，４−２の各動作に関し、以下では、入力信号のデー
タレートが１５３６ｋｂｐｓ（ｋ＝３）の場合、つまり
入力データが３入力ビット（ｄ０〜ｄ２）で、１系列の
陪直交信号を発生する場合について説明を行う。その他
の場合の動作は、ｋ＝２の陪直交信号発生部を多段階接
続する場合を除き、基本的に以下の説明と同様なので、
ここでは説明を省略する。

【００４４】適応変調部４内の各陪直交信号発生部４−
１，４−２へは、それぞれ、３ビットパラレルデータ
（ｄ０，ｄ１，ｄ２）がシンボルマッピング部に入力さ
れる。

【００４５】図７（ａ）に示されるように、シンボルマ
ッピング部２４は極性ビットｄ０とその他の入力データ
ｄ１，ｄ２との間でＥＸＯＲ演算を行った後、直交信号
発生部２２に入力される。その結果直交信号発生部２２
にはｄ’１，ｄ’２が入力されることになる。入力デー
タｄ０，ｄ１，ｄ２と陪直交信号の関係は図７（ｂ）に
示される。この場合のシンボルマッピングは全ビットが
互いに反転関係にある入力ビットを同一の直交関数で極
性が異なる陪直交信号に割り当てることを意味する。即
ち、（ｄ０，ｄ１，ｄ２）が（０，０，０）と（１，
１，１）はそれぞれ、Ｗ４（０），−Ｗ４（０）に割り
当てられる。同様に（０，０，１）と（１，１，０）
は、それぞれＷ４（１）と−Ｗ４（１）に割り当てられ
る。

【００４６】陪直交信号は直交関数間の信号距離よりも
同一直交関数で符号が異なる信号距離の方が大きくなる
ため、同一直交関数で極性の異なる信号間での誤る確率
は最小となる。即ち、このようなマッピングを行うこと
により、復調時に全てのビットを誤って復調する確率を
最小とすることができる。直交信号発生部２２では、３
ビットパラレルデータのうち、コントロール信号の値
（＝ｋ）に基づいて、２（＝ｋ−１）ビットデータ
（ｄ’１，ｄ’２）により４つ（＝２^k-1 ）直交信号で
ある直交符号の中から選択された１つの直交信号が発生
される。

【００４７】ＥＸＯＲ回路２３は、直交信号発生部２２
より得られた直交信号と、ｄ０との間でＥＸＯＲ処理を
行うことで極性操作を実行し、陪直交信号を生成し外部
へ出力する。

【００４８】この実施の形態１の可変速度伝送方法およ
び可変速度伝送装置では、直交符号を得るためＷａｌｓ
ｈ関数符号系列を用いる。この場合、３ビットパラレル
データｄ０〜ｄ２の値により、図７の（ｂ）に示すＷａ
ｌｓｈ関数系列Ｗ４（ｎ）（ｎ＝０〜３）が直交信号と
して出力される。即ち、３ビットパラレルデータの中の
２ビット（ｄ’１，ｄ’２）の値により、系列長４の４
種類のＷａｌｓｈ関数系列から１つの関数系列を選択さ
れることになる。Ｗ４は、系列長が４のＷａｌｓｈ関数
を示すものであり、括弧内の数字０〜３は、関数番号を
示す。直交信号として選択されたＷａｌｓｈ関数系列
は、３ビットパラレルデータの１ビットデータ（ｄ０）
の値に従って反転あるいは非反転され、結果が陪直交信
号として出力される。従って、陪直交信号は、系列長４
の符号系列から構成され、３ビットの情報を含んでいる
ことになる。

【００４９】尚、ディジタル値の反転、非反転操作は、
０，１の２値表示の場合は、排他的論理和ゲートが行
い、＋１、−１の場合は乗算器が行う。ここでは０、１
の２値表示を用いて説明を行っている。また、以下の説
明では、Ｗａｌｓｈ関数系列の最初から最後までの持続
時間を周期と呼び、Ｗａｌｓｈ関数を構成する符号の間
隔を符号間隔、符号間隔の逆数を符号速度と呼ぶ。

【００５０】直交信号として、Ｗａｌｓｈ関数を使用す
る場合、図７の（ｃ）に示す直交信号発生部２２は、符
号速度（＝１／Ｔｍｃ，Ｔｍｃ：符号間隔）の１／２，
１／４の速度のクロック２２５，２２６と、入力データ
ｄ’１，ｄ’２との論理積演算を行うＡＮＤ回路２２１
〜２２２、および２つのＡＮＤ回路２２１，２２２の出
力の排他的論理和演算を行うＥＸＯＲ回路２２４から構
成されている。符号速度のクロックは、ハードウェアの
構成上不可欠のクロックであり、その１／２，１／４の
速度のクロックは、基本クロックをカウンタ等の分周回
路により生成する。

【００５１】今、直交信号発生部の信号生成過程を明ら
かにするために、ｄ０＝０の場合を考える。ｄ０＝０で
あれば、ＥＸＯＲ出力がｄ’１＝ｄ１，ｄ’２＝ｄ２と
なる。直交信号発生部２２は、Ｗａｌｓｈ関数を選択的
に選択し直交信号を生成できる。Ｗａｌｓｈ関数は、２
^k 行×２^k 列のアダマール行列Ｈ（Ｎ）の行ベクトルと
して定義され、２^k-1 行×２^k-1 列のアダマール行列Ｈ
（Ｎ／２）を繰り返した［Ｈ（Ｎ／２），Ｈ（Ｎ／
２）］および反転させて繰り返した［Ｈ（Ｎ／２），Ｈ
＊（Ｎ／２）］から次数をあげて拡大的に作成される。
ここで記号＊は反転行列を示している。

【００５２】基準となるＨ１は、第１行が［０，０］、
第２行が［０，１］であり、それぞれ、Ｗ２（０）、Ｗ
２（１）に対応する。Ｈ２は、Ｈ１から［Ｈ１，Ｈ
１］、［Ｈ１，Ｈ＊１］のように作成される。この結
果、［００００］、［０１０１］、［００１１］、［０
１１０］の４つの行ベクトルが得られ、それぞれ図７の
（ｂ）に示すＷ４（０）〜Ｗ４（３）にそれぞれ対応す
る。ここで、Ｗ４（０）とＷ４（１）、Ｗ４（２）とＷ
４（３）とを比較すると、最下位ビットから見て奇数番
目のビットと直後の偶数番目のビットが同一か反転かに
分類される。

【００５３】同一なのは、Ｗ４（０）、Ｗ４（２）であ
り、反転しているのは、Ｗ４（１）、Ｗ４（３）であ
る。このように同一か、反転しているかの判断は、図７
の（ｂ）に示すデータの最下位ビットｄ２の値に対応し
ている。即ち、最下位ビットｄ２が０ならば同一であ
り、最下位ビットｄ２が１ならば反転となる。１ビット
ごとの反転は、符号速度の１／２クロック２２５で実現
される。そして、これを採用するか否かは最下位ビット
ｄ２に依存しており、論理積回路であるＡＮＤ回路２２
１を介して実現される。

【００５４】最下位ビットから２ビットずつ２つのペア
に分割した場合、Ｗ４（０）とＷ４（２）、Ｗ４（１）
とＷ４（３）とをそれぞれ比較すると、Ｗ４（０）、Ｗ
４（１）は２連ビットが同一であり繰り返されているの
に対して、Ｗ４（２）、Ｗ４（３）は２連ビットが反転
して繰り返されている。この同一か反転かの判断は、図
７の（ｂ）に示すデータの第２ビットｄ１の値に対応し
ている。即ち、第２ビットｄ１が０ならば同一であり、
第２ビットｄ１が１ならば反転となる。２ビット単位の
反転は符号速度の１／４クロック２２６で実現される。
そして、これを採用するか否かは第２ビットｄ１に依存
しており、論理積回路であるＡＮＤ回路２２２を介して
実現される。

【００５５】このように、直交信号発生部２２は、生成
が容易なクロックおよび入力データのみで特定の直交信
号を生成できるので、これを組み込めば簡単なハードウ
ェア構成でパワーアンプの線形性を保持できる機能を備
えた送信機を実現できる。また、直交信号の生成が容易
なので、陪直交信号発生部４−１，４−２における陪直
交信号の生成も容易に実現できる。受信機においては、
陪直交信号を復調する操作が必要であるが、送信機側で
Ｗａｌｓｈ関数を直交関数として使用している場合、高
速アダマール変換（Ｆａｓｔ Ｈａｄａｍａｒｄ Ｔｒ
ａｎｓｆｏｒｍｅｒ：ＦＨＴ）を行うことで、復調処理
を容易に実行できるので、簡単なハードウェア構成で受
信機を構成でき、復調処理を簡単にすることができる。

【００５６】上記の例では、陪直交信号を得るため直交
信号としてＷａｌｓｈ関数を選択して出力する直交信号
発生部２２を用いたが、この発明の可変速度伝送方法お
よび可変速度伝送装置はこれに限定されることはなく、
例えば、Ｗａｌｓｈ関数の代わりに直交ゴールド信号系
列等を直交関数に使用してもよい。

【００５７】このように、実施の形態１の可変速度伝送
方法および可変速度伝送装置では、最初にデータ信号を
シリアル／パラレル変換し、得られたパラレルデータ信
号に対して誤り訂正符号等の一連の信号処理を行い、マ
ルチコードを用いないで陪直交信号を生成して複数の信
号系統を送信する。

【００５８】以上のように、この実施の形態１によれ
ば、高速データレートの入力信号を最初にシリアル／パ
ラレル変換を行って複数個の拡散符号チャネルに分離さ
れた後に、誤り訂正符号等の一連の信号処理を行い、マ
ルチコードを使用しないで陪直交信号を生成して複数の
信号系統を送信する。基本レート以上のデータレートの
信号伝送の場合において、シンボルを拡散する部分でＷ
ａｌｓｈ関数で得られる陪直交信号を用いてデータ信号
を２値系列の状態で拡散変調し伝送するので、高速のデ
ータレートの場合でもパワーアンプ６の線形性を保持す
ることができ、隣接周波数帯に干渉を与えることなく高
品質のデータ伝送を行うことができる。また、Ｗａｌｓ
ｈ関数を用いるのでハードウェアの構成が容易で、復調
処理も簡単な構成で実現できる。また、Ｗａｌｓｈ関数
を用いて、陪直交信号を生成するのでデータ誤り率特性
が向上し、より高品質のデータ伝送を行うことができ
る。尚、実施の形態では、拡散変調としてＱＰＳＫスプ
レッダを用いている。この場合、陪直交信号が２系統入
力されているが、ＱＰＳＫであるため、通常のＱＰＳＫ
と同様に包絡線変動は生じない。

【００５９】実施の形態２．図８は、この発明の実施の
形態２の可変速度伝送装置を示すブロック図であり、図
において、１５１は入力データをシリアルからパラレル
変換するＳ／Ｐコンバータ、１５２はＳ／Ｐコンバータ
１５１で変換されたパラレルデータに対して誤り訂正符
号化処理（ＦＥＣ処理：Ｆｏｒｗａｒｄ Ｅｒｒｏｒ
Ｃｏｒｒｅｃｔｉｏｎ）を実行するＦＥＣ処理部であ
り、ビットインタリーブ，スロット化処理を含んでい
る。尚、入力データはリードソロモン符号等の外符号に
よって誤り訂正符号化されている場合がある。１５３
は、ＦＥＣ処理部１５２から出力されたデータをパラレ
ルデータに変換するＳ／Ｐコンバータである。１５４
は、ｋ＝２の場合の陪直交信号発生器（ＢＯＲＴ ＧＥ
Ｎ）を複数段有する陪直交信号発生部１５５からなる適
応変調部（変調手段）、１５７はＱＰＳＫスプレッダ
（拡散手段）、１５８はＱＰＳＫスプレッダ１５７から
出力された出力信号を送信データとして外部へ送信する
アンテナである。

【００６０】図８に示す実施の形態２の可変速度伝送装
置では、ｋ≦３の場合はシングルコード、ｋ＝２，ｋ＝
３の陪直交信号を用いて信号を伝送し、ｋ＝４の場合は
多段階の陪直交信号発生器を用いて多段階の陪直交信号
（ｋ＝２）を生成して高速伝送を行うものである。即
ち、適応変調部１５４において、ｋ≦３の場合はシング
ルコード、ｋ＝２，ｋ＝３の陪直交信号を生成する。そ
して、ｋ＝２^J （Ｊ≧２）の場合は、多段階の陪直交信
号発生器を用いて多段階の陪直交信号（ｋ＝２^J）を生
成する。尚、この可変速度伝送装置で独立した複数のデ
ータを送信する場合は、Ｓ／Ｐコンバータ１５１へパラ
レルデータが入力され、コントロール信号の制御により
Ｓ／Ｐ変換は行わずに、パラレルの入力データはＳ／Ｐ
コンバータ１５１を通過する。

【００６１】図９は、図８に示した実施の形態２の可変
速度伝送装置内の適応変調部１５４を構成する多段階の
陪直交信号発生部１５５の構成を示すブロック図（ｋ＝
８の場合）であり、図において、１６１〜１６４のそれ
ぞれは、ｋ＝２の陪直交信号生成器である。また、ｋは
陪直交系列が運搬する入力ビット数であるとする。図９
に示す構成の陪直交信号発生部１５５は、多段数が３段
の陪直交信号発生器１６１〜１６５から構成されてい
る。また、図９において、ｓ０〜ｓ７のそれぞれは、Ｆ
ＥＣ処理部１５２から出力された１ビットのデータであ
り、ａ０〜ａ７は、１段目の陪直交信号発生部１６１お
よび１６２のそれぞれから出力されたビットデータであ
り、ｂ０〜ｂ７は、２段目の陪直交信号発生部１６３お
よび１６４のそれぞれから出力されたビットデータであ
り、ｃ０〜ｃ７は、最終段である３段目の陪直交信号発
生部１６５から出力されたビットデータである。

【００６２】図６は、複数段階の陪直交信号発生器（Ｂ
ＯＲＴ ＧＥＮ）におけるデータ系列の入出力を示した
説明図であり、（ａ）は各々の陪直交信号発生器の構成
を示すブロック図、（ｂ）は（ａ）に示した陪直交信号
発生器におけるデータの入出力の関係を示説明図、
（ｃ）、（ｄ）はそれぞれ２段階、３段階の陪直交信号
発生器からなる陪直交信号発生部を示すブロック図、
（ｅ）は多重化数２^J のＪ段階の陪直交信号発生器から
なる陪直交信号発生部の構成を示すブロック図である。
図６の（ａ）に示すように、１個の陪直交信号発生器
は、ＥＸＯＲ回路、Ｗａｌｓｈ関数（Ｗ２）発生器、Ｅ
ＸＯＲ回路を直列接続した構成になっており、ｓ０，ｓ
１は入力ビットデータ、ａ０，ａ１は出力ビットデータ
である。これらの入力ビットデータｓ０，ｓ１と出力ビ
ットデータａ１，ａ１との対応関係を（ｂ）に示す。
（ｃ）、（ｄ）に示すように２段階、３段階の陪直交信
号発生器の場合、入力ビットデータはｓ０〜ｓ３，ｓ０
〜ｓ７である。

【００６３】この実施の形態２の可変速度伝送装置は、
ｋ＝２^J の場合、入力データ信号をＪ段の陪直交信号発
生器により陪直交信号を用いてデータ信号の伝送を行う
ものである。陪直交信号発生部１５５は、一般的には複
数段の陪直交信号発生器から構成されるが、この実施の
形態２では、段数が３段の陪直交信号発生器１６１〜１
６４を備えた場合を示している。そして、入力データ信
号の伝送レートが所定の伝送レート（例えば、５１２ｋ
ｂｐｓ）を越える伝送レートである場合、複数段の陪直
交信号発生器１６１〜１６４のそれぞれが、符号化デー
タをＷａｌｓｈ関数に極性を持たせた陪直交信号に変換
し、変換された出力をＱＰＳＫスプレッダ１５７にて拡
散変調するものである。

【００６４】即ち、実施の形態２の可変速度伝送装置
は、２値系列の陪直交信号が複数の符号化データを伝送
するため、従来の可変速度伝送装置のように、マルチコ
ード多重化時に生じる包絡線変動を伴わずに、効率良く
高速のデータ伝送を行うものである。尚、この実施の形
態２の可変速度伝送装置は、一例として３段階の陪直交
信号発生器１６１〜１６４を備えた場合を示している
が、この発明はこの例に限定されるものではなく、用途
に応じて複数段の陪直交信号発生器を備えた構成の陪直
交信号発生部を用いることができる。

【００６５】次に動作について説明する。図１０は、図
８に示す可変速度伝送装置内のＦＥＣ処理部１５２から
出力されたデータ系列を、Ｓ／Ｐコンバータ１５３にて
シリアルパラレル変換して得られるデータ系列のパター
ンを示す説明図であり、図１０の（ａ）は、ｋ＝４の場
合の送信シンボルｓ０〜ｓ３、ａ０〜ａ３、およびｂ０
〜ｂ３との間の陪直交信号発生器の入出力の相対関係を
示す説明図であり、（ｂ）はｋ＝８の場合の送信シンボ
ルであるビットデータｓ０〜ｓ７、ａ０〜ａ７、ｂ０〜
ｂ７，およびｃ０〜ｃ７との間の陪直交信号発生器の入
出力の相対関係を示す説明図である。

【００６６】即ち、図９および図６（ｃ）、（ｄ）に示
した１段目の陪直交信号発生器１６１および１６２で
は、送信シンボルであるビットデータｓ０〜ｓ３、ｓ０
〜ｓ７からａ０〜ａ３、ａ０〜ａ７の系列長８の陪直交
系列が生成される。具体的には、陪直交信号発生器１６
１、１６２により、送信シンボルであるビットデータｓ
０〜ｓ３，ｓ０〜ｓ７からａ０〜ａ３、ａ０〜ａ７の系
列長８の陪直交系列が、ビットデータｓ２，ｓ３により
ａ２，ａ３の系列長２の陪直交系列が、（ｄ）の場合は
更にビットデータｓ４，ｓ５によりａ４，ａ５の系列長
２の陪直交系列が、そしてビットデータｓ６，ｓ７によ
りａ６，ａ７の系列長２の陪直交系列が、それぞれ生成
される。また、２段目の陪直交信号発生器１６３によ
り、ビットデータａ０，ａ２からｂ０，ｂ１の系列長２
の陪直交系列が、同様に、ビットデータａ１，ａ３から
ｂ２，ｂ３の系列長２の陪直交系列が、（ｄ）の場合は
更にまたビットデータａ４，ａ６によりｂ４，ｂ５の系
列長２の陪直交系列が、ビットデータａ５，ａ７により
ｂ６，ｂ７の系列長２の陪直交系列がそれぞれ生成され
る。図１６の上部で示したように、ｋ＝４の場合は、上
記した陪直交信号発生器１６１および１６３により陪直
交系列が得られた段階で陪直交信号の発生は終了する。

【００６７】図９および図６の（ｄ）に示したように、
ｋ＝８の場合では、さらに３段目の陪直交信号発生器１
６４により、ビットデータｂ０，ｂ４によりｃ０，ｃ１
の系列長２の陪直交系列が生成される。同様に、ビット
データｂ１，ｂ５によりｃ２，ｃ３の系列長２の陪直交
系列が、またビットデータｂ２，ｂ６によりｃ４，ｃ５
の系列長２の陪直交系列が、ビットデータｂ３，ｂ７に
よりｃ６，ｃ７の系列長２の陪直交系列がそれぞれ生成
される。ｋ＝８の場合は、この段階で陪直交信号の発生
は終了する。

【００６８】図６の（ｄ）に示した複数段（ｋ段）の陪
直交信号発生器を備えた陪直交信号発生部では、符号速
度並びに系列長は段数が増加するに従って、それぞれ２
倍に増加する。即ち、多重数を４に設定する場合、入力
シンボル数は４であり、陪直交信号発生部は、１段目の
陪直交信号発生器を２個、そして２段目の陪直交信号発
生器を１個備えた２段構成となり、符号速度はシンボル
速度の４倍で、出力は系列長が４の２段の陪直交系列と
なる。また、多重数を８に設定する場合、入力シンボル
数は８であり、陪直交信号発生部は、１段目の陪直交信
号発生器を４個、２段目の陪直交信号発生器を２個、そ
して３段目の陪直交信号発生器を１個備えた３段構成と
なり、符号速度はシンボル速度の８倍で、出力は系列長
が８の３段陪直交系列となる。

【００６９】さらに、多重数を１６に設定する場合では
入力シンボル数は１６であり、陪直交信号発生部は、１
段目の陪直交信号発生器を８個、２段目の陪直交信号発
生器を４個、３段目の陪直交信号発生器を２個、そして
４段目の陪直交信号発生器を１個備えた４段構成とな
り、符号速度はシンボル速度の１６倍で、出力は系列長
が１６の４段陪直交系列となる。一般的には、多重数を
２^J に設定する場合、入力シンボル数は２^J であり、陪
直交信号発生部は、第Ｎ段では２^J-1 個の陪直交信号発
生器を備え、符号速度はシンボル速度の２^J 倍で、出力
は系列長が２^J のＪ段陪直交系列となる。

【００７０】図１１は、図８に示した複数段の陪直交信
号発生器を備えた適応変調部を有する可変速度伝送装置
としての送信機から出力された送信信号を受信し、復調
する受信機としての可変速度伝送装置を示すブロック図
であり、図において、１９１は電波を受信するアンテ
ナ、１９２はＱＰＳＫデスプレッダ（ＱＰＳＫ Ｄｅｓ
ｐｒｅａｄｅｒ）、１９３および１９６は多段階復調器
（復調手段）であり、必要に応じて複数個の多段階復調
器がＱＰＳＫデスプレッダに接続される。多段階復調器
のそれぞれは、ＱＰＳＫデスプレッダ１９２からの出力
データをシリアルパラレル変換するＳ／Ｐコンバータ１
９４と、Ｓ／Ｐコンバータ１９４からのデータに対して
高速アダマール変換（ＦＨＴ：Ｆａｓｔ Ｈａｄａｍａ
ｒｄ Ｔｒａｎｓｆｏｒｍ）を実行する高速アダマール
変換器１９５から構成される。

【００７１】図１２は、図６，９，１０で示した複数段
階の陪直交信号を生成し送信する送信機としての可変速
度伝送装置から送信された送信シンボルデータを、アン
テナ１９１を介して受信し、受信して得られた受信シン
ボルデータ系列ｃ０〜ｃ７の復調を行うＦＨＴ１９５の
動作原理を示す説明図である。図１２に示す復調プロセ
スを経て、受信シンボルデータであるビット系列データ
ｃ０〜ｃ７がビット系列データｓ０〜ｓ７へ復調され
る。これは、図６，９，１０で示した可変速度伝送装置
の実行した動作の逆プロセスを示す。図１２において、
黒矢印は、単にビットデータの並べ替えプロセスを示
し、白抜きの矢印は、図１３の（ａ）、（ｂ）に示すよ
うに、高速アダマール変換（系列長２の基本単位）を行
うＦＨＴ１９５の動作を示す。図１３の（ｂ）は、
（ａ）に示す信号処理の詳細プロセスを示す。即ち、受
信系列ｃ０，ｃ２より両者の和（Ａ）と差（Ｂ）を求め
る操作を逐次繰り返してゆく。この和と差を求める方法
は、ｋ＝２の陪直交信号の最適な復調方法として知られ
ている。

【００７２】図１４は、図１３に示した高速アダマール
変換プロセスの変換前後のデータを示す関係図であり、
多段階陪直交信号の復調プロセスの詳細を示す説明図で
ある。図１３の（ａ）に示すように、Ｓ／Ｐコンバータ
１９４でパラレル変換されたビットデータｃ０〜ｃ１
は、ｋ＝２のＦＨＴ１９５によりビットデータＡ〜Ｈに
変換される。また、図１４は、ビットデータＡ〜Ｈと最
終的に復調されて得られるビット系列データｓ０〜ｓ７
の関係を示している。ｓ０〜ｓ７を得る為のＡ〜Ｈまで
の加減算の組み合わせは、まさしく、符号長８の高速ア
ダマール変換と一致している。

【００７３】以上のように、この実施の形態２によれ
ば、入力データ信号の伝送レートが所定の伝送レート
（５１２ｋｂｐｓ）を越える伝送レートである場合、複
数段の陪直交信号発生器からなる陪直交信号発生部を備
えた適応変調部により、入力データ信号を陪直交化して
陪直交信号に変換し、変換された陪直交信号をＱＰＳＫ
スプレッダにて拡散変調して入力データ信号の高速伝送
を行う。このため、マルチコード多重化時に生じる包絡
線変動を伴わずに、増幅器であるＨＰＡの動作能力に対
する線形性の要求を緩和可能である。一般に、一段の陪
直交信号を生成する場合、ｋビットの多重化数に対し
て、系列長は２^k-1 となる。ｋ＝３，４，５の場合の系
列長は、それぞれ４，８，１６となる。マルチコード伝
送を行う場合、直交符号の系列長が４，８，１６の場合
は、最大多重化数はそれぞれ４，８，１６となり、対応
する陪直交信号の多重化数３，４，５よりも効率が良
い。

【００７４】逆に言えば、ｋが大きくなる程、陪直交信
号の多重効率が低下する。しかしながら、ｋ＝２の陪直
交信号を多段階とする場合は、多重効率はマルチコード
の時と同じである。即ち、多重効率が悪いｋ≧４の場合
においてもマルチコードを使用しないので、ＨＰＡの出
力の包絡線変動を招くことなく高速伝送が可能となる。
また、使用する陪直交信号をｋ≦３に限定しているの
で、多重効率の低下を７５％（＝３／４）に押さえるこ
とが可能となる。さらにまた、受信機の構成も効率の良
いＦＨＴで実現できるため複雑とならない。さらにま
た、ｋ＝４の場合、陪直交信号発生器（ｋ＝２）を２段
階で組み合わせて構成しているので、符号効率の低下、
受信機の構成の複雑さ、信号の特性劣化等を招くことな
く、またデータ信号系列全体に多重化信号の情報が含ま
れることになるので、逆拡散課程により不要成分のラン
ダム化が図られるというＷＣＤＭＡ信号の特性を良好に
保持でき、これにより高速伝送を高効率で実行すること
ができる。

【００７５】更に実施の形態２では、陪直交信号の適用
の開始点を拡散率４，最大可能多重数を４（５１２ｋｂ
ｐｓ）から、拡散率２^J 、最大可能多重数を２^J （例え
ば、Ｊ＝４の時、１２８ｋｂｐｓ）に拡張した場合にお
いても、陪直交信号発生器（ｋ＝２）を複数段階で組み
合わせて構成しているので、符号効率の低下、受信機の
構成の複雑さ、信号の特性劣化等を招くことなく、また
上記したようにデータ信号系列全体に多重化信号の情報
が含まれることになるので、系列長が４から１６となる
ため、逆拡散課程により不要成分のランダム化が図られ
るというＷＣＤＭＡ信号の特性を良好に保持でき、これ
により高速伝送を高効率で行うことができる。また、Ｊ
段階の陪直交信号（各段階の陪直交信号発生器はｋ＝
２）を受信して復調する受信機に関しても、ｋ＝２の陪
直交信号を２段階組み合わせて生成した多重数２^J の陪
直交信号を、ＦＨＴと同一構成、あるいは同一の処理で
復調可能であり、ＦＨＴの使用により少ない演算数で受
信データを復調可能である。

【００７６】実施の形態３．図１５は、この発明の実施
の形態３におけるＩＱパイロット多重化方式（ＩＱ多重
方式）の可変速度伝送装置を示すブロック図であり、図
において、２５１は速度変換器およびＳ／Ｐコンバータ
（第１変換手段）であり、例えば、送信速度が２０４８
ｋｂｐｓのデータ信号を２０１６ｋｂｐｓのデータ信号
に変換し、パラレル信号として出力する。２５２は誤り
訂正符号化器、即ちＦＥＣ処理部（ＦＥＣ処理手段）で
ある。２５３は、Ｓ／Ｐコンバータ（第２変換手段）で
ある。２５４は、Ｓ／Ｐコンバータ２４２から出力され
るデータ信号と、このデータ信号の伝送速度と同一の伝
送速度を持つ制御信号であるパイロット（Ｐｉｌｏ
ｔ）、ＴＰＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｐｏｗｅｒ
Ｃｏｎｔｒｏｌ）、ＲＩ（Ｒａｔｅ Ｉｎｆｏｒｍａ
ｔｉｏｎ）等を多重化する多重化ブロック（変換手段）
であり、複数段の陪直交信号発生器２５４１〜２５５０
から構成される。２５５は、多重化ブロック２５４から
出力された陪直交信号を拡散するＱＰＳＫスプレッダ
（拡散手段）である。

【００７７】この実施の形態３の可変速度伝送装置は、
ＩＱ多重方式の可変速度伝送装置であり、従来のＩＱ多
重方式に比べ、簡略的な多段階変調プロセスを実行する
ことで、マルチコードではない単一の２値系列のデータ
伝送を効率良く実行するものである。

【００７８】次に動作について説明する。まず速度変換
器およびＳ／Ｐコンバータ２５１にて、入力データは２
０１６ｋｂｐｓのデータに変換された後、６チャネルの
２５６ｋｂｐｓのデータと２チャネルの２４０ｋｂｐｓ
のデータとに変換される。６チャネルの２５６ｋｐｓの
データは、そのまま、それぞれ対応するＦＥＣ２５２に
入力され誤り訂正符号化を実行される。一方、２チャネ
ルの２４０ｋｂｐｓのデータは、Ｐｉｌｏｔ、ＴＰＣ、
ＲＩの制御コードと共に、多重化ブロック２５４内に入
力される。

【００７９】多重化ブロック２５４内において、速度変
換器およびＳ／Ｐコンバータ２５１から出力された２４
０ｋｂｐｓのデータは、複数段のＳ／Ｐコンバータ２５
３で、最終的に１６ｋｂｐｓのデータに変換され、１６
ｋｂｐｓのＰｉｌｏｔ、ＴＰＣ、ＲＩの制御コードと共
に陪直交信号発生器であるＢＯＲＴ２５４１内に入力さ
れて陪直交信号化される。ＢＯＲＴ２５４１の出力であ
る陪直交信号は、複数段のＢＯＲＴ２５４２，２５４
３，２５４４内に入力され、複数段のＳ／Ｐコンバータ
２５３から出力される各信号と共に陪直交化され、最終
的に、ＢＯＲＴ２５４４，２５４９から２５６ｋｂｐｓ
の陪直交信号が出力される。多重化ブロック２５４内の
陪直交信号発生器（ＢＯＲＴ ＧＥＮ ｋ＝２）２５４
４，２５４９から出力された２５６ｋｂｐｓの陪直交信
号は、ＱＰＳＫスプレッダ２５５にて拡散された後に外
部へ出力される。

【００８０】尚、図１５の下段に示したように、この発
明に係る実施の形態５のＩＱ多重方式としての可変速度
伝送装置における一般的な構成としては、ＦＥＣ処理部
２５２の出力の拡散率が２^x で、Ｐｉｌｏｔ、ＴＰＣ、
（ＲＩ）の拡散率が２^y である場合、Ｓ／Ｐコンバータ
２５３は（ｙ−ｘ）段となり、ＦＥＣ処理部は２^x+1個
となり、Ｓ／Ｐコンバータを介さないＢＯＲＴ ＧＥＮ
（２５４４，２５４５），（２５４９，２５５０）の段
数はｘ段となり、Ｓ／Ｐコンバータを介したＢＯＲＴ
ＧＥＮ（２５４１〜２５４４），（２５４６〜２５４
９）の段数はｙ段となる。

【００８１】図１６は、実施の形態３に係るＩＱ多重方
式の他の可変速度伝送装置を示すブロック図であり、シ
ングルコードの場合において、パイロット、ＴＰＣ、
（ＲＩ）等をＩＱ多重化するものである。図において、
２６１はＳ／Ｐコンバータであり、入力したデータ信号
をパラレル信号として出力する。２６２は誤り訂正符号
化器、即ちＦＥＣ処理部である。２６４は陪直交信号発
生部を備える適応変調部であり、２６５は、適応変調部
２６４から出力された陪直交信号を拡散するＱＰＳＫス
プレッダである。図１６に示す可変速度伝送装置では、
シングルコードの場合において、パイロット、ＴＰＣ、
（ＲＩ）等をＩＱ多重化する可変速度伝送装置であり、
図２３に示した従来のＩＱ多重化方式の可変速度伝送装
置と比較して、ＱＰＳＫスプレッダ２６５とＦＥＣ処理
部２６２との間に適応変調部２６４を配置した構成を有
する。

【００８２】図１６に示したＩＱ多重化方式の可変速度
伝送装置では、入力したデータの系列数が２^x の場合
は、ｋ＝２の陪直交信号を生成する陪直交信号発生器を
多段構成し、３の倍数の場合は、ｋ＝３の陪直交信号を
生成してデータを伝送するものである。例えば、拡散率
４の場合、Ｉ軸およびＱ軸のそれぞれに各１〜３のマル
チコード多重化信号を取り替え、陪直交信号を出力する
ものである。従って、多重化による振幅変動を伴わない
ので、増幅器であるＨＰＡ（Ｈｉｇｈ Ｐｏｗｅｒ Ａ
ｍｐｌｉｆｉｅｒ）の動作能力に対する線形性の要求を
緩和可能である。

【００８３】以上のように、この実施の形態３によれ
ば、電力の大きいデータ部が陪直交信号で伝送される
為、多重化による振幅変動を伴わないので増幅器である
ＨＰＡの動作能力に対する線形性の要求を緩和可能であ
る。また、拡散率が異なる場合においても、実施の形態
３の可変速度伝送装置の場合と比較して、簡略された多
段階陪直交変調プロセスを経て、シングルレベルの多重
化陪直交信号を生成可能であり、冗長な演算を省くこと
が可能であり、このため演算量を削減でき、これにより
装置を小型化することが可能である。

【００８４】

【発明の効果】以上のように、この発明によれば、デー
タ信号を拡散符号系列を用いて拡散変調して送信する可
変速度伝送方法および可変速度伝送装置において、デー
タ信号の伝送レートが所定の伝送レート以上の場合は、
データ信号の陪直交信号生成する多段階の陪直交信号発
生器を有する変調手段と、変調手段で得られた陪直交信
号を用いて、データ信号を２値系列の状態で拡散し伝送
する拡散手段とを備えるように構成したので、入力デー
タ信号の伝送レートが所定の伝送レート（５１２ｋｂｐ
ｓ）を越える伝送レートである場合、複数段の陪直交信
号発生器により、入力データ信号を陪直交化して陪直交
信号に変換し、変換された陪直交信号をＱＰＳＫスプレ
ッダにて拡散変調して入力データ信号の高速伝送を行
い、マルチコード多重化時に生じる包絡線変動を伴わず
に、増幅器であるＨＰＡの動作能力に対する線形性の要
求を緩和できる効果がある。即ち、多重効率が悪いｋ≧
４の場合においてもマルチコードを使用しないので、Ｈ
ＰＡの出力の包絡線変動を招くことなく高速伝送できる
効果がある。また、使用する陪直交信号をｋ≦３に限定
しているので、多重効率の低下を７５％に押さえること
が可能となる。さらにまた、ｋ＝４の場合、陪直交信号
発生器（ｋ＝２）を２段階で組み合わせて構成している
ので、符号効率の低下、受信機の構成の複雑さ、信号の
特性劣化等を招くことなく、またデータ信号系列全体に
多重化信号の情報が含まれることになるので、逆拡散課
程により不要成分のランダム化が図られるというＷＣＤ
ＭＡ信号の特性を良好に保持でき、これにより高速伝送
を高効率で実行できる効果がある。

【００８５】この発明によれば、所定の伝送レートを、
５１２ｋｂｐｓ（ｋ＝４、入力シンボル数４、多重数
４）のデータ伝送レートと設定するように構成したの
で、多重効率が悪いｋ≦４の場合においてもマルチコー
ドを使用しないので、ＨＰＡの出力の包絡線変動を招く
ことなく高速伝送できる効果がある。

【００８６】この発明によれば、データ信号の多重数が
２^J （Ｊは正の整数、以下同じ）およびシンボル数が２
^J 、多段階の陪直交信号発生器の段数がＪ、符号速度が
データ信号のシンボル速度の２^J 倍、およびデータ信号
のデータ系列長が２^J の場合の多段階の各段における陪
直交信号発生器の数を２^J-1 個であるように構成したの
で、拡散率２^J および最大可能多重数を２^J に拡張した
場合においても、陪直交信号発生器（ｋ＝２）を複数段
階で組み合わせて構成しているので、符号効率の低下、
受信機の構成の複雑さ、信号の特性劣化等を招くことな
く、またデータ信号系列全体に多重化信号の情報が含ま
れることになるので、逆拡散課程により不要成分のラン
ダム化が図られるというＷＣＤＭＡ信号の特性を良好に
保持でき、これにより高速伝送を高効率で行うことがで
きる効果がある。

【００８７】この発明によれば、データ信号を受信し復
調する復調器を備えた可変速度伝送装置において、受信
したデータ信号に対して高速アダマール変換を行うＦＨ
Ｔを実行することで、多重化された多重信号を分離識別
する復調手段を備えるように構成したので、ｋ＝２の陪
直交信号を２段階組み合わせて生成した多重数２^J の陪
直交信号を、ＦＨＴと同一構成あるいは同一の処理で復
調可能であり、ＦＨＴの使用により少ない演算数で受信
データを復調可能であり、受信機の構成も複雑となら
ず、また低Ｓ／Ｎ動作に伴う信号特性の劣化も僅かであ
るという効果がある。

【００８８】この発明によれば、データ信号を拡散符号
系列を用いて拡散変調して送信する可変速度伝送方法お
よび可変速度伝送方法および装置において、データ信号
の伝送レートを所定の伝送レートに変換する第１変換手
段と、変換されたデータ信号に対して誤り訂正符号化処
理を行うＦＥＣ処理手段と、ＦＥＣ処理手段から出力さ
れたデータ信号のデータ伝送レートを所定のデータ伝送
レートに変換する多段階の変換器からなる第２変換手段
と、第２変換手段から出力されるデータ信号と同一のデ
ータ伝送レートを持つ制御信号とを入力し、さらにＦＥ
Ｃ処理手段から出力される前記データ信号とを入力し、
陪直交信号を発生する多段階の陪直交信号発生器からな
る変調手段と、変調手段で得られた陪直交信号を用いて
データ信号を２値系列の状態で拡散し伝送する拡散手段
とを備えるように構成したので、電力の大きいデータ部
が陪直交信号で伝送される為、多重化による振幅変動を
伴わないので増幅器であるＨＰＡの動作能力に対する線
形性の要求を緩和可能であるという効果がある。また、
拡散率が異なる場合においても、簡略された多段階陪直
交変調プロセスを経てシングルレベルの多重化陪直交信
号を生成可能で、また冗長な演算を省くことが可能であ
り、このため演算量を削減できるので装置を小型化する
ことが可能であるという効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による可変速度伝送
装置を示すブロック図である。

【図２】 図１に示した実施の形態１の可変速度伝送装
置において、入力信号のデータレートが５１２ｋｂｐｓ
の場合の構成を示すブロック図である。

【図３】 図１に示した実施の形態１の可変速度伝送装
置において、入力信号のデータレートが１０２４ｋｂｐ
ｓの場合の構成を示すブロック図である。

【図４】 図１に示した実施の形態１の可変速度伝送装
置において、入力信号のデータレートが１５３６ｋｂｐ
ｓの場合の構成を示すブロック図である。

【図５】 図１に示した実施の形態１の可変速度伝送装
置において、入力信号のデータレートが２０４８ｋｂｐ
ｓの場合の構成を示すブロック図である。

【図６】 複数段階の陪直交信号発生器（ＢＯＲＴ Ｇ
ＥＮ）におけるデータ系列の入出力を示した説明図であ
る。

【図７】 陪直交信号発生部の詳細を示すブロック図で
ある。

【図８】 この発明の実施の形態２の可変速度伝送装置
を示すブロック図である。

【図９】 図８に示す実施の形態２の可変速度伝送装置
内の陪直交信号発生部からなる適応変調部の構成を示す
ブロック図である。

【図１０】 図８に示す可変速度伝送装置内のＦＥＣ処
理部から出力されたデータを、Ｓ／Ｐコンバータにてシ
リアルパラレル変換して得られるデータパターンを示す
説明図である。

【図１１】 図８に示す可変速度伝送装置としての送信
機から出力された送信信号を受信し復調する受信機とし
ての可変速度伝送装置を示すブロック図である。

【図１２】 図８および図９で示した送信機としての可
変速度伝送装置から送信された送信信号である送信シン
ボルデータを、受信して得られた受信シンボルデータ系
列ｃ０〜ｃ７の復調を行うＦＨＴの動作原理を示す説明
図である。

【図１３】 高速アダマール変換を行うＦＨＴの動作を
示す説明図である。

【図１４】 図１３に示したＦＨＴの高速アダマール変
換プロセスの変換前後のデータを示す関係図であり、多
段階陪直交信号の復調プロセスの詳細を示す説明図であ
る。

【図１５】 この発明の実施の形態３におけるＩＱ多重
方式の可変速度伝送装置を示すブロック図である。

【図１６】 実施の形態３におけるＩＱ多重方式の他の
可変速度伝送装置を示すブロック図である。

【図１７】 従来のコヒーレント・マルチコード・ＤＳ
−ＣＤＭＡにおける上りリンク送信系を示すブロック図
である。

【図１８】 図１７に示す従来の上りリンク送信系にお
ける、インタリーブ後のパイロット挿入を示す説明図で
ある。

【図１９】 データ伝送速度と拡散率との関係を示す説
明図である。

【図２０】 符号多重方式の場合のフレームの構成を示
す説明図である。

【図２１】 データを符号多重してマルチコード多重伝
送する場合の各コードの構成を示す説明図である。

【図２２】 ＩＱ多重方式でのシングルコードの場合に
おけるフレーム構成を示す説明図と、ＱＰＳＫスプレッ
ダ等の変調部を示す構成図である。

【図２３】 ＩＱ多重方式の従来の可変速度伝送装置を
示すブロック図である。

【図２４】 ＩＱ多重方式でのマルチコードの場合にお
けるフレーム構成を示す説明図である。

【図２５】 ＩＱ多重方式の従来の他の可変速度伝送装
置を示すブロック図である。

【図２６】 図２５に示したＩＱ多重方式の従来の可変
速度伝送装置の動作における系列長の異なる直交符号の
関係を示す説明図である。

【符号の説明】

４，１５４ 適応変調部（変調手段）、５，１５７，２
５５ ＱＰＳＫスプレッダ（拡散手段）、１９３，１９
６ 多段階復調器（復調手段）、２５１ 速度変換およ
びＳ／Ｐコンバータ（第１変換手段）、２５２ ＦＥＣ
処理部（ＦＥＣ処理手段）、２５３ Ｓ／Ｐコンバータ
（第２変換手段）、２５４ 多重化ブロック（変調手
段）。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 データ信号を拡散符号系列を用いて拡散
   変調して送信する可変速度伝送装置において、前記デー
   タ信号の伝送レートが所定の伝送レート以下の場合は陪
   直交信号を用いて前記データ信号を２値系列の状態で拡
   散変調し、データ信号の伝送レートが前記所定の伝送レ
   ート以上の場合は前記データ信号の陪直交信号を生成す
   る多段階の陪直交信号発生器を有する変調手段と、前記
   変調手段で得られた陪直交信号を用いて前記データ信号
   を２値系列の状態で拡散し伝送する拡散手段とを備えた
   ことを特徴とする可変速度伝送装置。
2. 【請求項２】 所定の伝送レートとは、５１２ｋｂｐｓ
   （ｋ＝４、入力シンボル数４、多重数４）のデータ伝送
   レートであることを特徴とする請求項１記載の可変速度
   伝送装置。
3. 【請求項３】 データ信号の多重数が２^J （Ｊは正の整
   数、以下同じ）および入力シンボル数が２^J 、多段階の
   陪直交信号発生器の段数がＪ、符号速度が前記データ信
   号のシンボル速度の２^J 倍、および前記データ信号のデ
   ータ系列長が２^J の場合の、多段階の第Ｊ段における前
   記陪直交信号発生器の数は２^J-1 個であることを特徴と
   する請求項１記載の可変速度伝送装置。
4. 【請求項４】 データ信号を受信し復調する復調器にお
   いて、前記受信したデータ信号に対してＦＨＴを実行す
   ることで、多重化された多重信号を分離識別する復調手
   段を備えたことを特徴とする可変速度伝送装置。
5. 【請求項５】 データ信号を拡散符号系列を用いて拡散
   変調して送信する可変速度伝送装置において、前記デー
   タ信号の伝送レートを所定の伝送レートに変換する第１
   変換手段と、変換された前記データ信号に対して誤り訂
   正符号化処理を行うＦＥＣ処理手段と、前記ＦＥＣ処理
   手段から出力されたデータ信号のデータ伝送レートを所
   定のデータ伝送レートに変換する多段階の変換器からな
   る第２変換手段と、前記第２変換手段から出力されるデ
   ータ信号と同一のデータ伝送レートを持つ制御信号とを
   入力し、さらに前記ＦＥＣ処理手段から出力される前記
   データ信号とを入力して陪直交信号を発生する多段階の
   陪直交信号発生器からなる変調手段と、前記変調手段で
   得られた陪直交信号を用いて前記データ信号を２値系列
   の状態で拡散し伝送する拡散手段とを備えたことを特徴
   とする可変速度伝送装置。
6. 【請求項６】 データ信号を拡散符号系列を用いて拡散
   変調して送信する可変速度伝送方法において、前記デー
   タ信号の伝送レートが所定の伝送レート以下の場合は陪
   直交信号を用いて前記データ信号を２値系列の状態で拡
   散変調し、データ信号の伝送レートが前記所定の伝送レ
   ート以上の場合は、多段階の陪直交信号発生器を用いて
   前記データ信号の陪直交信号を生成し、得られた前記陪
   直交信号を用いて前記データ信号を２値系列の状態で拡
   散し伝送することを特徴とする可変速度伝送方法。
7. 【請求項７】 データ信号を拡散符号系列を用いて拡散
   変調して送信する可変速度伝送方法において、前記デー
   タ信号の伝送レートを所定の伝送レートに変換し、変換
   された前記データ信号に対して誤り訂正符号化処理を行
   い、前記誤り訂正符号化処理で得られたデータ信号のデ
   ータ伝送レートを多段階の変換器を用いて所定のデータ
   伝送レートに変換し、得られたデータ信号と同一のデー
   タ伝送レートを持つ制御信号と前記誤り訂正符号化処理
   で得られる前記データ信号とを入力し、多段階の陪直交
   信号発生器を用いて陪直交信号を発生し、得られた前記
   陪直交信号を用いて前記データ信号を２値系列の状態で
   拡散し伝送することを特徴とする可変速度伝送方法。