JP2004511164A - 通信システムの方法および装置 - Google Patents
通信システムの方法および装置 Download PDFInfo
- Publication number
- JP2004511164A JP2004511164A JP2002533479A JP2002533479A JP2004511164A JP 2004511164 A JP2004511164 A JP 2004511164A JP 2002533479 A JP2002533479 A JP 2002533479A JP 2002533479 A JP2002533479 A JP 2002533479A JP 2004511164 A JP2004511164 A JP 2004511164A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- code
- block
- data code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
- Enzymes And Modification Thereof (AREA)
- Micro-Organisms Or Cultivation Processes Thereof (AREA)
Abstract
通信システムにおける効率的な信号処理のための方法および装置を提供する。伝送信号の処理には、1/Rのコード化レートでデータブロックをコード化することが含まれている。コード化することによって、データブロック内の各データビットごとにR個のデータ符号が生成される。RAMブロック(299,600)は、複数のRAMブロックに分割されていて、複数のRAMブロックからデータ符号を同時に読み出して、同相のデータ符号と直角位相のデータ符号とを同時に生成することができる。少なくとも2つのスクランブラー(306および307)を使用して、同相のデータ符号と直角位相のデータ符号とを同時にスクランブルする。スクランブラーの後で、ウォルシュカバリング/加算ブロック(700)は、信号を効率的にウォルシュカバリングおよび加算して、結合された信号を通信システムから伝送する。
【選択図】図5
【選択図】図5
Description
【0001】
I.分野
本発明は、通信の分野に関する。とくに、本発明は、符号分割多重アクセス通信システムにおける伝送信号の高速処理のための新規で向上した方法および装置に関する。
【0002】
II.背景
符号分割多重アクセス(code division multiple access, CDMA)通信システムのような通信システムにおいて、送信機からの伝送信号の効率的な処理は、求められている性能の向上の1つである。このようなCDMAの通信システムの幾つかは、よく知られている。システムの1つには、TIA−EIA−95の標準規格(一般的に、IS−95の標準規格として知られており、ここでは参考文献として取り上げている)に基づいて動作するCDMAの通信システムがある。IS−95の標準規格は、順方向チャンネルのような伝送チャンネルの構造の説明および動作要件を与えている。順方向チャンネルは、基地局から移動局へ方向付けられている。一般的にIS−95の標準規格にしたがう順方向チャンネルの構造では、二進移相キーイング(binary phase−shift keying, BPSK)のデータ変調および二進疑似雑音(pseudo noise, PN)拡散を使用することが必要である。チャンネルをコード化した後で、データビットをBPSK変調器によって変調し、BPSKで変調されたデータ符号を二進PN拡散/変調器へ1つづつ入力することによって拡散する。この場合に、二進PN拡散では、2本の経路、すなわち同相変調用の経路と直角位相変調用の経路とを使用する。各経路において拡散した後は、搬送波変調を行なう。各経路からの搬送波変調された信号は加算し、その後で加算結果を増幅して、アンテナシステムから伝送する。IS−95の順方向チャンネル構造についての特定の要件は、IS−95の標準規格のセクション7に記載されている。
【0003】
通信システムの順方向チャンネル構造は、TIA/EIA/IS−2000(一般的にIS−2000として知られており、ここでは参考文献として取り上げている)においても規定されていて、要件を与えられている。IS−2000の標準規格では、IS−2000の順方向チャンネル構造をセクション3において定義している。IS−2000のシステムは、IS−95のシステムへの後方互換性を有する。IS−2000システムでは、IS−95との互換性のために、順方向チャンネルに対してBPSK変調を行うことが必要であることに加えて、データ符号をQPSKで事前に拡散することが必要である。QPSK拡散/変調では、2つのデータ符号、すなわち同相のデータ符号と直角位相のデータ符号とを変調器へ同時に入力することが必要である。
【0004】
このようなシステムでは、処理時間を節約し、かつコストを低減するために、効率的な信号処理が必要とされている。さらに加えて、CDMAの通信システム内で順方向チャンネルの信号を伝送するための送信機においてデータ符号を効率的に処理するための方法および装置を提供することが、さらに好都合である。
【0005】
概要
ここに開示されている方法および装置は、通信システムにおける効率的な信号処理に関する。コード化処理後に、同相のデータ符号と直角位相のデータ符号とを生成して、効率的な信号処理を容易にしている。RAM構造を分割することにより、同相のデータ符号と直角位相のデータ符号とを同時に生成することを容易にしている。少なくとも2つのスクランブラーを使用して、同相のデータ符号と直角位相のデータ符号を同時に受取って、スクランブルする。ウォルシュカバリング/加算ブロックを用意して、信号を効率的にウォルシュカバーして加算し、結合された信号を通信システムから伝送する。
【0006】
開示されている実施形態の特徴、目的、および長所は、後述の詳細な説明を、一致する参照符号によって全体的に対応して同定している添付の図面と共に参照することによって、より明らかになるであろう。
【0007】
好ましい実施形態の詳細な説明
通信システムにおける効率的な信号処理のための新規で向上した方法および装置を記載する。本明細書では例示的な実施形態をディジタルセルラ電話システムに関連付けて記載している。本発明はディジタルセルラ電話システムに関連付けて使用することが好都合であるが、異なる環境または構成で展開される異なる実施形態を取入れてもよい。概ね、本明細書に記載されている種々のシステムは、ソフトウエア制御プロセッサ、集積回路、またはディスクリートな論理を使用して形成される。本出願全体で参照されるデータ、命令、コマンド、情報、信号、符号、およびチップは、電圧、電流、電磁波、磁界または磁流、光のフィールドまたは粒子、あるいはその組み合わせによって表現していることが特長である。さらに加えて、各ブロック図内に示されているブロックは、ハードウエアまたは方法ステップを表現している。
【0008】
図1を参照すると、順方向チャンネルの構造100の簡略形のブロック図が示されている。順方向チャンネルの構造100は、IS−2000の標準規格にしたがって動作するCDMAシステムにおいて使用される。チャンネルデータビットをチャンネルエンコーダ101へ入力し、コード化されたチャンネルデータ符号を生成する。チャンネルエンコーダ101の機能には、フレーム品質ビットを加えることと、畳込みコーディングまたはターボコーディング、あるいはこの両者を行うこととが含まれる。チャンネルエンコーダ101は、コード化されたチャンネル符号をブロックインターリーバ102へ送り、ブロックインターリーバ102ではインターリービング機能を行う。インターリーブされたデータ符号は、長いコードのスクランブリング/変調器ブロック103へ入力され、長いコードのスクランブリング/変調器ブロック103では、各チャンネル内のデータ符号を長いコードのマスクでスクランブルする。長いコードのスクランブリング/変調器ブロック103では、電力制御符号のパンクチャリングのような他の機能をも行われる。デマルチプレクサ(de−multiplexer, DE−MUX)104では、長いコードのスクランブリング/変調器ブロック103の出力をデマルチプレックスして、データ符号を生成し、QPSKのPN拡散を行なう。QPSKのPN拡散が使用されているので、各クロックサイクルごとにデマルチプレクサ104から2つのデータ符号が同時に出力される。QPSK拡散ブロック105では入力データ符号を変調して、拡散し、拡散されたデータ符号は増幅されて、アンテナシステム(図示されていない)から伝送される。
【0009】
QPSK拡散ブロック105では、各クロックサイクルごとに、入力された少なくとも2つのデータ符号を処理する。インターリーバ102および長いコードのスクランブリング/変調器ブロック103では、各クロックサイクルごとに1つのデータ符号を出力する。したがって、デマルチプレクサ104はデータ符号を累積して、各クロックサイクルごとに2つのデータ符号を出力することが必要である。このため、QPSK拡散ブロック105に2つのデータ符号が入力されたときに“ボトルネック”処理を行うことにより、順方向チャンネルの伝送信号の処理が非効率的になる。
【0010】
通信システムにおいて伝送されるデータブロック201(図2参照)は、1/Rのコード化レートでコード化される。コード化は、上述のチャンネルエンコーダ101によって行われる。コード化レートは、1/2、1/4、または他のコード化レートであってもよい。1データビットのコード化に対して、R個のデータ符号が生成される。したがって、R個のデータブロックが生成される。エンコーダは、1/2のレートでコード化する場合は、2つのデータブロックを出力する。チャンネル構造には、ブロックインターリーバ102のようなブロックインターリーバも構成される。ブロックインターリーバは、(1/2レートでコード化する場合は)2つのデータブロックを受取り、1/4のレートでコード化する場合は、4つのデータブロックを受取る。ブロックインターリーバ102は、1データブロックを入力すると、インターリービング機能にしたがって、データブロック内のデータ符号の位置を再構成し、RAMブロック内へ再構成されたデータを書込み、再構成されたデータブロックをRAMブロックから出力する。
【0011】
ブロックインターリーバ102においてデータ符号を効率的に処理するために、1つのRAMブロックは、2つのRAMブロック202および203へ分割される。受取られたデータブロックのデータ符号は、RAMブロック202および203へ書込まれる。データ符号を書込む順番と、RAM202および203内における各データ符号の位置とは、所定のインターリービング機能にしたがって行われる。インターリービング機能の例は、IS−2000およびIS−95の標準規格に記載されている。インターリーブされたデータ符号を出力するために、データ符号は各データブロックから順次に読み出される。順次の読み出しは、2つのRAMブロック202および203の中の第1のRAMブロックから開始される。順次の読み出しは、続いて2つのRAMブロック202および203の第2のRAMブロックへ進む。順次の読み出しは、2つのRAMブロック202および203の中の第2のRAMブロックにおいて終了する。第1および第2のRAMブロックは、それぞれRAMブロック202であっても、RAMブロック203であってもよい。
【0012】
読み出し機能と書込み機能とは、第1および第2のデータフレームにそれぞれ関係付けられている第1および第2のデータブロックにおいて同時に行われる。書込み機能は第1のデータフレームに関係付けられていて、読み出し機能は第2のデータフレームに関係付けられている。第2のデータフレームは、第1のデータフレームより先に通信システムから伝送される。読み出し機能と書込み機能とは、2組のRAMブロックにおいてそれぞれ同時に行われている。各組には、2つのRAMブロックが構成されている。第1の組298には、RAMブロック202および203が構成されていて、第2の組297には、RAMブロック204および205が構成されている。第1の組へデータ符号を書込む前に、第2の組へデータ符号を書込む。2つの組を保持することによって、第1の組と第2の組とにおいて、書込み機能と読み出し機能とを交互に行うことができる。したがって、書込み機能と読み出し機能とは、常に同時に行われる。
【0013】
各RAMブロック、すなわちRAMブロック202ないし205は、少なくとも1対のRAMサブブロックが構成されるように分割される。RAMブロック202のRAMサブブロックは参照符号212および213で、RAMブロック203のRAMサブブロックは参照符号214および215で、RAMブロック204のRAMサブブロックは参照符号216および217で、RAMブロック205のRAMサブブロックは参照符号218および219で示されている。各対のRAMサブブロックの一方は同相のデータ符号を記憶し、他方は直角位相のデータ符号を記憶する。各サブブロックには、同相のデータ符号または直角位相のデータ符号が記憶される。各データ符号の位置は、インターリービング機能にしたがって決定される。データ符号の順次の読み出しには、RAMサブブロックを同時に読み出すことが含まれている。したがって、各読み出しステップでは、同相のデータ符号と直角位相のデータ符号とが、各ブロックサイクルにおいて同時に生成される。例えば、RAMブロック204を参照すると、読み出し機能により、サブブロック216および217から、各RAM位置のデータビットを読み出すことができる。同相のデータ符号と直角位相のデータ符号とはサブブロック216および217にそれぞれ記憶されているので、同相のデータ符号および直角位相のデータ符号は同時に読み出されて、生成される。
【0014】
QPSK拡散器は、同相のデータ符号と直角位相のデータ符号とを入力することが必要であり、また通信システムの送信機内の一連の信号処理ブロックの中の1つであるので、各クロックサイクルごとに同相のデータ符号と直角位相のデータ符号を同時に生成することは、QPSK拡散器にとって有益で、かつ効率的である。QPSK拡散器において2つのデータ符号が一度に処理されるときは、既に記載したような“ボトルネック”処理は行わなくてもよい。したがって、送信機においてより効率的に信号を処理することができる。
【0015】
図3を参照すると、送信機300の信号処理についての例示的なブロック図が示されている。送信機300は、CDMA信号、例えば順方向チャンネルのCDMA信号を送るのに適している。送信機300には、チャンネルデータをコード化するためのチャンネルエンコーダ301が構成されている。種々のチャンネルに対応するエンコーダの1例は、IS−2000の標準規格、および他の同様の標準規格、例えばWCDMAの標準規格に記載されている。チャンネルエンコーダ301では、畳込みコーディング、ターボコーディング、符号の加算、および反復が行われる。入力されたデータビットをコード化して、コード化されたデータ符号を生成する。データビットという用語とデータ符号という用語とは、ある点で互換性がある。1つのデータ符号は、変調およびコード化方式に依存して、数個のデータビットによって表わすことができる。エンコーダ301は、1データビットの入力に対して、コード化レートに依存して、複数のデータ符号を生成する。幾つかのコード化レートが可能である。例えば、IS−2000の標準規格にしたがって動作するシステムでは、1/2、1/4、1/3、および1/6のコード化レートが全て可能である。1/2のレートでコード化する場合は、1データビットの入力に対して、2つのデータ符号を生成し、1/4のレートの場合は、4つのデータ符号を生成する。したがって、データブロック201のようなデータブロックがエンコーダ301へ入力されるとき、1/2のレートでコード化する場合には、2つのデータブロックが生成され、1/4のレートでコード化する場合には、4つのデータブロックが生成される。
【0016】
コード化されたデータ符号は、ブロックインターリーバ302へ送られ、ブロックインターリーバ302はデータブロックをインターリーブする。インターリーバの基本的な動作は、この技術において、よく知られている。インターリーバ302へ入力されたデータ符号は、インターリーバ機能にしたがって再構成される。インターリーブされたデータ符号は出力される。QPSK拡散器310は、送信機300の一連の信号処理ブロックの1つであるので、インターリーバ302が各クロックサイクルごとに同相のデータ符号と直角位相のデータ符号とを同時に出力することは有益で、かつ効率的である。複数のデータ符号、例えば、QPSK拡散器では同相のデータ符号と直角位相のデータ符号とが、同時に処理されるときは、“ボトルネック”処理は行われない。RAMブロック202、203または204、205、あるいはこの両者について記載した処理を使用して、同相のデータ符号と直角位相のデータ符号とを同時に生成してもよい。したがって、インターリーバ302に同様のRAM構造を構成してもよい。
【0017】
QPSK拡散を行う前には、各チャンネルに割り当てられた長いコードまたはチャンネルのユーザ、あるいはこの両者にしたがって、コード化されたデータ符号をスクランブルすることが必要である。長いコードのスクランブラーの動作はよく知られており、例えばIS―2000の標準規格に記載されている。データ符号を長いコードでスクランブルするには、長いコードを生成する必要がある。長いコードを生成するには、長いコード生成器303が必要である。ブロックインターリーバ302は同相のデータ符号と直角位相のデータ符号を同時に生成するので、長いコード生成器303は長いコードビット流304および305を同時に供給する。長いコード流304は、I−スクランブラー306において同相のデータ符号をスクランブルするのに使用され、長いコード流305は、Q−スクランブラー307において直角位相のデータ符号をスクランブルするのに使用される。同相のデータ符号と直角位相のデータ符号とは、I−スクランブラー306およびQ−スクランブラー307へそれぞれ送られて、データをスクランブルする処理を行われ、スクランブルされた同相のデータ符号311および直角位相のデータ符号312がそれぞれ生成される。
【0018】
スクランブリング処理に使用する長いコード流は、I−スクランブリング処理とQ−スクランブリング処理とでは異なる。長いコード生成器303は異なるタップにおいて長いコード流304および305を出力する。長いコード流304はI−マスクを使用して、長いコード流305はQ−マスクを使用してそれぞれ生成される。長いコード流305は、長いコード流304よりも、使用されているマスクにしたがって定数か、または可変数のコード数分、先に生成される。例えば、長いコード流304は、64個のコード符号分、長いコード流305よりも先に生成される。長いコード生成器303内では、コード符号流から成る長いコードを生成する。このコード符号流を2つの異なる位置、例えば64個の符号分離れた位置でタップして、長いコード流304および305を生成する。同相のデータ符号および直角位相のデータ符号は、I−スクランブラー306において長いコード流304によってスクランブルされ、直角位相のデータ符号は、Q−スクランブラー307において長いコード流305によってスクランブルされる。スクランブルされた同相のデータ符号311と直角位相のデータ符号312とは、同時に生成される。スクランブルされた同相のデータ符号と直角位相のデータ符号とは、QPSK拡散器310へ同時に送られて、QPSK拡散方式にしたがって拡散される。このようにして、送信機310において伝送信号は効率的に処理される。
【0019】
拡散器310における処理には、QPSK拡散の前に、ウォルシュカバー処理を行うことが含まれる。各ユーザまたはチャンネルは、ユニークなウォルシュカバーを有する。ウォルシュカバーの処理は、よく知られており、IS−2000の標準規格には、その例が記載されている。QPSK拡散の後に、生成された信号を搬送波変調して、スペクトラム拡散信号313を生成し、通信システムから伝送する。
【0020】
さらに加えて、伝送信号の処理効率は、ブロックインターリーバ302において一方のフレームのデータ符号を読み出して、その間に他方のフレームのデータ符号を書込むことによって向上する。一方のデータフレームのデータ符号の書込みと、他方のデータフレームのデータ符号の読み出しとを容易にするために、ブロックインターリーバ302には、図2に示したRAMブロック299が構成される。RAMブロック299は、2組のRAMブロック297および298へ分割される。各組には、2つのRAMブロックが構成される。RAMの組298の場合にはRAMブロック202および203が構成されていて、組297の場合には、RAMブロック204および205が構成されていることが示されている。RAMブロック202ないし205は、より大きいRAMブロック299の一部分であると考えられる。第1のデータフレームのデータ符号を書込むときは、データ符号は、2組のRAMブロック297および298の中の第1の組へ書込まれる。書込みは、所定のインターリービング機能にしたがって行われる。第2のデータフレームからデータ符号を読み出すときは、データ符号は、2組のRAMブロック297および298の中の第2の組から順次に読み出される。第1の組は、あるときは組298であり、別のときは組297である。同様に、第2の組は、あるときは組297であり、別のときは組298である。したがって、一方の組へデータが書込まれている間に、他方の組からはデータが読み出されている。
【0021】
読み出し処理は、各RAM位置において順次に行われる。例えば、RAMの組297では、順次の読み出しは、2つのRAMブロック204および205の中の第1のRAMブロック、例えばRAMブロック204から開始され、続いて2つのRAMブロック204および205の中の第2のRAMブロック、例えばRAMブロック205へ進む。順次の読み出しは、RAMの組297の中の2つのRAMブロック204および205の中の第2のRAMブロック205において終了する。RAMブロック299では、各RAMブロックは、少なくとも2つのRAMサブブロックへ分割されていて、同相のデータ符号および直角位相のデータ符号が記憶される。各読み出しステップでは、2つのデータ符号、すなわち同相のデータ符号と直角位相のデータ符号とを読み出す。各順次の読み出しステップでは、2つのRAMサブブロックを同時に読み出して、同相のデータ符号と直角位相のデータ符号を同時に生成する。同相のデータ符号をI−スクランブラー306へ、直角位相のデータ符号をQ−スクランブラー307へそれぞれ同時に入力して、伝送信号の処理効率を向上する。
【0022】
RAM構造299に書込みポインタ(図面には簡略化のために記載されていない)を構成し、書込みポインタによって2組のRAMブロック297および298の中の第1の組のRAMブロックへデータ符号を書込む。RAM構造に関係する書込みポインタの動作は、この技術においてよく知られている。書込みポインタは、ブロックインターリーバ302において使用されている所定のインターリービング機能にしたがって、入力データ符号を書込むようにプログラムされる。さらに加えて、RAM構造299には、データビットを順次の読み出すための読み出しポインタも構成される。例えば、組297において読み出し処理を行うとき、読み出しポインタはRAMブロック204から順次に読み出しを開始し、続いてRAMブロック205へ進む。組297および298の中の2つのRAMブロックの中の各RAMブロックには、少なくとも2つのサブブロックが構成されている。2つのRAMサブブロックの一方では、書込みポインタによって同相のデータ符号を記憶し、他方では直角位相のデータ符号を記憶する。2つのRAMサブブロックは、それぞれの順次の読み出しにおいて、読み出しポインタを介して同時に読み出され、同相のデータ符号と直角位相のデータ符号とが同時に生成される。
【0023】
図4を参照すると、例示的な通信システム400のブロック図が示されている。通信システム400には、陸上ネットワーク401に接続された基地局410が含まれる。陸上ネットワーク401は、通信システム400のユーザを陸上電話接続およびデータネットワーク接続のような陸上接続により接続する。基地局410は他の基地局(簡略化のために、図示されていない)へも接続される。通信システム400の無線ユーザは、移動局451ないし453のような多数の移動局である。移動局は3つだけ示されているが、通信システム400には、システムの容量に依存して、任意の数の移動局を構成することができる。移動局は、音声情報およびデータ情報のような情報を送受信するために、基地局410との通信リンクを保持する。基地局410と各移動局との間の通信リンクには、基地局から移動局への順方向リンクと、各移動局から基地局への逆方向リンクとが含まれる。逆方向リンクおよび順方向リンクの種々の構成は、IS−95、IS−2000、およびW−CDMAの標準規格に記載されている。基地局410には、順方向リンク信号を伝送するための送信機300が構成される。
【0024】
チャンネルデータビットは、順方向リンク上でチャンネルエンコーダ310へ送られる。チャンネルデータは、陸上ネットワーク401または他の可能な資源によって生成される。2以上の宛先ユーザのためのチャンネルデータが生成され、チャンネルエンコーダ301へ送られる。コード化されたデータ符号はブロックインターリーバ302へ送られ、ブロックインターリーバ302では、インターリービング機能にしたがって各チャンネルのデータ符号をインターリーブする。チャンネルエンコーダ301は2以上のチャンネルのチャンネルデータビットをコード化するので、ブロックインターリーバ302は、順方向リンクの通信の2以上のチャンネルと関係付けられているコード化されたデータ符号を受取る。インターリーブされたデータ符号には、既に記載したような長いコードのスクランブリング処理を行う。長いコードは、各チャンネルに割り当てられる。各チャンネルのインターリーブされたデータ符号には、順方向リンク上で、関係付けられている長いコードのスクランブリング処理を行なう。各チャンネルの長いコードでスクランブルされたデータ符号をQPSK拡散器310へ送り、結合された順方向リンク信号を形成する。とくに、種々の開示されている実施形態の有益な態様は、順方向リンクの応用において、より明らかである。したがって、幾つかの順方向リンクチャンネルを結合して順方向リンク信号を生成するとき、順方向リンク方向における信号の効率的な処理に関する種々の開示されている実施形態にしたがって、ブロックインターリーバ302は構成される。
【0025】
図5を参照すると、QPSK拡散器310のブロック図が示されている。図示されているQPSK拡散器310では、ウォルシュカバー処理、各順方向リンクチャンネルの信号を加算するための加算処理、複合乗算器処理、ベースバンドフィルタリング処理、および搬送波変調処理といった処理を行って、信号313を生成し、信号313を増幅して、基地局410から受信可能範囲内の移動局へ伝送する。QPSK拡散器310では、種々の構成の拡散器において行われる処理をほぼ全て行う。順方向リンク方向の各チャンネルには、普通は、ウォルシュコードが割り当てられている。長いコードのスクランブリングの後で、生成されたI−信号およびQ−信号にウォルシュカバー処理を行なう。各チャンネルのウォルシュカバー処理は、ウォルシュカバーブロック510に示されている。ブロック510におけるウォルシュカバー処理には、割り当てられたウォルシュ機能によって、入力されたI−信号311およびQ−信号312を乗算して、ウォルシュカバーされたI−信号506およびQ−信号507を生成することが含まれる。
【0026】
順方向リンク上で他のチャンネルが結合されるときは、他のチャンネルのI−信号541およびQ−信号542を、ウォルシュカバーブロック510におけるウォルシュカバー処理と同様に、それぞれのウォルシュコードでカバーして、加算ブロック543および544へ入力する。I−信号541およびQ−信号542には、ウォルシュカバー処理の前に、コード化処理およびブロックインターリービング処理を行ない、I−信号311およびQ−信号312について記載した長いコードのスクランブリング処理と同様の長いコードのスクランブリング処理を行なう。I−信号506および541は、ウォルシュカバー処理の後で、加算ブロック543において加算し、Q−信号507および542は加算ブロック544において加算する。加算信号は、結合されたI−信号545および結合されたQ−信号456になる。
【0027】
QPSK拡散器310内の次の処理には、PNI系列547およびPNQ系列548による複合乗算器処理570が構成されている。PNI系列547はI−チャンネルのPN系列であり、PNQ系列548はQ−チャンネルのPN系列である。結合されたI−信号545および結合されたQ−信号546は、PNI系列547およびPNQ系列548によって複合乗算される。複合乗算器処理570には、信号545および546を拡散して、I−信号571およびQ−信号572を生成することが含まれる。I−信号571およびQ−信号572には、ベースバンドフィルタ573および574を使用してフィルタする。フィルタされたI−信号571およびQ−信号572には、乗算器575および576を使用して、搬送波変調をする。生成された信号を結合器577において結合して、結合信号313を生成する。信号313を増幅して、基地局410のアンテナから伝送する。
【0028】
図6を参照すると、RAM構造600を分割することにより生成された複数のRAMブロック、例えばRAMブロック601ないし603が示されており、このように分割することにより、効率的なインターリービング処理を、順方向リンク信号によって結合された順方向チャンネルに関係付けて行うことができる。3つに分割されたブロックのみが示されているが、分割されたRAMブロックの数は、3つ以外であってもよい。各RAMブロック601ないし603は、2つのRAMブロックの組へ分割されている。例えば、RAMブロック601は、2つのRAMブロックの組610および611へ分割され、同様にRAMブロック602は、2つのRAMブロックの組620および621へ分割され、RAMブロック603は、2つのRAMブロックの組630および631へ分割されている。さらに加えて、各組には、2つのRAMブロックが構成されている。例えば、組610の場合には、RAMブロック612および613が構成されていて、組611の場合には、RAMブロック614および615が構成されている。
【0029】
各RAMブロック601、602、および603は、順方向リンクの1チャンネルとそれぞれ関係付けられている。複数のRAMブロック601ないし603の各々は、チャンネルに関係するデータを保持している。データを記憶するために、データ符号は、2つのRAMブロックの組の中の第1の組のRAMブロックへ書込まれる。RAMブロック601の場合に、第1のRAMブロックの組は、あるときは、組610であり、別のときは、組611である。データは、所定のインターリービング機能にしたがって書込まれる。複数のRAMブロック601ないし603において各々のデータを読み出すために、読み出しポインタは、2つのRAMブロックの組の中の第2の組からデータ符号を順次に読み出す。RAMブロック601の場合に、第2の組は、あるときは、組610であり、別のときは、組611である。第1の組においてデータを書込んでいるときは、第2の組ではデータを読み出している。複数のRAMブロック601ないし603の各々へのデータの書込みは、同時に行われる。さらに加えて、複数のRAMブロック601ないし603の各々からのデータの読み出しも、同時に行われる。
【0030】
複数のRAMブロック601ないし603の各々における順次の読み出しは、第2の組の中の第1のRAMブロックから始める。例えば、第2の組が組611であるときは、データの順次の読み出しは、ブロック614から始める。順次の読み出しは、第2の組の中の第2のRAMブロック、すなわち、この例にしたがうと、RAMブロック615へ進む。順次の読み出しは、第2の組の中の第2のRAMブロック、すなわち、この例にしたがうと、RAMブロック615において終了する。
【0031】
複数のRAMブロック601ないし603の各々において、各組の中の2つのRAMブロックの中の各ブロックは、少なくとも2つのRAMサブブロックへ分割されている。2つのRAMサブブロックの一方には、書込み処理によって、同相のデータ符号が記憶され、他方のRAMサブブロックには、直角位相のデータ符号が記憶される。RAMサブブロックは順次の読み出しの各ステップにおいて同時に読み出され、同相のデータ符号および直角位相のデータ符号が同時に生成される。したがって、複数のRAMブロック601ないし603からデータが読み出されるとき、各RAMブロックから同相のデータ符号および直角位相のデータ符号が同時に生成される。したがって、複数のRAMブロック601ないし603に対応付けられている3本の順方向チャンネルと関係付けられている同相のデータ符号と直角位相のデータ符号とが、同時に生成される。データ符号を同時に生成することにより、伝送信号の処理効率は向上する。
【0032】
各RAMの組は、1データフレームのデータビットを保持している。例えば、RAM612および613から構成されているRAMの組610は、1つのデータフレームを満たすデータを保持している。各RAMブロック601、602、および603は順方向リンクの1チャンネルと関係付けられているので、各ブロックは1チャンネルのデータを保持し、このデータが記憶されたり、読み出されたりする。例えば、1本のチャンネルにおいて、組610へデータが書込まれている一方で、組611からはデータが読み出されている。他のRAMブロックにおいても、他のチャンネルに対して同様のことが行われており、RAMブロック内の一方の組へデータが書込まれている一方で、同一RAMブロック内の他方の組からはデータが読み出されている。
【0033】
各チャンネルの各データフレームには、一定数のデータビットが構成されている。したがって、RAMブロック601、602、および603の読み出し処理を簡単にすることができる。例えば、読み出しポインタ691が、RAMの組611内のRAM位置からデータを読み出しているときは、読み出しポインタ692は、組621内の別のRAM位置を指示している。読み出しポインタ692は、読み出しポインタ691と常に一定の位置関係にある。例えば、読み出しポインタ691が組611内の第1のRAM位置を指示しているときは、読み出しポインタ692は組621内の第1のRAM位置を指示している。読み出しポインタ691と692との間の一定のずれは、RAMブロック、例えばRAMブロック601および602の大きさに等しい。RAM構造600は、複数のRAMブロック、例えばRAMブロック601ないし603に分割されていて、かつ各RAMブロックのRAM位置の数は等しいので、他の読み出しポインタ間のずれも、一定に維持されることになる。したがって、全ブロックにおける読み出し処理では、読み出しポインタ691ないし693のような全読み出しポインタに対して、1つの読み出しのずれを使用することになる。したがって、RAMブロック601ないし603からのデータの読み出しは、各RAMブロックの読み出しポインタの位置を計算する処理をできるだけ少なくすることによって簡潔になる。
【0034】
RAM構造600は、任意の数のRAMブロックに分割されていて、かつ各RAMブロックのRAM位置の数は等しい。RAM構造600内のRAMブロック数は、チャンネルのインターリービング動作を取扱う集積回路が処理するチャンネル数に等しい。簡潔にするために、3本の異なるチャンネルに対応付けられた3つのRAMブロック601、602、および603が示されているが、RAMブロック数は、チャンネル数に等しく対応していれば、3つ以外であってもよい。3つの読み出しポインタ691、692、および693は、3本の異なるチャンネルに対応している。3本の全チャンネルにおけるブロックインターリービング処理を取扱うには、読み出しポインタ692および693を読み出しポインタ691から一定量のインクリメントをした位置に設定する。したがって、RAM構造600の動作を制御するのに必要なことは、1つの読み出しポインタを、多数の一定のずれ量で処理することのみである。このような簡潔化により、マルチチャンネルシステムにおいてインターリービング処理を効率的に行うことができる。
【0035】
図4を再び参照すると、基地局410が送信するパイロットチャンネルは、受信可能領域内の全ての移動局によって受信される。パイロットチャンネルの働きは、よく知られており、IS−95、IS−2000、およびWCDMAの標準規格に記載されている。パイロットチャンネルは移動局へ送られて、移動局が伝搬チャンネルの特徴を判断するのを助ける。パイロットチャンネル情報は、他のチャンネル、例えばトラヒックチャンネル、ページングチャンネル、および他の制御チャンネルをデコードする際に使用される。各順方向リンクチャンネルのフレームのタイミングは、パイロットチャンネルのPN系列から測定されたフレームのタイミングとずれている。これは、一般的にフレームずれと呼ばれる。フレームずれは、順方向リンク信号において発生する可能性のある大きい電力変動を防ぐように働く。幾つかの順方向リンクチャンネルではフレームずれは共通しているが、他の順方向リンクでは異なるフレームずれが割り当てられる。パイロットチャンネルのPN系列430は、26.6ミリ秒ごとに反復される。順方向リンクのフレームずれは、パイロットチャンネルのPN系列430の最初から測定される。フレーム時間ずれ431(フレームずれ“0”)では、フレームの最初は、パイロットチャンネルのPN系列430の最初と一致している。フレーム時間ずれ432(フレームずれ“1”)では、フレームの最初は、パイロットチャンネルのPN系列430の最初から、所定のチップ数分、おそらくは1.25ミリ秒に等しい時間がずれている。フレーム時間ずれ433(フレームずれ“2”)では、フレームの最初は、パイロットチャンネルのPN系列430の最初から、所定のチップ数分、おそらくは1.25ミリ秒の2倍、すなわち2.5ミリ秒に相当する分の時間がずれている。順方向リンクの1フレームは、20ミリ秒に等しい。したがって、各時間ずれは、直ぐ次の時間ずれと1.25ミリ秒ずれているので、一方のフレームずれの最初が、他方のフレームずれの最初と一致するまでに、予想されるフレーム時間ずれは16個である。2以上のチャンネルが、同じフレームずれを使用してもよい。
【0036】
RAMブロック601ないし603は、3つの異なるチャンネルと対応して関係付けられる。チャンネルは、異なるフレームずれ、例えば、フレームずれ431ないし433を使用することができる。RAMブロック601ないし603に対応するチャンネルは、フレームずれ0、1、2をそれぞれ有する。したがって、各ブロックにおけるデータの書込みは、時間ずれにしたがってシフトする。例示的に、図6を参照すると、RAMブロック601ないし603には、斜線部分が示されている。斜線部分は、所与の時間にデータがおそらく書込まれるRAM位置を示している。例えば、RAMブロック601において、斜線部分は、RAM612および613、すなわちRAM612の最初から、RAM613の最後までを占めている。RAMブロック602と関係付けられているチャンネルの時間ずれが“1”であり、時間ずれ“1”が1.25ミリ秒の時間ずれであるときは、RAMブロック602内の斜線部分の最初は、1データフレーム中の1.25ミリ秒を占めるデータ符号数に等しいRAM位置数分をシフトされる。対応して、斜線部分は、組620から組み621へ同じ量分を動かさられる。RAMブロック603に関係付けられているチャンネルの時間ずれが“2”であり、時間ずれ“2”が1.25ミリ秒の2倍(すなわち、2.5ミリ秒)の時間がずれているときは、RAMブロック603内の斜線部分の最初は、1データフレームの中の2.5ミリ秒を占めるデータフレーム数に等しいRAM位置数分をシフトされる。
【0037】
読み出しポインタ691ないし693は、各RAMブロック内の同じ位置をそれぞれの指示し続けるので、各チャンネルのそれぞれのデータ出力は、フレーム時間ずれに等しい時間量分をシフトされることになる。これは、データフレーム670ないし672のタイミングを参照することによって分かる。フレームずれ“0”のデータフレーム670は、RAMブロック601から読み出されるデータフレームである。フレームずれ“1”のデータフレーム671は、RAMフレーム602から読み出されるデータフレームである。データフレーム671の最初は、データフレーム670の最初から1.25ミリ秒に等しい量の時間がずれていることに注意すべきである。フレームずれ“2”のデータフレーム672は、RAMブロック603から読み出されるデータフレームである。データフレーム672の最初は、データフレーム670の最初から2.5ミリ秒に等しい量の時間がずれていることに注意すべきである。したがってRAMブロックへ対応するフレームずれでデータを書込むとき、異なるフレームずれのデータフレームのデータの読み出しが簡単になる。
【0038】
フレームずれ“0”のデータフレーム670では、データの順次の読み出しは、RAMブロック614から始め、続いてRAMブロック615へ進み、RAMブロック615において終了する。フレームずれ“1”のデータフレーム671では、順次の読み出しは組621から始めるが、時間ずれに相当するデータ符号数は無視されるか、または捨てられる。データフレーム671の順次の読み出しは、続いて組620へ進む。順次の読み出しは組621において終了する。組621から読み出されたデータ符号数は、組620において捨てられた、または無視されたデータ符号数に等しい。フレームずれ“2”のデータフレーム672では、順次の読み出しは組631から始めるが、時間ずれに相当するデータ符号数が無視されるか、または捨てられる。データフレーム672の順次の読み出しは、続いて組630へ進む。順次の読み出しは、組631において終了する。組631から読み出されたデータ符号数は、組630において捨てられたか、または無視されたデータ符号数に等しい。
【0039】
データフレーム、例えばデータフレーム201の伝送では、データフレームに、チャンネルエンコーダ301においてコード化処理を行ない、次にブロックインターリーバ302においてインターリービング処理を行なう。種々のコード化レートが可能である。1データビットの入力に対して、例えば1/2のコード化レートでは2つのデータ符号、1/4のコード化レートでは4つのデータ符号が生成される。インターリービング処理の次には、BPSK拡散またはQPSK拡散が行われる。BPSK拡散では、よく知られているように、Q−レッグの拡散処理は、ゼロに事前設定されている。IS−95の標準規格には、BPSK拡散の要件が記載されている。これは、示されている無線構成1および2の情況にあたり、IS−2000の標準規格に記載されている。無線構成1および2は、IS−2000の標準規格に、IS−95の標準規格との後方互換性の一部として記載されている。IS−2000に記載されている無線構成3ないし9では、QPSK拡散が要求される。したがって、IS−2000の標準規格にしたがって動作する通信システムでは、BPSK拡散とQPSK拡散とに対応していることが要求される。効率的に信号を処理するために、RAM構造600は、BPSK拡散およびQPSK拡散の両者とのインターフェイスを処理するための容量を有することが必要である。
【0040】
RAM構造600内の各RAMブロックのサイズは、8つのRAM列に設定されている。前半の4列は第1の組に割り当てられ、後半の4列は第2の組に割り当てられている。伝送信号の効率的な処理において、第1の組へデータが書込まれている一方で、第2の組からはデータが読み出されていることを記載した。例えば、RAMブロック601は、列681ないし688へ分割されている。前半の4列は第1の組、すなわち組610を形成し、後半の4列685ないし688は第2の組、すなわち組611を形成している。各列は、1つのデータフレーム201内に構成されているデータビットを保持するのに十分な長さを有する。各列は、192個のデータ符号を保持するように設定される。各列は、サブブロックであると考えられる。各列は、同相のデータ符号または直角位相のデータ符号の何れかを保持する。
【0041】
インターリーバ処理の後のBPSK拡散では、直角位相のデータ符号を保持するように割当てられている列は、全てゼロのデータ符号で満たされる。したがって、BPSK拡散においてデータ符号が読み取られるときは、全てゼロ値の直角位相のデータ符号を使用して、BPSK拡散を行う。例えば、サブブロック687は同相のデータ符号を記憶し、サブブロック688は直角位相のデータ符号を保持する。BPSK拡散の場合は、サブブロック688内に記憶されているデータ符号は、全てゼロであるか、または読み出し処理中は、記憶されているデータ符号は無視されて、ゼロに置換される。IS−2000の標準規格に基づく無線構成1および2にしたがう順方向チャンネルの構成では、BPSK拡散で1/2のレートでチャンネルをコード化することが要求される。この場合は、1データフレームのデータビットをコード化すると、2つのデータフレームに相当する数のデータ符号が生成され、2つのサブブロックが満たされることになる。例えば、組610が、インターリーブされたデータ符号を書込むのに使用されているときは、サブブロック681および683が必要とされる。サブブロック682および684はゼロで満たされるか、または読み出し処理中は、記憶されている値は無視され、ゼロ値に置換される。
【0042】
無線構成3および5では、1/4のコード化レートで、QPSK拡散が行われる。したがってエンコーダは、1つのデータフレームの入力に対して、4つのデータフレームに相当する数のデータ符号を生成する。この場合に、例えば、組610が、インターリーブされたデータを書込むのに使用されているときは、サブブロック681ないし684内のRAM位置の全てが、インターリーブされたデータの全てを記憶するのに必要とされる。同相のデータ符号はサブブロック681および683内に書込まれ、直角位相のデータ符号はサブブロック682および684に書込まれる。
【0043】
無線構成4では、1/2のコード化レートで、QPSK拡散が使用される。この場合は、エンコーダは、1データフレームの入力に対して、2つのデータフレームに相当する数のデータ符号を生成する。各組には、4つのRAM列が構成されているので、無線構成4で生成されたコード化されたデータは、4つのRAM列に書込まれるが、RAM位置の少なくとも一部はスキップされる。例えば、列687および688を使用するときは、コード化されたデータはRAM位置0、2、4、...190、192に書込まれ、一方でRAM位置1、3、...、191はスキップされる。読み出し処理中は、RAM位置1、3、...、191は無視される。QPSKの処理では、列687および688内のRAM位置0、2、4、...、190、192は、それぞれ同相のデータ符号および直角位相のデータ符号ごとに、同時に読み出される。したがって、異なる無線構成において読み出しポインタの位置を計算するための処理は簡単になる。
【0044】
伝送信号の効率的な処理のためにウォルシュカバー処理および加算処理を行うことも効果的である。各チャンネルのデータ符号にウォルシュカバー処理を行なって、ウォルシュカバーされたデータ符号を生成する。ウォルシュカバー処理には、データ符号をウォルシュ符号で乗算することが含まれる。1つのウォルシュ符号は、多数のチップ、例えば64個のチップから構成される。したがって、各データ符号ごとに、64個のチップが生成される。同相のデータ符号および直角位相のデータ符号には、ブロック510に示したように、個別のウォルシュカバー処理を行なう。異なるチャンネルのウォルシュカバーされたデータ符号を加算して、加算信号を形成し、2以上の順方向チャンネルが構成されている1つの順方向リンク信号を伝送する。同相のデータのウォルシュカバーされた符号の加算処理はブロック543に示されていて、直角位相のデータのウォルシュカバーされた符号の加算処理はブロック544に示されている。このようにして、効率的なウォルシュカバリングおよび加算処理を行うことが好都合である。
【0045】
図7を参照すると、結合されたウォルシュカバーされた信号545および546を生成するための処理ブロック700のブロック図が示されている。信号545および546を生成するための処理は同じである。信号545はI信号を表わし、信号546はQ−信号を表わす。RAMブロック600は、RAMの組601ないし603から各チャンネルごとに同相のデータ符号と直角位相のデータ符号とを同時に生成する。直角位相のデータ符号は参照符号701ないし703で示されていて、同相のデータ符号は参照符号711ないし713で示されている。直角位相のデータ符号701ないし703の各々は、長いコードのスクランブリングブロック751へ送られ、スクランブルされた直角位相のデータ符号761ないし763が生成される。同相のデータ符号711ないし713の各々は、長いコードのスクランブリングブロック750へ送られ、スクランブルされた同相のデータ符号771ないし773が生成される。符号771および761は、第1のチャンネルと関係付けられていて、ウォルシュコードW0を割り当てられている。符号772および762は、第2のチャンネルと関係付けられていて、ウォルシュコードW1を割り当てられている。符号773および763は、第3のチャンネルと関係付けられていて、ウォルシュコードW2を割り当てられている。データ符号771ないし773および761ないし763は、ウォルシュカバリング/結合ブロック781ないし786へ送られる。データ符号は、バッファ790を使用して緩衝するか、さもなければ直接に送る。
【0046】
ウォルシュカバリング/結合ブロック781ないし783は、同相のデータ符号771ないし773を受取る。ブロック781では、乗算器791はデータ符号771を、割り当てられたウォルシュコードW0で乗算する。ブロック782では、乗算器792は、乗算器791が乗算するのにかかる時間から1チップ時間に少なくとも等しい時間分を遅延させて、データ符号772を、割り当てられたウォルシュコードW1で乗算する。ブロック783では、乗算器793は、乗算器792が乗算するのにかかる時間分から1チップ時間に少なくとも等しい時間分を遅延させて、データ符号773を、割り当てられたウォルシュコードW2で乗算する。ブロック781内のウォルシュカバーされたデータ符号は、ブロック782内のデータ符号よりも1チップ時間分、ブロック783内のデータ符号よりも2チップ時間分、先に生成される。ブロック781内のウォルシュカバーされたデータ符号は、ブロック782内のウォルシュカバーされたデータ符号よりも先に用意されるので、ブロック781内のウォルシュカバーされたデータ符号は、ブロック782においてウォルシュカバーされたデータ符号が生成されるのと同時に、加算器775へ送られて、加算される。加算された結果は、バッファ778に記憶される。この時点では、バッファ778は、ブロック781および782によって生成された第1のデータ符号の加算結果を保持している。この加算結果は、ブロック783においてウォルシュカバーされたデータ符号が生成されるより、少なくとも1チップ時間分先に用意される。バッファ778からの加算結果は加算器776へ送られて、乗算器793によって生成されたウォルシュカバーされたデータ符号と加算される。加算結果は、バッファ779内に入れられる。この時点では、バッファ779は、データ符号711ないし713と関係付けられている3つのチャンネルの第1のデータ符号の加算結果であるデータ符号を保持している。加算結果はバッファ779から、信号545の第1の符号として送られる。1データブロックは192個のデータ符号を保持するので、この処理を他の全データ符号に対して反復して、信号545のウォルシュカバーされた加算されたデータ符号を生成する。
【0047】
例えば、ブロック782内で第1のデータ符号を処理しているときに、ブロック781内では第2のデータ符号を処理している。その結果、ブロック782が第2のデータブロックを処理しているときは、ブロック781では第2のデータ符号は生成されていて、バッファ777内に入れられていて、バッファ777から出力されて、ブロック782において生成された第2のデータ符号と加算される。同様に、ブロック783が第2のデータ符号を処理しているときは、ブロック782ではウォルシュカバーされた加算された第2のデータ符号は用意されていて、バッファ778内に入れられていて、加算器776へ送られて、乗算器793によって生成された第2のウォルシュカバーされたデータ符号と加算される。加算された結果は、バッファ779内に入れられ、信号545の第2のデータ符号として使用される。この処理は、他のデータ符号に対して反復され、信号545を生成する。
【0048】
ウォルシュカバリング/結合ブロック784ないし786は、直角位相のデータ符号701ないし703を受取る。ブロック784では、乗算器794はデータ符号761を、割り当てられたウォルシュコードW0と乗算する。ブロック785では、乗算器795は、乗算器794が乗算するのにかかった時間から1チップ時間に少なくとも等しい時間分を遅延させて、データ符号762を、割り当てられたウォルシュコードW1と乗算する。ブロック786では、乗算器796は、乗算器795が乗算するのにかかった時間から1チップ時間に少なくとも等しい時間分を遅延させて、データ符号763を、割り当てられたウォルシュコードW2と乗算する。ブロック784内のウォルシュカバーされたデータ符号は、ブロック785内のデータ符号よりも1チップ時間分先に生成され、ブロック786内のデータ符号よりも2チップ時間分先に生成される。ブロック784内のウォルシュカバーされたデータ符号は、ブロック785内のウォルシュカバーされたデータ符号よりも先に用意できているので、ブロック784内のウォルシュカバーされたデータ符号は、ブロック785においてウォルシュカバーされたデータ符号が生成されるのと同時に、加算器765へ送られて、加算される。加算された結果は、バッファ768に記憶される。この時点では、バッファ768は、ブロック784および785によって生成された第1のウォルシュカバーされたデータ符号の加算結果を保持している。この加算結果は、ブロック786内でウォルシュカバーされた符号が生成されるよりも、少なくとも1チップ時間分先に用意できている。バッファ768からの加算結果は、加算器766へ送られて、乗算器796によって生成されたウォルシュカバーされたデータ符号と加算される。加算された結果は、バッファ769内に入れられる。この時点では、バッファ769は、データ符号701ないし703と関係付けられている3本のチャンネルの第1の直角位相のウォルシュカバーされた加算されたデータ符号の加算結果を保持している。加算結果はバッファ769から、信号546の第1のデータ符号として送り出される。1データブロックは、192個のデータ符号を保持できるので、この処理を他の全データ符号に対して反復して、信号546のウォルシュカバーされた加算されたデータ符号を生成する。
【0049】
ブロック785において第1のデータ符号を処理しているときは、ブロック784ではフレームデータの第2のデータ符号は処理されている。したがって、ブロック785において第2のデータ符号を処理しているときは、ブロック784では第2のデータ符号は生成されていて、バッファ767内に入れられていて、バッファ767から出力されて、ブロック785において生成された第2のデータ符号と加算される。同様に、ブロック786が第2のデータ符号を処理しているとき、ブロック785ではウォルシュカバーされた加算された第2のデータ符号は用意されていて、バッファ768内に入れられていて、加算器766へ送られ、乗算器769によって生成された第2のウォルシュカバーされたデータ符号と加算される。加算結果は、バッファ769内に入れられ、信号546の第2のデータ符号として使用される。
【0050】
ブロック700の処理は、集積ディジタル回路によって実行される。ディジタル回路の動作には、クロックサイクルが使用されることは、よく知られている。したがって、バッファ779および769のデータ符号は、少なくとも2クロックサイクルで生成される。乗算器791ないし796における各乗算に1クロックサイクル、加算器774ないし776および764ないし766における加算処理に1クロックサイクルが使用される。たいていのディジタル回路は、サンプリングされたクロック周波数も使用するので、クロック周波数は、ウォルシュカバリング処理で使用されるウォルシュチップのチップレートの倍数である。図7では3つの信号が示されているが、結合される信号の数は、3つ以外でもよい。図7の3本のチャンネルについて記載した処理は、所望のチャンネル数と同数回反復される。ブロック700の処理を、例えば、64本のチャンネルに対して実行してもよい。
【0051】
順方向リンク上の伝送信号の処理効率を向上するために、フィードバック720および721のようなフィードバックを構成して、ブロック781ないし786の動作を変更してもよい。例えば、順方向リンク上で4本以上のチャンネルが結合されるときは、全てのチャンネルを結合して、順方向リンク信号545および546を生成するまで、異なるチャンネルごとにブロック781ないし786を繰返し使用する。図7では、2クロックサイクルごとにバッファ779および769において1チップが生成されるとき、3本のチャンネルに関係する3チップが処理されていることになる。クロックサイクルがチップレートの16倍であるときは、全部で24チップを処理するのに、処理は8回繰返される。I−チャンネルには3つのブロック781ないし783、Q−チャンネルには3つのブロック784ないし786が使用されるので、1チップ時間において完了する処理を、残りの21チャンネルに関係付けられている残りの21チップに対して反復する。したがって、ブロック781ないし786を再使用して、1チップ時間内で残りのチャンネルと関係付けられているデータ符号を処理する。このために、3つのブロック781ないし783を、全部で24チャンネルのウォルシュカバリングおよび加算に使用して、1チップ時間内で信号545に対して1チップを生成する。フィードバック720を使用して、処理が終了するたびにバッファ779の結果を処理の最初へフィードバックして、加算器774において、新しく届いたデータ符号と加算する。フィードバック処理を8回繰返して、バッファ779においてデータ符号を収集し、全部で24本のチャンネルの加算結果を得る。残りのチャンネルが加算されるとき、RAM600は、残りのチャンネルと関係付けられているデータ符号を生成する。フィードバック721においても同様の処理が行われる。フィードバック721は、処理が終了するたびにバッファ769の結果を処理の最初へフィードバックして、加算器764において、新しく届いたデータ符号と加算する。処理を容易にするために、バッファ722および723を使用して、1つのデータ符号を構成するチップを、信号拡散器へ送る前に収集する。
【0052】
上述の好ましい実施形態の説明は、当業者が本発明を生成または使用できるように与えられている。これらの実施形態の種々の変形は、当業者には容易に明らかであり、本明細書で定義されている全体的な原理は、発明の能力を使用せずに他の実施形態に応用できる。したがって、本発明は、本明細書に示した実施形態に制限されることを意図されておらず、本明細書で開示した原理および新規な特徴に一致する最も幅広い技術的範囲に一致することを意図されている。
【図面の簡単な説明】
【図1】通信システムの送信機における種々の処理ブロックを示す図。
【図2】通信システムの送信機においてインターリービング処理を行うための分割されたRAM構造を示す図。
【図3】少なくとも2つのスクランブラーが構成されている、通信システムの送信機における種々の処理ブロックを示す図。
【図4】通信システムの一般的なブロック図。
【図5】送信機におけるウォルシュカバリングブロック、加算ブロック、PN拡散ブロック、および搬送波変調ブロックを示す図。
【図6】通信システムの送信機において幾つかのチャンネルのインターリービング処理を行うための分割されたRAM構造を示す図。
【図7】送信機における、幾つかのチャンネルに対するスクランブリングブロック、ウォルシュカバリングブロック、および加算ブロックを示す図。
I.分野
本発明は、通信の分野に関する。とくに、本発明は、符号分割多重アクセス通信システムにおける伝送信号の高速処理のための新規で向上した方法および装置に関する。
【0002】
II.背景
符号分割多重アクセス(code division multiple access, CDMA)通信システムのような通信システムにおいて、送信機からの伝送信号の効率的な処理は、求められている性能の向上の1つである。このようなCDMAの通信システムの幾つかは、よく知られている。システムの1つには、TIA−EIA−95の標準規格(一般的に、IS−95の標準規格として知られており、ここでは参考文献として取り上げている)に基づいて動作するCDMAの通信システムがある。IS−95の標準規格は、順方向チャンネルのような伝送チャンネルの構造の説明および動作要件を与えている。順方向チャンネルは、基地局から移動局へ方向付けられている。一般的にIS−95の標準規格にしたがう順方向チャンネルの構造では、二進移相キーイング(binary phase−shift keying, BPSK)のデータ変調および二進疑似雑音(pseudo noise, PN)拡散を使用することが必要である。チャンネルをコード化した後で、データビットをBPSK変調器によって変調し、BPSKで変調されたデータ符号を二進PN拡散/変調器へ1つづつ入力することによって拡散する。この場合に、二進PN拡散では、2本の経路、すなわち同相変調用の経路と直角位相変調用の経路とを使用する。各経路において拡散した後は、搬送波変調を行なう。各経路からの搬送波変調された信号は加算し、その後で加算結果を増幅して、アンテナシステムから伝送する。IS−95の順方向チャンネル構造についての特定の要件は、IS−95の標準規格のセクション7に記載されている。
【0003】
通信システムの順方向チャンネル構造は、TIA/EIA/IS−2000(一般的にIS−2000として知られており、ここでは参考文献として取り上げている)においても規定されていて、要件を与えられている。IS−2000の標準規格では、IS−2000の順方向チャンネル構造をセクション3において定義している。IS−2000のシステムは、IS−95のシステムへの後方互換性を有する。IS−2000システムでは、IS−95との互換性のために、順方向チャンネルに対してBPSK変調を行うことが必要であることに加えて、データ符号をQPSKで事前に拡散することが必要である。QPSK拡散/変調では、2つのデータ符号、すなわち同相のデータ符号と直角位相のデータ符号とを変調器へ同時に入力することが必要である。
【0004】
このようなシステムでは、処理時間を節約し、かつコストを低減するために、効率的な信号処理が必要とされている。さらに加えて、CDMAの通信システム内で順方向チャンネルの信号を伝送するための送信機においてデータ符号を効率的に処理するための方法および装置を提供することが、さらに好都合である。
【0005】
概要
ここに開示されている方法および装置は、通信システムにおける効率的な信号処理に関する。コード化処理後に、同相のデータ符号と直角位相のデータ符号とを生成して、効率的な信号処理を容易にしている。RAM構造を分割することにより、同相のデータ符号と直角位相のデータ符号とを同時に生成することを容易にしている。少なくとも2つのスクランブラーを使用して、同相のデータ符号と直角位相のデータ符号を同時に受取って、スクランブルする。ウォルシュカバリング/加算ブロックを用意して、信号を効率的にウォルシュカバーして加算し、結合された信号を通信システムから伝送する。
【0006】
開示されている実施形態の特徴、目的、および長所は、後述の詳細な説明を、一致する参照符号によって全体的に対応して同定している添付の図面と共に参照することによって、より明らかになるであろう。
【0007】
好ましい実施形態の詳細な説明
通信システムにおける効率的な信号処理のための新規で向上した方法および装置を記載する。本明細書では例示的な実施形態をディジタルセルラ電話システムに関連付けて記載している。本発明はディジタルセルラ電話システムに関連付けて使用することが好都合であるが、異なる環境または構成で展開される異なる実施形態を取入れてもよい。概ね、本明細書に記載されている種々のシステムは、ソフトウエア制御プロセッサ、集積回路、またはディスクリートな論理を使用して形成される。本出願全体で参照されるデータ、命令、コマンド、情報、信号、符号、およびチップは、電圧、電流、電磁波、磁界または磁流、光のフィールドまたは粒子、あるいはその組み合わせによって表現していることが特長である。さらに加えて、各ブロック図内に示されているブロックは、ハードウエアまたは方法ステップを表現している。
【0008】
図1を参照すると、順方向チャンネルの構造100の簡略形のブロック図が示されている。順方向チャンネルの構造100は、IS−2000の標準規格にしたがって動作するCDMAシステムにおいて使用される。チャンネルデータビットをチャンネルエンコーダ101へ入力し、コード化されたチャンネルデータ符号を生成する。チャンネルエンコーダ101の機能には、フレーム品質ビットを加えることと、畳込みコーディングまたはターボコーディング、あるいはこの両者を行うこととが含まれる。チャンネルエンコーダ101は、コード化されたチャンネル符号をブロックインターリーバ102へ送り、ブロックインターリーバ102ではインターリービング機能を行う。インターリーブされたデータ符号は、長いコードのスクランブリング/変調器ブロック103へ入力され、長いコードのスクランブリング/変調器ブロック103では、各チャンネル内のデータ符号を長いコードのマスクでスクランブルする。長いコードのスクランブリング/変調器ブロック103では、電力制御符号のパンクチャリングのような他の機能をも行われる。デマルチプレクサ(de−multiplexer, DE−MUX)104では、長いコードのスクランブリング/変調器ブロック103の出力をデマルチプレックスして、データ符号を生成し、QPSKのPN拡散を行なう。QPSKのPN拡散が使用されているので、各クロックサイクルごとにデマルチプレクサ104から2つのデータ符号が同時に出力される。QPSK拡散ブロック105では入力データ符号を変調して、拡散し、拡散されたデータ符号は増幅されて、アンテナシステム(図示されていない)から伝送される。
【0009】
QPSK拡散ブロック105では、各クロックサイクルごとに、入力された少なくとも2つのデータ符号を処理する。インターリーバ102および長いコードのスクランブリング/変調器ブロック103では、各クロックサイクルごとに1つのデータ符号を出力する。したがって、デマルチプレクサ104はデータ符号を累積して、各クロックサイクルごとに2つのデータ符号を出力することが必要である。このため、QPSK拡散ブロック105に2つのデータ符号が入力されたときに“ボトルネック”処理を行うことにより、順方向チャンネルの伝送信号の処理が非効率的になる。
【0010】
通信システムにおいて伝送されるデータブロック201(図2参照)は、1/Rのコード化レートでコード化される。コード化は、上述のチャンネルエンコーダ101によって行われる。コード化レートは、1/2、1/4、または他のコード化レートであってもよい。1データビットのコード化に対して、R個のデータ符号が生成される。したがって、R個のデータブロックが生成される。エンコーダは、1/2のレートでコード化する場合は、2つのデータブロックを出力する。チャンネル構造には、ブロックインターリーバ102のようなブロックインターリーバも構成される。ブロックインターリーバは、(1/2レートでコード化する場合は)2つのデータブロックを受取り、1/4のレートでコード化する場合は、4つのデータブロックを受取る。ブロックインターリーバ102は、1データブロックを入力すると、インターリービング機能にしたがって、データブロック内のデータ符号の位置を再構成し、RAMブロック内へ再構成されたデータを書込み、再構成されたデータブロックをRAMブロックから出力する。
【0011】
ブロックインターリーバ102においてデータ符号を効率的に処理するために、1つのRAMブロックは、2つのRAMブロック202および203へ分割される。受取られたデータブロックのデータ符号は、RAMブロック202および203へ書込まれる。データ符号を書込む順番と、RAM202および203内における各データ符号の位置とは、所定のインターリービング機能にしたがって行われる。インターリービング機能の例は、IS−2000およびIS−95の標準規格に記載されている。インターリーブされたデータ符号を出力するために、データ符号は各データブロックから順次に読み出される。順次の読み出しは、2つのRAMブロック202および203の中の第1のRAMブロックから開始される。順次の読み出しは、続いて2つのRAMブロック202および203の第2のRAMブロックへ進む。順次の読み出しは、2つのRAMブロック202および203の中の第2のRAMブロックにおいて終了する。第1および第2のRAMブロックは、それぞれRAMブロック202であっても、RAMブロック203であってもよい。
【0012】
読み出し機能と書込み機能とは、第1および第2のデータフレームにそれぞれ関係付けられている第1および第2のデータブロックにおいて同時に行われる。書込み機能は第1のデータフレームに関係付けられていて、読み出し機能は第2のデータフレームに関係付けられている。第2のデータフレームは、第1のデータフレームより先に通信システムから伝送される。読み出し機能と書込み機能とは、2組のRAMブロックにおいてそれぞれ同時に行われている。各組には、2つのRAMブロックが構成されている。第1の組298には、RAMブロック202および203が構成されていて、第2の組297には、RAMブロック204および205が構成されている。第1の組へデータ符号を書込む前に、第2の組へデータ符号を書込む。2つの組を保持することによって、第1の組と第2の組とにおいて、書込み機能と読み出し機能とを交互に行うことができる。したがって、書込み機能と読み出し機能とは、常に同時に行われる。
【0013】
各RAMブロック、すなわちRAMブロック202ないし205は、少なくとも1対のRAMサブブロックが構成されるように分割される。RAMブロック202のRAMサブブロックは参照符号212および213で、RAMブロック203のRAMサブブロックは参照符号214および215で、RAMブロック204のRAMサブブロックは参照符号216および217で、RAMブロック205のRAMサブブロックは参照符号218および219で示されている。各対のRAMサブブロックの一方は同相のデータ符号を記憶し、他方は直角位相のデータ符号を記憶する。各サブブロックには、同相のデータ符号または直角位相のデータ符号が記憶される。各データ符号の位置は、インターリービング機能にしたがって決定される。データ符号の順次の読み出しには、RAMサブブロックを同時に読み出すことが含まれている。したがって、各読み出しステップでは、同相のデータ符号と直角位相のデータ符号とが、各ブロックサイクルにおいて同時に生成される。例えば、RAMブロック204を参照すると、読み出し機能により、サブブロック216および217から、各RAM位置のデータビットを読み出すことができる。同相のデータ符号と直角位相のデータ符号とはサブブロック216および217にそれぞれ記憶されているので、同相のデータ符号および直角位相のデータ符号は同時に読み出されて、生成される。
【0014】
QPSK拡散器は、同相のデータ符号と直角位相のデータ符号とを入力することが必要であり、また通信システムの送信機内の一連の信号処理ブロックの中の1つであるので、各クロックサイクルごとに同相のデータ符号と直角位相のデータ符号を同時に生成することは、QPSK拡散器にとって有益で、かつ効率的である。QPSK拡散器において2つのデータ符号が一度に処理されるときは、既に記載したような“ボトルネック”処理は行わなくてもよい。したがって、送信機においてより効率的に信号を処理することができる。
【0015】
図3を参照すると、送信機300の信号処理についての例示的なブロック図が示されている。送信機300は、CDMA信号、例えば順方向チャンネルのCDMA信号を送るのに適している。送信機300には、チャンネルデータをコード化するためのチャンネルエンコーダ301が構成されている。種々のチャンネルに対応するエンコーダの1例は、IS−2000の標準規格、および他の同様の標準規格、例えばWCDMAの標準規格に記載されている。チャンネルエンコーダ301では、畳込みコーディング、ターボコーディング、符号の加算、および反復が行われる。入力されたデータビットをコード化して、コード化されたデータ符号を生成する。データビットという用語とデータ符号という用語とは、ある点で互換性がある。1つのデータ符号は、変調およびコード化方式に依存して、数個のデータビットによって表わすことができる。エンコーダ301は、1データビットの入力に対して、コード化レートに依存して、複数のデータ符号を生成する。幾つかのコード化レートが可能である。例えば、IS−2000の標準規格にしたがって動作するシステムでは、1/2、1/4、1/3、および1/6のコード化レートが全て可能である。1/2のレートでコード化する場合は、1データビットの入力に対して、2つのデータ符号を生成し、1/4のレートの場合は、4つのデータ符号を生成する。したがって、データブロック201のようなデータブロックがエンコーダ301へ入力されるとき、1/2のレートでコード化する場合には、2つのデータブロックが生成され、1/4のレートでコード化する場合には、4つのデータブロックが生成される。
【0016】
コード化されたデータ符号は、ブロックインターリーバ302へ送られ、ブロックインターリーバ302はデータブロックをインターリーブする。インターリーバの基本的な動作は、この技術において、よく知られている。インターリーバ302へ入力されたデータ符号は、インターリーバ機能にしたがって再構成される。インターリーブされたデータ符号は出力される。QPSK拡散器310は、送信機300の一連の信号処理ブロックの1つであるので、インターリーバ302が各クロックサイクルごとに同相のデータ符号と直角位相のデータ符号とを同時に出力することは有益で、かつ効率的である。複数のデータ符号、例えば、QPSK拡散器では同相のデータ符号と直角位相のデータ符号とが、同時に処理されるときは、“ボトルネック”処理は行われない。RAMブロック202、203または204、205、あるいはこの両者について記載した処理を使用して、同相のデータ符号と直角位相のデータ符号とを同時に生成してもよい。したがって、インターリーバ302に同様のRAM構造を構成してもよい。
【0017】
QPSK拡散を行う前には、各チャンネルに割り当てられた長いコードまたはチャンネルのユーザ、あるいはこの両者にしたがって、コード化されたデータ符号をスクランブルすることが必要である。長いコードのスクランブラーの動作はよく知られており、例えばIS―2000の標準規格に記載されている。データ符号を長いコードでスクランブルするには、長いコードを生成する必要がある。長いコードを生成するには、長いコード生成器303が必要である。ブロックインターリーバ302は同相のデータ符号と直角位相のデータ符号を同時に生成するので、長いコード生成器303は長いコードビット流304および305を同時に供給する。長いコード流304は、I−スクランブラー306において同相のデータ符号をスクランブルするのに使用され、長いコード流305は、Q−スクランブラー307において直角位相のデータ符号をスクランブルするのに使用される。同相のデータ符号と直角位相のデータ符号とは、I−スクランブラー306およびQ−スクランブラー307へそれぞれ送られて、データをスクランブルする処理を行われ、スクランブルされた同相のデータ符号311および直角位相のデータ符号312がそれぞれ生成される。
【0018】
スクランブリング処理に使用する長いコード流は、I−スクランブリング処理とQ−スクランブリング処理とでは異なる。長いコード生成器303は異なるタップにおいて長いコード流304および305を出力する。長いコード流304はI−マスクを使用して、長いコード流305はQ−マスクを使用してそれぞれ生成される。長いコード流305は、長いコード流304よりも、使用されているマスクにしたがって定数か、または可変数のコード数分、先に生成される。例えば、長いコード流304は、64個のコード符号分、長いコード流305よりも先に生成される。長いコード生成器303内では、コード符号流から成る長いコードを生成する。このコード符号流を2つの異なる位置、例えば64個の符号分離れた位置でタップして、長いコード流304および305を生成する。同相のデータ符号および直角位相のデータ符号は、I−スクランブラー306において長いコード流304によってスクランブルされ、直角位相のデータ符号は、Q−スクランブラー307において長いコード流305によってスクランブルされる。スクランブルされた同相のデータ符号311と直角位相のデータ符号312とは、同時に生成される。スクランブルされた同相のデータ符号と直角位相のデータ符号とは、QPSK拡散器310へ同時に送られて、QPSK拡散方式にしたがって拡散される。このようにして、送信機310において伝送信号は効率的に処理される。
【0019】
拡散器310における処理には、QPSK拡散の前に、ウォルシュカバー処理を行うことが含まれる。各ユーザまたはチャンネルは、ユニークなウォルシュカバーを有する。ウォルシュカバーの処理は、よく知られており、IS−2000の標準規格には、その例が記載されている。QPSK拡散の後に、生成された信号を搬送波変調して、スペクトラム拡散信号313を生成し、通信システムから伝送する。
【0020】
さらに加えて、伝送信号の処理効率は、ブロックインターリーバ302において一方のフレームのデータ符号を読み出して、その間に他方のフレームのデータ符号を書込むことによって向上する。一方のデータフレームのデータ符号の書込みと、他方のデータフレームのデータ符号の読み出しとを容易にするために、ブロックインターリーバ302には、図2に示したRAMブロック299が構成される。RAMブロック299は、2組のRAMブロック297および298へ分割される。各組には、2つのRAMブロックが構成される。RAMの組298の場合にはRAMブロック202および203が構成されていて、組297の場合には、RAMブロック204および205が構成されていることが示されている。RAMブロック202ないし205は、より大きいRAMブロック299の一部分であると考えられる。第1のデータフレームのデータ符号を書込むときは、データ符号は、2組のRAMブロック297および298の中の第1の組へ書込まれる。書込みは、所定のインターリービング機能にしたがって行われる。第2のデータフレームからデータ符号を読み出すときは、データ符号は、2組のRAMブロック297および298の中の第2の組から順次に読み出される。第1の組は、あるときは組298であり、別のときは組297である。同様に、第2の組は、あるときは組297であり、別のときは組298である。したがって、一方の組へデータが書込まれている間に、他方の組からはデータが読み出されている。
【0021】
読み出し処理は、各RAM位置において順次に行われる。例えば、RAMの組297では、順次の読み出しは、2つのRAMブロック204および205の中の第1のRAMブロック、例えばRAMブロック204から開始され、続いて2つのRAMブロック204および205の中の第2のRAMブロック、例えばRAMブロック205へ進む。順次の読み出しは、RAMの組297の中の2つのRAMブロック204および205の中の第2のRAMブロック205において終了する。RAMブロック299では、各RAMブロックは、少なくとも2つのRAMサブブロックへ分割されていて、同相のデータ符号および直角位相のデータ符号が記憶される。各読み出しステップでは、2つのデータ符号、すなわち同相のデータ符号と直角位相のデータ符号とを読み出す。各順次の読み出しステップでは、2つのRAMサブブロックを同時に読み出して、同相のデータ符号と直角位相のデータ符号を同時に生成する。同相のデータ符号をI−スクランブラー306へ、直角位相のデータ符号をQ−スクランブラー307へそれぞれ同時に入力して、伝送信号の処理効率を向上する。
【0022】
RAM構造299に書込みポインタ(図面には簡略化のために記載されていない)を構成し、書込みポインタによって2組のRAMブロック297および298の中の第1の組のRAMブロックへデータ符号を書込む。RAM構造に関係する書込みポインタの動作は、この技術においてよく知られている。書込みポインタは、ブロックインターリーバ302において使用されている所定のインターリービング機能にしたがって、入力データ符号を書込むようにプログラムされる。さらに加えて、RAM構造299には、データビットを順次の読み出すための読み出しポインタも構成される。例えば、組297において読み出し処理を行うとき、読み出しポインタはRAMブロック204から順次に読み出しを開始し、続いてRAMブロック205へ進む。組297および298の中の2つのRAMブロックの中の各RAMブロックには、少なくとも2つのサブブロックが構成されている。2つのRAMサブブロックの一方では、書込みポインタによって同相のデータ符号を記憶し、他方では直角位相のデータ符号を記憶する。2つのRAMサブブロックは、それぞれの順次の読み出しにおいて、読み出しポインタを介して同時に読み出され、同相のデータ符号と直角位相のデータ符号とが同時に生成される。
【0023】
図4を参照すると、例示的な通信システム400のブロック図が示されている。通信システム400には、陸上ネットワーク401に接続された基地局410が含まれる。陸上ネットワーク401は、通信システム400のユーザを陸上電話接続およびデータネットワーク接続のような陸上接続により接続する。基地局410は他の基地局(簡略化のために、図示されていない)へも接続される。通信システム400の無線ユーザは、移動局451ないし453のような多数の移動局である。移動局は3つだけ示されているが、通信システム400には、システムの容量に依存して、任意の数の移動局を構成することができる。移動局は、音声情報およびデータ情報のような情報を送受信するために、基地局410との通信リンクを保持する。基地局410と各移動局との間の通信リンクには、基地局から移動局への順方向リンクと、各移動局から基地局への逆方向リンクとが含まれる。逆方向リンクおよび順方向リンクの種々の構成は、IS−95、IS−2000、およびW−CDMAの標準規格に記載されている。基地局410には、順方向リンク信号を伝送するための送信機300が構成される。
【0024】
チャンネルデータビットは、順方向リンク上でチャンネルエンコーダ310へ送られる。チャンネルデータは、陸上ネットワーク401または他の可能な資源によって生成される。2以上の宛先ユーザのためのチャンネルデータが生成され、チャンネルエンコーダ301へ送られる。コード化されたデータ符号はブロックインターリーバ302へ送られ、ブロックインターリーバ302では、インターリービング機能にしたがって各チャンネルのデータ符号をインターリーブする。チャンネルエンコーダ301は2以上のチャンネルのチャンネルデータビットをコード化するので、ブロックインターリーバ302は、順方向リンクの通信の2以上のチャンネルと関係付けられているコード化されたデータ符号を受取る。インターリーブされたデータ符号には、既に記載したような長いコードのスクランブリング処理を行う。長いコードは、各チャンネルに割り当てられる。各チャンネルのインターリーブされたデータ符号には、順方向リンク上で、関係付けられている長いコードのスクランブリング処理を行なう。各チャンネルの長いコードでスクランブルされたデータ符号をQPSK拡散器310へ送り、結合された順方向リンク信号を形成する。とくに、種々の開示されている実施形態の有益な態様は、順方向リンクの応用において、より明らかである。したがって、幾つかの順方向リンクチャンネルを結合して順方向リンク信号を生成するとき、順方向リンク方向における信号の効率的な処理に関する種々の開示されている実施形態にしたがって、ブロックインターリーバ302は構成される。
【0025】
図5を参照すると、QPSK拡散器310のブロック図が示されている。図示されているQPSK拡散器310では、ウォルシュカバー処理、各順方向リンクチャンネルの信号を加算するための加算処理、複合乗算器処理、ベースバンドフィルタリング処理、および搬送波変調処理といった処理を行って、信号313を生成し、信号313を増幅して、基地局410から受信可能範囲内の移動局へ伝送する。QPSK拡散器310では、種々の構成の拡散器において行われる処理をほぼ全て行う。順方向リンク方向の各チャンネルには、普通は、ウォルシュコードが割り当てられている。長いコードのスクランブリングの後で、生成されたI−信号およびQ−信号にウォルシュカバー処理を行なう。各チャンネルのウォルシュカバー処理は、ウォルシュカバーブロック510に示されている。ブロック510におけるウォルシュカバー処理には、割り当てられたウォルシュ機能によって、入力されたI−信号311およびQ−信号312を乗算して、ウォルシュカバーされたI−信号506およびQ−信号507を生成することが含まれる。
【0026】
順方向リンク上で他のチャンネルが結合されるときは、他のチャンネルのI−信号541およびQ−信号542を、ウォルシュカバーブロック510におけるウォルシュカバー処理と同様に、それぞれのウォルシュコードでカバーして、加算ブロック543および544へ入力する。I−信号541およびQ−信号542には、ウォルシュカバー処理の前に、コード化処理およびブロックインターリービング処理を行ない、I−信号311およびQ−信号312について記載した長いコードのスクランブリング処理と同様の長いコードのスクランブリング処理を行なう。I−信号506および541は、ウォルシュカバー処理の後で、加算ブロック543において加算し、Q−信号507および542は加算ブロック544において加算する。加算信号は、結合されたI−信号545および結合されたQ−信号456になる。
【0027】
QPSK拡散器310内の次の処理には、PNI系列547およびPNQ系列548による複合乗算器処理570が構成されている。PNI系列547はI−チャンネルのPN系列であり、PNQ系列548はQ−チャンネルのPN系列である。結合されたI−信号545および結合されたQ−信号546は、PNI系列547およびPNQ系列548によって複合乗算される。複合乗算器処理570には、信号545および546を拡散して、I−信号571およびQ−信号572を生成することが含まれる。I−信号571およびQ−信号572には、ベースバンドフィルタ573および574を使用してフィルタする。フィルタされたI−信号571およびQ−信号572には、乗算器575および576を使用して、搬送波変調をする。生成された信号を結合器577において結合して、結合信号313を生成する。信号313を増幅して、基地局410のアンテナから伝送する。
【0028】
図6を参照すると、RAM構造600を分割することにより生成された複数のRAMブロック、例えばRAMブロック601ないし603が示されており、このように分割することにより、効率的なインターリービング処理を、順方向リンク信号によって結合された順方向チャンネルに関係付けて行うことができる。3つに分割されたブロックのみが示されているが、分割されたRAMブロックの数は、3つ以外であってもよい。各RAMブロック601ないし603は、2つのRAMブロックの組へ分割されている。例えば、RAMブロック601は、2つのRAMブロックの組610および611へ分割され、同様にRAMブロック602は、2つのRAMブロックの組620および621へ分割され、RAMブロック603は、2つのRAMブロックの組630および631へ分割されている。さらに加えて、各組には、2つのRAMブロックが構成されている。例えば、組610の場合には、RAMブロック612および613が構成されていて、組611の場合には、RAMブロック614および615が構成されている。
【0029】
各RAMブロック601、602、および603は、順方向リンクの1チャンネルとそれぞれ関係付けられている。複数のRAMブロック601ないし603の各々は、チャンネルに関係するデータを保持している。データを記憶するために、データ符号は、2つのRAMブロックの組の中の第1の組のRAMブロックへ書込まれる。RAMブロック601の場合に、第1のRAMブロックの組は、あるときは、組610であり、別のときは、組611である。データは、所定のインターリービング機能にしたがって書込まれる。複数のRAMブロック601ないし603において各々のデータを読み出すために、読み出しポインタは、2つのRAMブロックの組の中の第2の組からデータ符号を順次に読み出す。RAMブロック601の場合に、第2の組は、あるときは、組610であり、別のときは、組611である。第1の組においてデータを書込んでいるときは、第2の組ではデータを読み出している。複数のRAMブロック601ないし603の各々へのデータの書込みは、同時に行われる。さらに加えて、複数のRAMブロック601ないし603の各々からのデータの読み出しも、同時に行われる。
【0030】
複数のRAMブロック601ないし603の各々における順次の読み出しは、第2の組の中の第1のRAMブロックから始める。例えば、第2の組が組611であるときは、データの順次の読み出しは、ブロック614から始める。順次の読み出しは、第2の組の中の第2のRAMブロック、すなわち、この例にしたがうと、RAMブロック615へ進む。順次の読み出しは、第2の組の中の第2のRAMブロック、すなわち、この例にしたがうと、RAMブロック615において終了する。
【0031】
複数のRAMブロック601ないし603の各々において、各組の中の2つのRAMブロックの中の各ブロックは、少なくとも2つのRAMサブブロックへ分割されている。2つのRAMサブブロックの一方には、書込み処理によって、同相のデータ符号が記憶され、他方のRAMサブブロックには、直角位相のデータ符号が記憶される。RAMサブブロックは順次の読み出しの各ステップにおいて同時に読み出され、同相のデータ符号および直角位相のデータ符号が同時に生成される。したがって、複数のRAMブロック601ないし603からデータが読み出されるとき、各RAMブロックから同相のデータ符号および直角位相のデータ符号が同時に生成される。したがって、複数のRAMブロック601ないし603に対応付けられている3本の順方向チャンネルと関係付けられている同相のデータ符号と直角位相のデータ符号とが、同時に生成される。データ符号を同時に生成することにより、伝送信号の処理効率は向上する。
【0032】
各RAMの組は、1データフレームのデータビットを保持している。例えば、RAM612および613から構成されているRAMの組610は、1つのデータフレームを満たすデータを保持している。各RAMブロック601、602、および603は順方向リンクの1チャンネルと関係付けられているので、各ブロックは1チャンネルのデータを保持し、このデータが記憶されたり、読み出されたりする。例えば、1本のチャンネルにおいて、組610へデータが書込まれている一方で、組611からはデータが読み出されている。他のRAMブロックにおいても、他のチャンネルに対して同様のことが行われており、RAMブロック内の一方の組へデータが書込まれている一方で、同一RAMブロック内の他方の組からはデータが読み出されている。
【0033】
各チャンネルの各データフレームには、一定数のデータビットが構成されている。したがって、RAMブロック601、602、および603の読み出し処理を簡単にすることができる。例えば、読み出しポインタ691が、RAMの組611内のRAM位置からデータを読み出しているときは、読み出しポインタ692は、組621内の別のRAM位置を指示している。読み出しポインタ692は、読み出しポインタ691と常に一定の位置関係にある。例えば、読み出しポインタ691が組611内の第1のRAM位置を指示しているときは、読み出しポインタ692は組621内の第1のRAM位置を指示している。読み出しポインタ691と692との間の一定のずれは、RAMブロック、例えばRAMブロック601および602の大きさに等しい。RAM構造600は、複数のRAMブロック、例えばRAMブロック601ないし603に分割されていて、かつ各RAMブロックのRAM位置の数は等しいので、他の読み出しポインタ間のずれも、一定に維持されることになる。したがって、全ブロックにおける読み出し処理では、読み出しポインタ691ないし693のような全読み出しポインタに対して、1つの読み出しのずれを使用することになる。したがって、RAMブロック601ないし603からのデータの読み出しは、各RAMブロックの読み出しポインタの位置を計算する処理をできるだけ少なくすることによって簡潔になる。
【0034】
RAM構造600は、任意の数のRAMブロックに分割されていて、かつ各RAMブロックのRAM位置の数は等しい。RAM構造600内のRAMブロック数は、チャンネルのインターリービング動作を取扱う集積回路が処理するチャンネル数に等しい。簡潔にするために、3本の異なるチャンネルに対応付けられた3つのRAMブロック601、602、および603が示されているが、RAMブロック数は、チャンネル数に等しく対応していれば、3つ以外であってもよい。3つの読み出しポインタ691、692、および693は、3本の異なるチャンネルに対応している。3本の全チャンネルにおけるブロックインターリービング処理を取扱うには、読み出しポインタ692および693を読み出しポインタ691から一定量のインクリメントをした位置に設定する。したがって、RAM構造600の動作を制御するのに必要なことは、1つの読み出しポインタを、多数の一定のずれ量で処理することのみである。このような簡潔化により、マルチチャンネルシステムにおいてインターリービング処理を効率的に行うことができる。
【0035】
図4を再び参照すると、基地局410が送信するパイロットチャンネルは、受信可能領域内の全ての移動局によって受信される。パイロットチャンネルの働きは、よく知られており、IS−95、IS−2000、およびWCDMAの標準規格に記載されている。パイロットチャンネルは移動局へ送られて、移動局が伝搬チャンネルの特徴を判断するのを助ける。パイロットチャンネル情報は、他のチャンネル、例えばトラヒックチャンネル、ページングチャンネル、および他の制御チャンネルをデコードする際に使用される。各順方向リンクチャンネルのフレームのタイミングは、パイロットチャンネルのPN系列から測定されたフレームのタイミングとずれている。これは、一般的にフレームずれと呼ばれる。フレームずれは、順方向リンク信号において発生する可能性のある大きい電力変動を防ぐように働く。幾つかの順方向リンクチャンネルではフレームずれは共通しているが、他の順方向リンクでは異なるフレームずれが割り当てられる。パイロットチャンネルのPN系列430は、26.6ミリ秒ごとに反復される。順方向リンクのフレームずれは、パイロットチャンネルのPN系列430の最初から測定される。フレーム時間ずれ431(フレームずれ“0”)では、フレームの最初は、パイロットチャンネルのPN系列430の最初と一致している。フレーム時間ずれ432(フレームずれ“1”)では、フレームの最初は、パイロットチャンネルのPN系列430の最初から、所定のチップ数分、おそらくは1.25ミリ秒に等しい時間がずれている。フレーム時間ずれ433(フレームずれ“2”)では、フレームの最初は、パイロットチャンネルのPN系列430の最初から、所定のチップ数分、おそらくは1.25ミリ秒の2倍、すなわち2.5ミリ秒に相当する分の時間がずれている。順方向リンクの1フレームは、20ミリ秒に等しい。したがって、各時間ずれは、直ぐ次の時間ずれと1.25ミリ秒ずれているので、一方のフレームずれの最初が、他方のフレームずれの最初と一致するまでに、予想されるフレーム時間ずれは16個である。2以上のチャンネルが、同じフレームずれを使用してもよい。
【0036】
RAMブロック601ないし603は、3つの異なるチャンネルと対応して関係付けられる。チャンネルは、異なるフレームずれ、例えば、フレームずれ431ないし433を使用することができる。RAMブロック601ないし603に対応するチャンネルは、フレームずれ0、1、2をそれぞれ有する。したがって、各ブロックにおけるデータの書込みは、時間ずれにしたがってシフトする。例示的に、図6を参照すると、RAMブロック601ないし603には、斜線部分が示されている。斜線部分は、所与の時間にデータがおそらく書込まれるRAM位置を示している。例えば、RAMブロック601において、斜線部分は、RAM612および613、すなわちRAM612の最初から、RAM613の最後までを占めている。RAMブロック602と関係付けられているチャンネルの時間ずれが“1”であり、時間ずれ“1”が1.25ミリ秒の時間ずれであるときは、RAMブロック602内の斜線部分の最初は、1データフレーム中の1.25ミリ秒を占めるデータ符号数に等しいRAM位置数分をシフトされる。対応して、斜線部分は、組620から組み621へ同じ量分を動かさられる。RAMブロック603に関係付けられているチャンネルの時間ずれが“2”であり、時間ずれ“2”が1.25ミリ秒の2倍(すなわち、2.5ミリ秒)の時間がずれているときは、RAMブロック603内の斜線部分の最初は、1データフレームの中の2.5ミリ秒を占めるデータフレーム数に等しいRAM位置数分をシフトされる。
【0037】
読み出しポインタ691ないし693は、各RAMブロック内の同じ位置をそれぞれの指示し続けるので、各チャンネルのそれぞれのデータ出力は、フレーム時間ずれに等しい時間量分をシフトされることになる。これは、データフレーム670ないし672のタイミングを参照することによって分かる。フレームずれ“0”のデータフレーム670は、RAMブロック601から読み出されるデータフレームである。フレームずれ“1”のデータフレーム671は、RAMフレーム602から読み出されるデータフレームである。データフレーム671の最初は、データフレーム670の最初から1.25ミリ秒に等しい量の時間がずれていることに注意すべきである。フレームずれ“2”のデータフレーム672は、RAMブロック603から読み出されるデータフレームである。データフレーム672の最初は、データフレーム670の最初から2.5ミリ秒に等しい量の時間がずれていることに注意すべきである。したがってRAMブロックへ対応するフレームずれでデータを書込むとき、異なるフレームずれのデータフレームのデータの読み出しが簡単になる。
【0038】
フレームずれ“0”のデータフレーム670では、データの順次の読み出しは、RAMブロック614から始め、続いてRAMブロック615へ進み、RAMブロック615において終了する。フレームずれ“1”のデータフレーム671では、順次の読み出しは組621から始めるが、時間ずれに相当するデータ符号数は無視されるか、または捨てられる。データフレーム671の順次の読み出しは、続いて組620へ進む。順次の読み出しは組621において終了する。組621から読み出されたデータ符号数は、組620において捨てられた、または無視されたデータ符号数に等しい。フレームずれ“2”のデータフレーム672では、順次の読み出しは組631から始めるが、時間ずれに相当するデータ符号数が無視されるか、または捨てられる。データフレーム672の順次の読み出しは、続いて組630へ進む。順次の読み出しは、組631において終了する。組631から読み出されたデータ符号数は、組630において捨てられたか、または無視されたデータ符号数に等しい。
【0039】
データフレーム、例えばデータフレーム201の伝送では、データフレームに、チャンネルエンコーダ301においてコード化処理を行ない、次にブロックインターリーバ302においてインターリービング処理を行なう。種々のコード化レートが可能である。1データビットの入力に対して、例えば1/2のコード化レートでは2つのデータ符号、1/4のコード化レートでは4つのデータ符号が生成される。インターリービング処理の次には、BPSK拡散またはQPSK拡散が行われる。BPSK拡散では、よく知られているように、Q−レッグの拡散処理は、ゼロに事前設定されている。IS−95の標準規格には、BPSK拡散の要件が記載されている。これは、示されている無線構成1および2の情況にあたり、IS−2000の標準規格に記載されている。無線構成1および2は、IS−2000の標準規格に、IS−95の標準規格との後方互換性の一部として記載されている。IS−2000に記載されている無線構成3ないし9では、QPSK拡散が要求される。したがって、IS−2000の標準規格にしたがって動作する通信システムでは、BPSK拡散とQPSK拡散とに対応していることが要求される。効率的に信号を処理するために、RAM構造600は、BPSK拡散およびQPSK拡散の両者とのインターフェイスを処理するための容量を有することが必要である。
【0040】
RAM構造600内の各RAMブロックのサイズは、8つのRAM列に設定されている。前半の4列は第1の組に割り当てられ、後半の4列は第2の組に割り当てられている。伝送信号の効率的な処理において、第1の組へデータが書込まれている一方で、第2の組からはデータが読み出されていることを記載した。例えば、RAMブロック601は、列681ないし688へ分割されている。前半の4列は第1の組、すなわち組610を形成し、後半の4列685ないし688は第2の組、すなわち組611を形成している。各列は、1つのデータフレーム201内に構成されているデータビットを保持するのに十分な長さを有する。各列は、192個のデータ符号を保持するように設定される。各列は、サブブロックであると考えられる。各列は、同相のデータ符号または直角位相のデータ符号の何れかを保持する。
【0041】
インターリーバ処理の後のBPSK拡散では、直角位相のデータ符号を保持するように割当てられている列は、全てゼロのデータ符号で満たされる。したがって、BPSK拡散においてデータ符号が読み取られるときは、全てゼロ値の直角位相のデータ符号を使用して、BPSK拡散を行う。例えば、サブブロック687は同相のデータ符号を記憶し、サブブロック688は直角位相のデータ符号を保持する。BPSK拡散の場合は、サブブロック688内に記憶されているデータ符号は、全てゼロであるか、または読み出し処理中は、記憶されているデータ符号は無視されて、ゼロに置換される。IS−2000の標準規格に基づく無線構成1および2にしたがう順方向チャンネルの構成では、BPSK拡散で1/2のレートでチャンネルをコード化することが要求される。この場合は、1データフレームのデータビットをコード化すると、2つのデータフレームに相当する数のデータ符号が生成され、2つのサブブロックが満たされることになる。例えば、組610が、インターリーブされたデータ符号を書込むのに使用されているときは、サブブロック681および683が必要とされる。サブブロック682および684はゼロで満たされるか、または読み出し処理中は、記憶されている値は無視され、ゼロ値に置換される。
【0042】
無線構成3および5では、1/4のコード化レートで、QPSK拡散が行われる。したがってエンコーダは、1つのデータフレームの入力に対して、4つのデータフレームに相当する数のデータ符号を生成する。この場合に、例えば、組610が、インターリーブされたデータを書込むのに使用されているときは、サブブロック681ないし684内のRAM位置の全てが、インターリーブされたデータの全てを記憶するのに必要とされる。同相のデータ符号はサブブロック681および683内に書込まれ、直角位相のデータ符号はサブブロック682および684に書込まれる。
【0043】
無線構成4では、1/2のコード化レートで、QPSK拡散が使用される。この場合は、エンコーダは、1データフレームの入力に対して、2つのデータフレームに相当する数のデータ符号を生成する。各組には、4つのRAM列が構成されているので、無線構成4で生成されたコード化されたデータは、4つのRAM列に書込まれるが、RAM位置の少なくとも一部はスキップされる。例えば、列687および688を使用するときは、コード化されたデータはRAM位置0、2、4、...190、192に書込まれ、一方でRAM位置1、3、...、191はスキップされる。読み出し処理中は、RAM位置1、3、...、191は無視される。QPSKの処理では、列687および688内のRAM位置0、2、4、...、190、192は、それぞれ同相のデータ符号および直角位相のデータ符号ごとに、同時に読み出される。したがって、異なる無線構成において読み出しポインタの位置を計算するための処理は簡単になる。
【0044】
伝送信号の効率的な処理のためにウォルシュカバー処理および加算処理を行うことも効果的である。各チャンネルのデータ符号にウォルシュカバー処理を行なって、ウォルシュカバーされたデータ符号を生成する。ウォルシュカバー処理には、データ符号をウォルシュ符号で乗算することが含まれる。1つのウォルシュ符号は、多数のチップ、例えば64個のチップから構成される。したがって、各データ符号ごとに、64個のチップが生成される。同相のデータ符号および直角位相のデータ符号には、ブロック510に示したように、個別のウォルシュカバー処理を行なう。異なるチャンネルのウォルシュカバーされたデータ符号を加算して、加算信号を形成し、2以上の順方向チャンネルが構成されている1つの順方向リンク信号を伝送する。同相のデータのウォルシュカバーされた符号の加算処理はブロック543に示されていて、直角位相のデータのウォルシュカバーされた符号の加算処理はブロック544に示されている。このようにして、効率的なウォルシュカバリングおよび加算処理を行うことが好都合である。
【0045】
図7を参照すると、結合されたウォルシュカバーされた信号545および546を生成するための処理ブロック700のブロック図が示されている。信号545および546を生成するための処理は同じである。信号545はI信号を表わし、信号546はQ−信号を表わす。RAMブロック600は、RAMの組601ないし603から各チャンネルごとに同相のデータ符号と直角位相のデータ符号とを同時に生成する。直角位相のデータ符号は参照符号701ないし703で示されていて、同相のデータ符号は参照符号711ないし713で示されている。直角位相のデータ符号701ないし703の各々は、長いコードのスクランブリングブロック751へ送られ、スクランブルされた直角位相のデータ符号761ないし763が生成される。同相のデータ符号711ないし713の各々は、長いコードのスクランブリングブロック750へ送られ、スクランブルされた同相のデータ符号771ないし773が生成される。符号771および761は、第1のチャンネルと関係付けられていて、ウォルシュコードW0を割り当てられている。符号772および762は、第2のチャンネルと関係付けられていて、ウォルシュコードW1を割り当てられている。符号773および763は、第3のチャンネルと関係付けられていて、ウォルシュコードW2を割り当てられている。データ符号771ないし773および761ないし763は、ウォルシュカバリング/結合ブロック781ないし786へ送られる。データ符号は、バッファ790を使用して緩衝するか、さもなければ直接に送る。
【0046】
ウォルシュカバリング/結合ブロック781ないし783は、同相のデータ符号771ないし773を受取る。ブロック781では、乗算器791はデータ符号771を、割り当てられたウォルシュコードW0で乗算する。ブロック782では、乗算器792は、乗算器791が乗算するのにかかる時間から1チップ時間に少なくとも等しい時間分を遅延させて、データ符号772を、割り当てられたウォルシュコードW1で乗算する。ブロック783では、乗算器793は、乗算器792が乗算するのにかかる時間分から1チップ時間に少なくとも等しい時間分を遅延させて、データ符号773を、割り当てられたウォルシュコードW2で乗算する。ブロック781内のウォルシュカバーされたデータ符号は、ブロック782内のデータ符号よりも1チップ時間分、ブロック783内のデータ符号よりも2チップ時間分、先に生成される。ブロック781内のウォルシュカバーされたデータ符号は、ブロック782内のウォルシュカバーされたデータ符号よりも先に用意されるので、ブロック781内のウォルシュカバーされたデータ符号は、ブロック782においてウォルシュカバーされたデータ符号が生成されるのと同時に、加算器775へ送られて、加算される。加算された結果は、バッファ778に記憶される。この時点では、バッファ778は、ブロック781および782によって生成された第1のデータ符号の加算結果を保持している。この加算結果は、ブロック783においてウォルシュカバーされたデータ符号が生成されるより、少なくとも1チップ時間分先に用意される。バッファ778からの加算結果は加算器776へ送られて、乗算器793によって生成されたウォルシュカバーされたデータ符号と加算される。加算結果は、バッファ779内に入れられる。この時点では、バッファ779は、データ符号711ないし713と関係付けられている3つのチャンネルの第1のデータ符号の加算結果であるデータ符号を保持している。加算結果はバッファ779から、信号545の第1の符号として送られる。1データブロックは192個のデータ符号を保持するので、この処理を他の全データ符号に対して反復して、信号545のウォルシュカバーされた加算されたデータ符号を生成する。
【0047】
例えば、ブロック782内で第1のデータ符号を処理しているときに、ブロック781内では第2のデータ符号を処理している。その結果、ブロック782が第2のデータブロックを処理しているときは、ブロック781では第2のデータ符号は生成されていて、バッファ777内に入れられていて、バッファ777から出力されて、ブロック782において生成された第2のデータ符号と加算される。同様に、ブロック783が第2のデータ符号を処理しているときは、ブロック782ではウォルシュカバーされた加算された第2のデータ符号は用意されていて、バッファ778内に入れられていて、加算器776へ送られて、乗算器793によって生成された第2のウォルシュカバーされたデータ符号と加算される。加算された結果は、バッファ779内に入れられ、信号545の第2のデータ符号として使用される。この処理は、他のデータ符号に対して反復され、信号545を生成する。
【0048】
ウォルシュカバリング/結合ブロック784ないし786は、直角位相のデータ符号701ないし703を受取る。ブロック784では、乗算器794はデータ符号761を、割り当てられたウォルシュコードW0と乗算する。ブロック785では、乗算器795は、乗算器794が乗算するのにかかった時間から1チップ時間に少なくとも等しい時間分を遅延させて、データ符号762を、割り当てられたウォルシュコードW1と乗算する。ブロック786では、乗算器796は、乗算器795が乗算するのにかかった時間から1チップ時間に少なくとも等しい時間分を遅延させて、データ符号763を、割り当てられたウォルシュコードW2と乗算する。ブロック784内のウォルシュカバーされたデータ符号は、ブロック785内のデータ符号よりも1チップ時間分先に生成され、ブロック786内のデータ符号よりも2チップ時間分先に生成される。ブロック784内のウォルシュカバーされたデータ符号は、ブロック785内のウォルシュカバーされたデータ符号よりも先に用意できているので、ブロック784内のウォルシュカバーされたデータ符号は、ブロック785においてウォルシュカバーされたデータ符号が生成されるのと同時に、加算器765へ送られて、加算される。加算された結果は、バッファ768に記憶される。この時点では、バッファ768は、ブロック784および785によって生成された第1のウォルシュカバーされたデータ符号の加算結果を保持している。この加算結果は、ブロック786内でウォルシュカバーされた符号が生成されるよりも、少なくとも1チップ時間分先に用意できている。バッファ768からの加算結果は、加算器766へ送られて、乗算器796によって生成されたウォルシュカバーされたデータ符号と加算される。加算された結果は、バッファ769内に入れられる。この時点では、バッファ769は、データ符号701ないし703と関係付けられている3本のチャンネルの第1の直角位相のウォルシュカバーされた加算されたデータ符号の加算結果を保持している。加算結果はバッファ769から、信号546の第1のデータ符号として送り出される。1データブロックは、192個のデータ符号を保持できるので、この処理を他の全データ符号に対して反復して、信号546のウォルシュカバーされた加算されたデータ符号を生成する。
【0049】
ブロック785において第1のデータ符号を処理しているときは、ブロック784ではフレームデータの第2のデータ符号は処理されている。したがって、ブロック785において第2のデータ符号を処理しているときは、ブロック784では第2のデータ符号は生成されていて、バッファ767内に入れられていて、バッファ767から出力されて、ブロック785において生成された第2のデータ符号と加算される。同様に、ブロック786が第2のデータ符号を処理しているとき、ブロック785ではウォルシュカバーされた加算された第2のデータ符号は用意されていて、バッファ768内に入れられていて、加算器766へ送られ、乗算器769によって生成された第2のウォルシュカバーされたデータ符号と加算される。加算結果は、バッファ769内に入れられ、信号546の第2のデータ符号として使用される。
【0050】
ブロック700の処理は、集積ディジタル回路によって実行される。ディジタル回路の動作には、クロックサイクルが使用されることは、よく知られている。したがって、バッファ779および769のデータ符号は、少なくとも2クロックサイクルで生成される。乗算器791ないし796における各乗算に1クロックサイクル、加算器774ないし776および764ないし766における加算処理に1クロックサイクルが使用される。たいていのディジタル回路は、サンプリングされたクロック周波数も使用するので、クロック周波数は、ウォルシュカバリング処理で使用されるウォルシュチップのチップレートの倍数である。図7では3つの信号が示されているが、結合される信号の数は、3つ以外でもよい。図7の3本のチャンネルについて記載した処理は、所望のチャンネル数と同数回反復される。ブロック700の処理を、例えば、64本のチャンネルに対して実行してもよい。
【0051】
順方向リンク上の伝送信号の処理効率を向上するために、フィードバック720および721のようなフィードバックを構成して、ブロック781ないし786の動作を変更してもよい。例えば、順方向リンク上で4本以上のチャンネルが結合されるときは、全てのチャンネルを結合して、順方向リンク信号545および546を生成するまで、異なるチャンネルごとにブロック781ないし786を繰返し使用する。図7では、2クロックサイクルごとにバッファ779および769において1チップが生成されるとき、3本のチャンネルに関係する3チップが処理されていることになる。クロックサイクルがチップレートの16倍であるときは、全部で24チップを処理するのに、処理は8回繰返される。I−チャンネルには3つのブロック781ないし783、Q−チャンネルには3つのブロック784ないし786が使用されるので、1チップ時間において完了する処理を、残りの21チャンネルに関係付けられている残りの21チップに対して反復する。したがって、ブロック781ないし786を再使用して、1チップ時間内で残りのチャンネルと関係付けられているデータ符号を処理する。このために、3つのブロック781ないし783を、全部で24チャンネルのウォルシュカバリングおよび加算に使用して、1チップ時間内で信号545に対して1チップを生成する。フィードバック720を使用して、処理が終了するたびにバッファ779の結果を処理の最初へフィードバックして、加算器774において、新しく届いたデータ符号と加算する。フィードバック処理を8回繰返して、バッファ779においてデータ符号を収集し、全部で24本のチャンネルの加算結果を得る。残りのチャンネルが加算されるとき、RAM600は、残りのチャンネルと関係付けられているデータ符号を生成する。フィードバック721においても同様の処理が行われる。フィードバック721は、処理が終了するたびにバッファ769の結果を処理の最初へフィードバックして、加算器764において、新しく届いたデータ符号と加算する。処理を容易にするために、バッファ722および723を使用して、1つのデータ符号を構成するチップを、信号拡散器へ送る前に収集する。
【0052】
上述の好ましい実施形態の説明は、当業者が本発明を生成または使用できるように与えられている。これらの実施形態の種々の変形は、当業者には容易に明らかであり、本明細書で定義されている全体的な原理は、発明の能力を使用せずに他の実施形態に応用できる。したがって、本発明は、本明細書に示した実施形態に制限されることを意図されておらず、本明細書で開示した原理および新規な特徴に一致する最も幅広い技術的範囲に一致することを意図されている。
【図面の簡単な説明】
【図1】通信システムの送信機における種々の処理ブロックを示す図。
【図2】通信システムの送信機においてインターリービング処理を行うための分割されたRAM構造を示す図。
【図3】少なくとも2つのスクランブラーが構成されている、通信システムの送信機における種々の処理ブロックを示す図。
【図4】通信システムの一般的なブロック図。
【図5】送信機におけるウォルシュカバリングブロック、加算ブロック、PN拡散ブロック、および搬送波変調ブロックを示す図。
【図6】通信システムの送信機において幾つかのチャンネルのインターリービング処理を行うための分割されたRAM構造を示す図。
【図7】送信機における、幾つかのチャンネルに対するスクランブリングブロック、ウォルシュカバリングブロック、および加算ブロックを示す図。
Claims (21)
- 通信システムにおいて、
1/Rのコード化レートでデータブロックをコード化し、前記データブロック内の各データビットごとにR個のデータ符号を生成して、R個のデータブロックを生成することと、
1つのRAMブロックを複数のRAMブロックに分割することと、
前記R個のデータブロックのデータ符号を前記複数のRAMブロックへ、所定のインターリービング機能にしたがって書込むこととが含まれている方法。 - 前記複数のRAMブロックの各ブロックからデータ符号を順次に読み出すことがさらに含まれている請求項1記載の方法。
- 前記順次の読み出しが、前記複数のRAMブロックの第1のRAMブロックから始まる請求項2記載の方法。
- 前記順次の読み出しが、続いて前記複数のRAMブロックの第2のRAMブロックへ進む請求項3記載の方法。
- 前記順次の読み出しが、前記複数のRAMブロックの中の前記第2のRAMブロックにおいて終了する請求項4記載の方法。
- 前記順次の読み出しが、続いて前記複数のRAMブロックの中の第3のRAMブロックへ進む請求項4記載の方法。
- 前記順次の読み出しが、前記複数のRAMブロックの中の前記第3のRAMブロックにおいて終了する請求項6記載の方法。
- 前記データブロックを第1のデータフレームと関係付けることにより、前記書込みを前記第1のデータフレームと関係付けて、前記読み出しを第2のデータフレームと関係付けて、前記第2のデータフレームを前記第1のデータフレームよりも先に前記通信システムから伝送し、前記複数のRAMブロックの中の2つの組のそれぞれにおいて、一方の組を前記書込みに関係付けて、他方の組を読み出しに関係付けて、前記読み出しおよび書き込みを同時に行う請求項2記載の方法。
- 前記複数のRAMブロックの各RAMブロックを、少なくとも2つのRAMサブブロックへ分割することがさらに含まれている請求項1記載の方法。
- 前記書込みステップを介して、前記少なくとも2つのRAMサブブロックの一方では同相のデータ符号を記憶し、他方では直角位相のデータ符号を記憶する請求項9記載の方法。
- 複数のRAMブロックの中の各RAMブロックからデータ符号を順次に読み出すことがさらに含まれていて、前記読み出しには、前記少なくとも2つのRAMサブブロックを同時に読み出して、同相のデータ符号と直角位相のデータ符号とを同時に生成することがさらに含まれている請求項10記載の方法。
- 前記同相のデータ符号をスクランブルして、スクランブルされた同相のデータ符号を生成することがさらに含まれている請求項11記載の方法。
- 前記直角位相のデータ符号をスクランブルして、スクランブルされた直角位相のデータ符号を生成することがさらに含まれている請求項11記載の方法。
- 前記同相のデータ符号と直角位相のデータ符号とを同時にスクランブルして、スクランブルされた同相のデータ符号と直角位相のデータ符号とを生成することがさらに含まれている請求項11記載の方法。
- 前記通信システム内の通信チャンネルに割り当てられたウォルシュコードにしたがって、前記スクランブルされた同相のデータビットと直角位相のデータビットとをウォルシュカバーして、ウォルシュカバーされた同相のデータビットと直角位相のデータビットとを生成することがさらに含まれている請求項14記載の方法。
- 前記ウォルシュカバーされた同相のデータ符号および直角位相のデータ符号を、他のウォルシュカバーされた同相のデータ符号および直角位相のデータ符号とそれぞれ加算して、加算されたウォルシュカバーされた同相のデータ符号および直角位相のデータ符号を生成することがさらに含まれている請求項15記載の方法。
- QPSK拡散方式およびBPSK拡散方式の一方にしたがって、前記加算されたウォルシュカバーされた同相のデータ符号および直角位相のデータ符号を拡散して、スペクトラム拡散信号を生成して、前記通信システムから伝送することがさらに含まれている請求項16記載の方法。
- チャンネルデータをコード化するためのチャンネルエンコーダと、
前記チャンネルエンコーダによって生成されたコード化されたデータ符号をインターリーブして、同相のインターリーブされたデータ符号と直角位相のインターリーブされたデータ符号とを同時に生成するためのブロックインターリーバとが構成されている通信システム。 - 前記同相のデータ符号をスクランブルするためのI−出力と、前記直角位相のデータ符号をスクランブルするためのQ−出力とを有する長いコード生成器と、
前記同相のデータ符号には前記I−出力を使用して、前記直角位相のデータ符号には前記Q−出力を使用して、同時にスクランブルして、スクランブルされた同相のデータ符号と直角位相のデータ符号とを同時に生成するためのI−スクランブラーおよびQ−スクランブラーとがさらに構成されている請求項18記載の通信システム。 - 前記スクランブルされた同相のデータ符号と直角位相のデータ符号とを受取って、スペクトラム拡散信号を生成して、前記通信システムから伝送するQPSK/BPSK拡散器がさらに構成されている請求項19記載の通信システム。
- 前記スペクトラム拡散信号を生成して、前記通信システムから伝送する前記QPSK/BPSK拡散器の前に、前記スクランブルされた同相のデータ符号と直角位相のデータ符号とをウォルシュカバーするためのウォルシュコードカバリングブロックがさらに構成されている請求項20記載の通信システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/676,345 US6975584B1 (en) | 2000-09-29 | 2000-09-29 | Communication system method and apparatus |
PCT/US2001/028497 WO2002029980A2 (en) | 2000-09-29 | 2001-09-14 | Communication system method and apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004511164A true JP2004511164A (ja) | 2004-04-08 |
Family
ID=24714154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002533479A Pending JP2004511164A (ja) | 2000-09-29 | 2001-09-14 | 通信システムの方法および装置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US6975584B1 (ja) |
EP (1) | EP1320930A2 (ja) |
JP (1) | JP2004511164A (ja) |
KR (1) | KR100866426B1 (ja) |
CN (1) | CN1310456C (ja) |
AU (1) | AU2001289033A1 (ja) |
BR (1) | BR0114238A (ja) |
HK (1) | HK1067832A1 (ja) |
TW (1) | TW536874B (ja) |
WO (1) | WO2002029980A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6847677B1 (en) * | 2000-09-29 | 2005-01-25 | Qualcomm, Incorporated | Method and apparatus for efficient Walsh covering and summing of signals in a communication system |
JP3679083B2 (ja) * | 2002-10-08 | 2005-08-03 | 株式会社エヌ・ティ・ティ・ドコモ | 画像符号化方法、画像復号方法、画像符号化装置、画像復号装置、画像符号化プログラム、画像復号プログラム |
US8160596B2 (en) | 2005-07-20 | 2012-04-17 | Qualcomm Incorporated | Asymmetric mode of operation in multi-carrier communication systems |
CN102412937B (zh) * | 2007-02-02 | 2014-04-16 | 华为技术有限公司 | 一种数据的交织方法和装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177856A (ja) * | 1992-12-08 | 1994-06-24 | Nippon Telegr & Teleph Corp <Ntt> | スペクトラム拡散多重通信装置 |
JP2000041018A (ja) * | 1998-07-22 | 2000-02-08 | Sony Corp | Ofdm信号発生方法及びofdm信号発生装置 |
JP2000114990A (ja) * | 1998-10-07 | 2000-04-21 | Oki Electric Ind Co Ltd | インタリーブ装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5237320A (en) | 1986-09-30 | 1993-08-17 | Nec Corporation | Radio paging system with different transmission speeds and receiver therefor |
US5592492A (en) | 1994-05-13 | 1997-01-07 | Lsi Logic Corporation | Convolutional interleaving/de-interleaving method and apparatus for data transmission |
US5659580A (en) | 1994-11-29 | 1997-08-19 | Lucent Technologies Inc. | Data interleaver for use with mobile communication systems and having a contiguous counter and an address twister |
US5805567A (en) | 1996-09-13 | 1998-09-08 | Lucent Technologies Inc. | Orthogonal modulation scheme |
WO1999050989A1 (en) | 1998-03-30 | 1999-10-07 | Northern Telecom Limited | Adaptive modulation for cdma systems |
US6389138B1 (en) * | 1998-11-12 | 2002-05-14 | Lucent Technologies Inc. | Method and apparatus for generating a complex scrambling code sequence |
US6714599B1 (en) * | 2000-09-29 | 2004-03-30 | Qualcomm, Incorporated | Method and apparatus for efficient processing of signal in a communication system |
-
2000
- 2000-09-29 US US09/676,345 patent/US6975584B1/en not_active Expired - Fee Related
-
2001
- 2001-09-14 BR BR0114238-0A patent/BR0114238A/pt not_active IP Right Cessation
- 2001-09-14 WO PCT/US2001/028497 patent/WO2002029980A2/en active Application Filing
- 2001-09-14 JP JP2002533479A patent/JP2004511164A/ja active Pending
- 2001-09-14 EP EP01968818A patent/EP1320930A2/en not_active Withdrawn
- 2001-09-14 AU AU2001289033A patent/AU2001289033A1/en not_active Abandoned
- 2001-09-14 CN CNB018195091A patent/CN1310456C/zh not_active Expired - Fee Related
- 2001-09-14 KR KR1020037004501A patent/KR100866426B1/ko not_active IP Right Cessation
- 2001-09-21 TW TW090123348A patent/TW536874B/zh not_active IP Right Cessation
-
2005
- 2005-01-07 HK HK05100120A patent/HK1067832A1/xx not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177856A (ja) * | 1992-12-08 | 1994-06-24 | Nippon Telegr & Teleph Corp <Ntt> | スペクトラム拡散多重通信装置 |
JP2000041018A (ja) * | 1998-07-22 | 2000-02-08 | Sony Corp | Ofdm信号発生方法及びofdm信号発生装置 |
JP2000114990A (ja) * | 1998-10-07 | 2000-04-21 | Oki Electric Ind Co Ltd | インタリーブ装置 |
Also Published As
Publication number | Publication date |
---|---|
US6975584B1 (en) | 2005-12-13 |
TW536874B (en) | 2003-06-11 |
BR0114238A (pt) | 2005-08-16 |
WO2002029980A2 (en) | 2002-04-11 |
KR100866426B1 (ko) | 2008-10-31 |
CN1310456C (zh) | 2007-04-11 |
EP1320930A2 (en) | 2003-06-25 |
AU2001289033A1 (en) | 2002-04-15 |
WO2002029980A3 (en) | 2003-01-16 |
CN1545777A (zh) | 2004-11-10 |
HK1067832A1 (en) | 2005-04-15 |
KR20030036851A (ko) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100567180B1 (ko) | Cdma 통신 시스템용 고속 데이터 레이트 보조 채널 | |
RU2242086C2 (ru) | Абонентский блок и способ его использования в беспроводной системе связи | |
CA2302391C (en) | A method of and apparatus for transmitting data in a multiple carrier system | |
JP3526741B2 (ja) | 符号分割を使用して2並列チャネルを送信する方法及びこの方法を実施する装置 | |
JP2007221799A (ja) | 高データ速度cdma無線通信システム | |
JP4913312B2 (ja) | 通信システムにおいて信号を効率的にウォルシュカバリングおよび加算するための方法および装置 | |
US6714599B1 (en) | Method and apparatus for efficient processing of signal in a communication system | |
JP4589441B2 (ja) | マルチチャンネルリンクの縮小された最大・平均振幅 | |
US6975584B1 (en) | Communication system method and apparatus | |
US20040052222A1 (en) | Method of updating a shift register | |
AU2002213658A1 (en) | A method of updating a shift register | |
KR20040034589A (ko) | 직교 확산 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111206 |