CN1393576A - 制造压电元件的方法 - Google Patents

制造压电元件的方法 Download PDF

Info

Publication number
CN1393576A
CN1393576A CN02120106A CN02120106A CN1393576A CN 1393576 A CN1393576 A CN 1393576A CN 02120106 A CN02120106 A CN 02120106A CN 02120106 A CN02120106 A CN 02120106A CN 1393576 A CN1393576 A CN 1393576A
Authority
CN
China
Prior art keywords
electrode
hard mask
lead
perforate
wire electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02120106A
Other languages
English (en)
Other versions
CN1233869C (zh
Inventor
法利信幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1393576A publication Critical patent/CN1393576A/zh
Application granted granted Critical
Publication of CN1233869C publication Critical patent/CN1233869C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/54Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56Monolithic crystal filters
    • H03H9/564Monolithic crystal filters implemented with thin-film techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/125Driving means, e.g. electrodes, coils
    • H03H9/13Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/132Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials characterized by a particular shape
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

一种制造压电元件的方法,利用多个分离的硬掩膜形成高精度的电极图样,在提高掩膜强度的同时不使电特性下降。该方法在压电基板上形成振动电极、接线端电极以及连接这两种电极的引线电极,它包括如下步骤:制备具有与所述振动电极和引线电极对应之开孔的第一硬掩膜;制备具有与接线端电极和引线电极对应之开孔的第二硬掩膜。通过将第一硬掩膜布置在压电基板上,利用薄膜沉积工艺依次形成振动电极和各引线电极,然后将第二硬掩膜布置在所述压电基板上,利用薄膜沉积工艺依序形成各接线端电极和引线电极。将第一和第二硬掩膜布置成使第一和第二硬掩膜的开孔部分地重叠,而且重叠部分位于与振动电极离开至少为三倍压电基板厚度的位置。

Description

制造压电元件的方法
技术领域
本发明涉及用于制造压电元件的方法,其中通过淀积薄膜工艺,如溅射及真空蒸镀工艺,在压电基板的表面上形成各个电极。
背景技术
在利用厚度-纵向振动方式制造诸如双模滤波器等压电元件时,这种滤波器具有复合成形电极,比如在压电基板的表面上形成振动电极、输入-输出接线端电极、引线电极和中继电容电极等,其程序是:通过溅射或真空蒸镀在整个基板表面上形成电极之后,再利用光刻在其上蚀刻形成其它电极。然而利用光刻蚀刻的步骤数太多,以致加大成本。
利用硬掩膜把电极材料附着在基板上的方法,其步骤数少于利用光刻以蚀刻的步骤数,而且也较廉价。不过,在形成形状复杂之电极时,会使硬掩膜的开孔形状也变得复杂,以致降低了硬掩膜的强度。因此,由于在粘附电极的过程中要受热,会使硬掩膜挠曲,以致造成对基板的剥离,使电极材料剥离,同时出现不能形成准确电极图样的问题。
为解决上述问题,建议采用分离硬掩膜,其中将电极形状分成两个或多个图样(日本未审专利申请公开特开平11-297471)。
然而,对于压电元件而言,采用分离硬掩膜的电极形成方法,因为以下的原因并未进入实际应用。
这就是在分离的电极图样部分,必须使电极材料堆积,以防止电极断线;但在压电元件的情况下,由于所述堆积部分,即厚度比其它部分大的电极部分在基板上的位置的缘故,压电元件的电特性下降。
发明内容
于是,本发明的目的在于提供一种制造压电元件的方法,其中采用多个分离的硬掩膜,可形成高精度的电极图样,同时提高所述硬掩膜的强度而不使压电元件的电特性下降。
为实现上述目的,本发明制造压电元件的方法利用薄膜沉积工艺,在压电基板上形成振动电极、多个接线端电极以及连接这两种电极的引线电极。所述方法包括如下步骤:制备第一硬掩膜,它具有与所述振动电极和各引线电极对应的开孔;制备第二硬掩膜,它具有多个开孔,至少对应于所述各接线端电极;利用薄膜沉积工艺依次形成所述振动电极和各引线电极,同时将第一硬掩膜布置在压电基板上;利用薄膜沉积工艺至少形成各接线端电极,同时将第二硬掩膜布置在压电基板上,其中,将所述第一和第二硬掩膜布置成使第一和第二硬掩膜的开孔部分地重叠,而且这种重叠部分位于引线电极和接线端电极之一上的一个位置处,并且该位置与振动电极离开至少为压电基板厚度的三倍。
首先,制备具有与振动电极和各引线电极对应之开孔的第一硬掩膜和具有至少对应于所述各接线端电极之开孔的第二硬掩膜。第一硬掩膜上形成的各开孔自所述振动电极向着所有的或者部分引线电极是连续的。第二硬掩膜上形成的各开孔至少对应于各接线端电极,并可沿着部分引线电极是连续的。以如此方式在分离的硬掩膜上形成之开孔的外形简单或者面积较小,避免降低硬掩膜的强度。
继而,将第一硬掩膜布置在其上尚未形成电极的压电基板上,以便接下去利用薄膜沉积工艺,如溅射或真空蒸镀工艺在其上形成振动电极和各引线电极。在薄膜沉积过程中,对所述硬掩膜加热;然而,由于有如上述那样,这种硬掩膜的强度较高,所以能够形成高精度的电极图样。
然后,再将第二硬掩膜布置在已经形成所述振动电极和引线电极的压电基板上,以便按同样的方式利用薄膜沉积工艺至少形成所述各接线端电极。与此同时,为防止断线,使由第一硬掩膜形成的各引线电极部分地重叠在接线端电极上,或者重叠在由第二硬掩膜形成的部分引线电极上,以增大各电极的厚度。但由于重叠的部分位于与振动电极离开三倍于压电基板厚度或更多的位置处,所以由振动电极产生的压电振动几乎不受重叠部分的影响,同时也避免了由不需要的振动或反射波所引起的特性下降。
并不要求将电极材料粘附到一个位置,那会直接引起电特性的下降,以致使电极外形的精度受到很大的损害。在采用分离之硬掩膜的情况下,由于先前附着之电极材料厚度的缘故,使第二硬掩膜或后一硬掩膜自基板被推向上,以致在该硬掩膜与基板之间产生缝隙。当电极材料进入这种缝隙时,会产生最后电极被弄污或其形状方面的偏差,同时造成电特性下降。
于是,最好给压电基板表面与第二硬掩膜之间的接触面提供凹入部分,用以容纳由第一硬掩膜形成的振动电极和各引线电极。
这就是说,在把第二硬掩膜布置于压电基板上时,所述振动电极和各引线电极被容纳于所述第二硬掩膜上形成的凹入部分内,防止第二硬掩膜浮置于压电基板上。相应地,当形成接线端电极和引线电极时,就不会产生所述的弄污或电极形状的偏差,防止特性的下降。
另外,在压电基板上形成各电极的顺序并不限于上述那样的程序——在用第一硬掩膜形成振动电极和各引线电极之后,再用第二硬掩膜形成各接线端电极和引线电极;可以在用第二硬掩膜形成各接线端电极和引线电极之后,再用第一硬掩膜形成振动电极和各引线电极。
于是,最好给压电基板表面与第一硬掩膜之间的接触面提供凹入部分,用以容纳第二硬掩膜形成之接线端电极和引线电极。
当引线电极的中间部分有一弯曲部分时,分开的部分就会是引线电极的弯曲部分,可使开孔的形状简单。这就是说,最好使第一硬掩膜的各开孔从所述振动电极延伸至与引线电极的弯曲部分对应的位置,也使第二硬掩膜的各开孔从接线端电极极延伸至与引线电极的弯曲部分对应的位置。
在把引线电极制成为直线形状时,最好使第一硬掩膜的各开孔从所述振动电极延伸至与引线电极和接线端电极连接部分对应的位置,并使第二硬掩膜的各开孔可以只与各接线端电极对应就足够了。在这种情况下,引线电极的接线端重叠在所述接线端电极上。
为什麽在使用分离的硬掩膜时最好使被分离的部分位于引线电极上的理由如下。这就是当使被分离的部分位于引线电极上时,就会需要形成从振动电极经压电基板上的引线电极延伸至部分接线端电极的开孔,使得第一硬掩膜的开孔外形变得繁杂,同时造成第一硬掩膜的强度减低。类似地,当使被分离的部分位于振动电极上时,就会需要形成从接线端电极经压电基板上的引线电极延伸至部分振动电极的开孔,使得第二硬掩膜的开孔外形变得繁杂,同时造成第二硬掩膜的强度减低。在给引线电极提供弯曲部分时,这个问题变得尤其值得注意。此外,当使分离部分位于振动电极上时,振动电极的厚度会局部改变,从而对振动特性有不好的影响。因此,考虑到振动特性和硬掩膜的稳定性,最好使被分离的部分位于各引线电极上。
另外,引线电极的宽度较小,比如约为0.2mm;然而,由于硬掩膜开孔尺寸及硬掩膜定位的精度均远好于线度的尺寸,所以不存在问题。
如上所述,按照本发明,由于采用多个分离的硬掩膜在压电基板上形成电极图样,所以每个硬掩膜上形成的开孔外形都是简单的,从而形成高精度的电极图样,避免了所述硬掩膜强度的减低。
还有,在用第一(或第二)硬掩膜在压电基板上形成振动电极和引线电极(或接线端电极和引线电极)之后,就继续用第二(或第一)硬掩膜在压电基板上形成接线端电极和引线电极(或振动电极和引线电极),同时使由第二(或第一)硬掩膜形成的接线端电极或者部分引线电极重叠在由第一(或第二)硬掩膜形成的引线电极上,以便不致在引线电极部分内发生断线,从而可靠地与各电极相连。
此外,因为电极的重叠部分位于与振动电极分开三倍于压电基板厚度的或更多的位置处,所以由振动电极引起的压电振动几乎不会受到这种重叠部分的影响,从而避免了由于不需要的振动或反射波所致的特性下降。
附图说明
图1a和1b是由本发明方法制造的压电元件举例的图示,包括顶视图(图1a)和后视图(图1b);
图2是图1所示压电元件的电路图;
图3a和图3b分别是用于形成图1所示压电元件之上电极的第一硬掩膜的平面视图和沿A-A线的断面图;
图4a、4b和4c分别是用于形成图1所示压电元件之上电极的第二硬掩膜的平面视图、沿B-B线的断面图和沿C-C线的断面图;
图5是一种实际的第一硬掩膜和压电基板(母板)的透视图;
图6是一种实际的第二硬掩膜和压电基板(母板)的透视图;
图7是压电元件的滤波波形图,其中引线电极的重叠部分位于离开振动电极0.6mm的位置;
图8是压电元件的滤波波形图,其中引线电极的重叠部分位于离开振动电极0.4mm的位置;
图9是按照本发明方法制造的另一压电元件的表面视图;
图10是用于形成图9所示压电元件之上电极的第一硬掩膜的平面视图;
图11是用于形成图9所示压电元件之上电极的第二硬掩膜的平面视图。
具体实施方式
图1表示按照本发明方法制造的压电元件的一种举例,其中举例示出利用厚度-纵向-振动能量封闭型压电滤波器。
所述压电滤波器包括:由压电陶瓷或压电单晶制成的矩形压电基板1,其中该基板的上部主表面设置两个分离的电极(振动电极)部分2、3、4和5,它们在基板上按预定的距离彼此形成两对,而背部主表面上设置公用电极(振动电极)6和7,分别对应于所述两对分离的电极2、3、4和5。由这些振动电极2、3和6构成双模滤波元件F1,而振动电极4、5和7构成另一双模滤波元件F2。
在压电基板1的上部主表面上,被分离的电极2经引线电极9与在压电基板1的一个拐角处形成的输入接线端电极8相连,而被分离的电极4经引线电极11与在压电基板1的另一拐角处形成的输出接线端电极10相连。这两个引线电极9和11都有弯曲部分9a和11a,分别形成于它们的中间部分。此外,被分离的电极3和5经引线电极12连在一起。再有,压电基板1的中心部分设有形成于其上的中继电容电极13,它经由引线电极14连到引线电极12的中心部分。
在压电基板1的背部主表面上,公用电极6和7各自经引线电极15和16与接线端电极17相连,用以接地,也用作电容电极。接地的接线端电极17与电容电极13相对,它们之间插有所述压电基板,用以形成中继电容器C。
上述引线电极9、11、12、14、15和16形成其宽度比其它电极小。
图2是本压电滤波器的电路图。
图3表示用以在压电滤波器上部主表面上形成各电极的第一硬掩膜20;图4表示第二硬掩膜30。
另外,图3和4所示的硬掩膜都是用于压电滤波器的,但有如图5和6所示的每一个实际的硬掩膜20和30都有多个开孔,用于在母板上同时形成多个电极。
由耐热金属片或树脂片制成的第一硬掩膜20有开孔21、22、23和24,用以形成分离的电极2、3、4和5,开孔25和26用以形成部分引线电极9和部分引线电极11,开孔27形成引线电极12。开孔25和26从与分离的电极2和4对应的位置延伸至与引线电极9和11的弯曲部分9a和11a对应的位置。
另外,在这些开孔21至27的接口边缘处形成拔梢的延伸部分,以便有利于金属颗粒均匀地通过这些开孔。
同样,以如同第一硬掩膜20一样的方式以耐热金属片或树脂片制成第二硬掩膜30,它也有开孔31、32和33,用以形成接线端电极8和10以及电容电极13,另外,宽度较小的开孔34、35和36用以形成从开孔31、32和33延伸的引线电极。开孔34和35从接线端电极8和10对应的位置延伸至与引线电极9和11的弯曲部分9a和11a对应的位置。再有,硬掩膜30的背面,即与压电基板1接触的表面设有凹入于其中的凹入部分37,用以容纳分离的电极2、3、4和5、部分引线电极9和10以及引线电极12。凹入部分37的深度可以等于或大于由第一硬掩膜20所形成之各电极的厚度,并且所述凹入部分37的形状具有至少足以能容纳上述各电极的容量。
此外,在这些开孔31至36的接口边缘处也形成拔梢的延伸部分。
在第二硬掩膜30中,与由第一硬掩膜20形成之部分引线电极9和10以及分离的电极2、3、4和5对应的开孔34和35边缘之间的距离L1和L2被设定成压电基板1厚度t的三倍或更多。
L1≥3t
L2≥3t
以下将参照图5和6描述利用硬掩膜20和30在压电基板1的上部表面上形成各电极的方法。
首先如图5所示,将第一硬掩膜20粘贴在尚未形成电极的压电基板1的表面上,以便通过蒸镀或溅射工艺使电极材料(比如银)附着在压电基板1上。从而使通过开孔21至27的电极材料附着在压电基板1上,以便如图6所示那样形成振动电极2至5及引线电极9、11和12。
继而,将第二硬掩膜30粘附在这个压电基板1上,以便采用蒸镀或溅射工艺以同样的方式使电极材料粘附在该压电基板1上。与此同时,把由第一次蒸镀或溅射工艺形成的各电极容纳在第二硬掩膜30的背面上所形成的凹入部分37内,防止第二硬掩膜30浮置于所述压电基板1。通过第二次蒸镀或溅射,形成接线端电极8和10、电容电极13,并形成引线电极9和11的对称。由第二次蒸镀或溅射形成的各电极与由第一次蒸镀或溅射形成的各电极结合在一起,形成具有如图1所示电极结构的压电元件。
此外,虽然省略了对于在压电基板1背面上形成的电极6、7和15至17的描述,但可以与上述同样的方式,用分离的硬掩膜形成它们,或者可以用单独一个硬掩膜同时形成它们。
在第二次蒸镀或溅射期间,第二次形成的引线电极9和11部分地重叠在第一次形成的引线电极9和11上,而且重叠部分9a和11a处电极材料的厚度比其它部分的厚度大(参见图1)。重叠部分9a和11a位于引线电极9和11的弯曲部分内。在重叠部分9a和11a存在于振动区域内时,就会使厚度-纵向振动受到阻碍,从而使特性下降。但由于把与部分引线电极9和10以及分离的电极2、3、4和5对应的第二硬掩膜30的开孔34和35边缘之间的距离L1和L2设定成是压电基板1厚度t的三倍或更大,因此,所述重叠部分(即弯曲部分)9a和11a也与分离的电极2、3、4和5分开压电基板1厚度t的三倍或更多。于是,有如图7和8所示者,作为压电滤波器,电特性不会受到不利的影响。
另外,在引线电极12与14之间也产生重叠部分12a,由于重叠部分12a也与分离的电极2、3、4和5分开压电基板1厚度t的三倍或更多,所以,作为压电滤波器,电特性不会受到不利的影响。
图7表示当L=0.6mm时的所述特性,其中L是分离的电极2、3、4和5与重叠的部分9a、11a和12a之间的距离,而图8表示当L=0.4mm时的所述特性,其中压电基板的厚度t=200μm(10.7MHz),以便在前一种情况下使L≥3t,而在后一种情况下使L<3t。
有如从图7和8所了解到的那样,在10.7MHz时,在前一种情况下的衰减是3.6dB,而在后一种情况下的衰减是4.0dB,增大约25%。再有,可以理解,图7中的滤波波形基本为横向对称的,而在图8中,它是横向对称的。另外,在20dB下,在前一种情况下的带宽为450kHz,而在后一种情况下的带宽为471kHz,致使选择性下降约5%。
此外,以同样的方式对L=0.8mm测量所述电特性时,得到有如对于L=0.6mm同样的结果。
有如从上述结果所理解的那样,当L≥3t时,得到极好的电特性。
图9表示由本发明方法制造之压电元件的另一举例。该压电元件是一种利用厚度-纵向振动的陶瓷鉴频器。
这种鉴频器包括由压电陶瓷或压电单晶制成的矩形基板40,其中基板的上部主表面上设有圆形振动电极41,而背部主表面上设有与振动电极41相对形成的振动电极42。在基板40的上部主表面上,振动电极41经一细的引线电极44与形成于该压电基板40一端的输入接线端电极43相连。在基板40的背部主表面上,振动电极42经一细的引线电极46与形成于该压电基板40其它端的输入接线端电极45相连。引线电极44和46形成直线形状。
接线端电极43与引线电极44之间的连接部分设有在其上形成的电极重叠部分44a,同样地,接线端电极45与引线电极46之间的连接部分也设有在其上形成的电极重叠部分(未示出)。这些重叠部分44a与振动电极41和42之间的距离L3均被设定为压电基板40厚度t的三倍或更大。
图10表示用于形成图9所示压电元件之各上部电极的第一硬掩膜50;图11表示第二硬掩膜60。所示这些硬掩膜50和60用于鉴频器;不过,每一个实际的硬掩膜50和60都有多个开孔,以便在母板上同时形成多个电极。
由耐热金属片或树脂片制成的第一硬掩膜50依序具有用于形成振动电极41的开孔51和用于形成引线电极44的开孔52。另外,在这些开孔51和52的接口边缘处,按与图3和4中所示同样的方式形成拔梢的延伸部分。
另外,第二硬掩膜60以与第一硬掩膜50同样的方式由耐热金属片或树脂片制成,并且具有用于形成接线端电极43的开孔61。再有,硬掩膜60的背面,即与压电基板40的接触面中设有凹入部分,用以容纳振动电极41和引线电极44。凹入部分62的深度可以等于或大于由第一硬掩膜50所形成之各电极的厚度,并且所述凹入部分62的形状具有至少足以能容纳上述各电极41和44的容量。
此外,在开孔61的接口边缘处也形成拔梢的延伸部分。
第二硬掩膜60的开孔61与由第一硬掩膜50形成之振动电极41之间的距离L3被设定为压电基板40厚度t的三倍或更大。
L3≥3t
另外,按照本实施例,在用第一硬掩膜50于压电基板40上形成振动电极41和引线电极44之后,再用第二硬掩膜60形成接线端电极43。在形成后一电极的过程中,使引线电极44和接线端电极43部分地重叠,以便产生重叠部分44a。由于重叠部分44a与振动电极41分开压电基板40厚度t的三倍或更多,因而,由振动电极41和42引起的振动不会受到重叠部分44a的干扰,而且几乎也不受反射波的影响,从而得到具有极好电特性的鉴频器。
此外,压电基板40背部主表面上各电极的外形与所述上部主表面上各电极的外形相同,以致可以利用形成上部主表面上各电极的硬掩膜50和60,以同样的方式形成背部主表面上的各电极。
按照图1至6所示的第一实施例,引线电极9和11设有在其中部形成的弯曲部分9a和11a,以便在所示弯曲部分内产生所述重叠部分,然而,按照图9至11所示的本实施例,使引线电极44和46形成为直线形状,而不在引线电极上形成弯曲部分。在这种情况下,由于在引线电极44和46与接线端电极43和45之间通常按分别约束的方式形成弯曲部分或宽度变化的部分,通过设定在这种弯曲部分内产生重叠的部分,使硬掩膜开孔的形状得以被简化,防止硬掩膜的强度下降。
按照上述各实施例,将两种硬掩膜用作被分离的硬掩膜;不过,可以使用三种或更多种硬掩膜。
另外,可以颠倒第一硬掩膜和第二硬掩膜的使用顺序。这就是说,在用第二硬掩膜形成接线端电极(和引线电极)之后,可以用第一硬掩膜形成振动电极和引线电极。在这种情况下,最好可将用以容纳各电极的凹入部分形成在第一硬掩膜的背面上。

Claims (9)

1.一种制造压电元件的方法其中利用薄膜沉积工艺,在压电基板上形成振动电极、多个接线端电极以及连接这两种电极的引线电极,所述方法包括如下步骤:
制备第一硬掩膜,它具有与所述振动电极和各引线电极对应的开孔;
制备第二硬掩膜,它具有多个开孔,至少对应于所述各接线端电极;
利用薄膜沉积工艺依序形成所述振动电极和各引线电极,同时将第一硬掩膜布置在压电基板上;
利用薄膜沉积工艺至少形成各接线端电极,同时将第二硬掩膜布置在所述压电基板上;
其中,将所述第一和第二硬掩膜布置成使第一和第二硬掩膜的开孔部分地重叠,而且
所述重叠的部分位于引线电极和接线端电极之一上的一个位置处,该位置与振动电极离开至少为压电基板厚度的三倍。
2.如权利要求1所述的方法,其特征在于,所述压电基板的表面与第二硬掩膜之间的接触面设有凹入部分,用以容纳由第一硬掩膜形成的振动电极和各引线电极。
3.如权利要求1所述的方法,其特征在于,所述压电基板的表面与第一硬掩膜之间的接触面设有凹入部分,用以容纳由第二硬掩膜形成的接线端电极和引线电极。
4.如权利要求1所述的方法,其特征在于,所述引线电极的中部具有弯曲部分;
其中第一硬掩膜的各开孔从所述振动电极延伸至与各引线电极的弯曲部分对应的位置;
第二硬掩膜的各开孔从所述接线端电极延伸至与各引线电极的弯曲部分对应的位置。
5.如权利要求2所述的方法,其特征在于,所述引线电极的中部具有弯曲部分;
其中第一硬掩膜的各开孔从所述振动电极延伸至与各引线电极的弯曲部分对应的位置;
第二硬掩膜的各开孔从所述接线端电极延伸至与各引线电极的弯曲部分对应的位置。
6.如权利要求3所述的方法,其特征在于,所述引线电极的中部具有弯曲部分;
其中第一硬掩膜的各开孔从所述振动电极延伸至与各引线电极的弯曲部分对应的位置;
第二硬掩膜的各开孔从所述接线端电极延伸至与各引线电极的弯曲部分对应的位置。
7.如权利要求1所述的方法,其特征在于,所述引线电极形成直线形状;
其中第一硬掩膜的各开孔从所述振动电极延伸至与各引线电极到各接线端电极的连接部分对应的位置;
第二硬掩膜的各开孔只对应于各接线端电极。
8.如权利要求2所述的方法,其特征在于,所述引线电极形成直线形状;
其中第一硬掩膜的各开孔从所述振动电极延伸至与各引线电极到各接线端电极的连接部分对应的位置;
第二硬掩膜的各开孔只对应于各接线端电极。
9.如权利要求3所述的方法,其特征在于,所述引线电极形成直线形状;
其中第一硬掩膜的各开孔从所述振动电极延伸至与各引线电极到各接线端电极的连接部分对应的位置;
第二硬掩膜的各开孔只对应于各接线端电极。
CNB021201064A 2001-05-23 2002-05-17 制造压电元件的方法 Expired - Fee Related CN1233869C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001154213 2001-05-23
JP2001154213A JP3750561B2 (ja) 2001-05-23 2001-05-23 圧電部品の製造方法

Publications (2)

Publication Number Publication Date
CN1393576A true CN1393576A (zh) 2003-01-29
CN1233869C CN1233869C (zh) 2005-12-28

Family

ID=18998598

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021201064A Expired - Fee Related CN1233869C (zh) 2001-05-23 2002-05-17 制造压电元件的方法

Country Status (3)

Country Link
US (1) US6681463B2 (zh)
JP (1) JP3750561B2 (zh)
CN (1) CN1233869C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5159207B2 (ja) * 2007-08-09 2013-03-06 日本電波工業株式会社 表面実装用水晶フィルタ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1209808A (en) * 1968-11-19 1970-10-21 Gen Electric & English Elect Improvements in or relating to electromechanical band-pass filters
US5065066A (en) * 1989-07-19 1991-11-12 Murata Mfg. Co., Ltd. Piezoelectric resonator
JPH0559955U (ja) * 1992-01-09 1993-08-06 株式会社村田製作所 圧電共振器
US5446335A (en) * 1993-02-19 1995-08-29 Murata Mfg. Co., Ltd. Piezoresonator with a built-in capacitor and a manufacturing method thereof
FR2747802B1 (fr) * 1996-04-18 1998-05-15 Commissariat Energie Atomique Microdispositif optomecanique, et application a un microdeflecteur optomecanique
JPH11297471A (ja) 1998-04-06 1999-10-29 Casio Comput Co Ltd 電界発光素子の製造方法

Also Published As

Publication number Publication date
JP3750561B2 (ja) 2006-03-01
CN1233869C (zh) 2005-12-28
US6681463B2 (en) 2004-01-27
US20020175601A1 (en) 2002-11-28
JP2002353532A (ja) 2002-12-06

Similar Documents

Publication Publication Date Title
CN1077729C (zh) 复合电子组件及其制造方法
US20020008606A1 (en) Laminated ceramic electronic component and method for manufacturing same
JPS6052588B2 (ja) セラミツク基板の均一金メツキ処理法
JPH09129476A (ja) セラミック電子部品
CN1073305C (zh) 压电谐振器
CN1503354A (zh) 陶瓷多层衬底及其制造方法
JP2000012377A (ja) 積層セラミック電子部品及びその製造方法
CN1233869C (zh) 制造压电元件的方法
CN1388538A (zh) 复合电子元件和生产该元件的方法
CN1184738C (zh) 叠层型电子元件
JPH0542173B2 (zh)
CN1156964C (zh) 电子元件、压电谐振元件以及用于制造电子元件和压电谐振元件的方法
JP3658350B2 (ja) 積層チップバラン素子の製造方法
JP2001076952A (ja) 積層セラミック電子部品及びその製造方法
JP3468105B2 (ja) 積層セラミック電子部品及びその製造方法
JP2737712B2 (ja) チップキャリアとその製造方法および素子のマウント方法
JP6939982B2 (ja) 高周波モジュール
CN1151601C (zh) 压电谐振器和压电谐振元件
JPH06283384A (ja) チップ型コンデンサアレイ
CN1156971C (zh) 压电滤波器件
JP2600127Y2 (ja) 積層チップemi除去フィルタ
WO1995010861A1 (fr) Filtre dielectrique et procede de fabrication
JP2000049058A (ja) 積層電子部品の製造方法
JP2634798B2 (ja) 移相素子
KR100243357B1 (ko) 적외선 센서 어레이 및 그 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051228

Termination date: 20110517