CN1348604A - 埋置绝缘层上硅晶片顶层中制作有半导体元件的半导体器件的制造方法 - Google Patents

埋置绝缘层上硅晶片顶层中制作有半导体元件的半导体器件的制造方法 Download PDF

Info

Publication number
CN1348604A
CN1348604A CN00806719A CN00806719A CN1348604A CN 1348604 A CN1348604 A CN 1348604A CN 00806719 A CN00806719 A CN 00806719A CN 00806719 A CN00806719 A CN 00806719A CN 1348604 A CN1348604 A CN 1348604A
Authority
CN
China
Prior art keywords
layer
groove
wafer
semiconductor device
top layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00806719A
Other languages
English (en)
Other versions
CN100382277C (zh
Inventor
R·德克
H·G·R·马尔斯
C·E·蒂梅林
P·H·L·班肯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1348604A publication Critical patent/CN1348604A/zh
Application granted granted Critical
Publication of CN100382277C publication Critical patent/CN100382277C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种制造半导体器件的方法,此器件包含具有半导体区(17、18、24、44、45)的半导体元件,该半导体区制作在位于埋置绝缘层(2)上的硅晶片(1)的顶层(4)中。在此方法中,执行通常称为前期工艺的第一系列工艺步骤,其中特别是硅晶片被加热到700℃以上的温度。然后,在顶层中制作延伸范围与埋置的绝缘层相同、且不与pn结相交的沟槽(25)。在用绝缘材料(26、29)已经填充所述沟槽之后,在通常称为后期工艺的第二系列工艺步骤中完成半导体器件,其中,晶片温度不超过400℃。用晶片不被加热到超过500℃的温度的淀积工艺来填充沟槽。以这种方式,能够制作包含具有非常小而浅的半导体区的半导体元件的半导体器件。

Description

埋置绝缘层上硅晶片项层中制作有 半导体元件的半导体器件的制造方法
本发明涉及到半导体器件的制造方法，此半导体器件包含具有半导体区的半导体元件，该半导体区制作在位于埋置绝缘层上的硅晶片单晶顶层中。其中，在此方法中，执行第一系列工艺步骤，其中特别是晶片被加热到700℃以上的温度，然后在顶层中制作延伸范围与埋置绝缘层相同、且不与pn结相交的沟槽，接着用绝缘材料填充此沟槽，最后执行完成半导体器件的第二系列工艺步骤，在第二系列工艺步骤中，晶片温度不超过400℃。
在此方法中，具有位于埋置在晶片中的绝缘材料层上的单晶顶层的硅晶片被用作原材料，所述绝缘材料层通常是氧化硅层。此晶片配备有诸如双极晶体管或MOS晶体管之类的半导体元件。在第一系列工艺步骤中，在这一SOI(绝缘体上硅)晶片的顶层内制作半导体区，这些半导体区的导电类型与顶层相反，从而与所述顶层形成pn结。还常常用所述顶层的局部热氧化，在顶层中制作氧化硅组成的绝缘区。还可以在顶层上制作多晶硅层、氧化硅层、或氮化硅层。用淀积方法或用顶层表面的化学转变方法，能够做到这一点。在构成“前期”制造工艺的第一系列工艺步骤中，晶片常常被加热到700℃以上的温度，以便例如激活注入的离子，借助于热氧化形成氧化硅或淀积层。在这一第一系列工艺步骤之后，在顶层中制作沟槽，接着用绝缘材料填充。这些沟槽可以被用来例如使各个半导体元件彼此电绝缘。在完成半导体器件并构成“后期”制造工艺的第二系列工艺步骤中，在晶片上形成金属化，此金属化可以包含一个或多个金属图形层和绝缘材料层。这一金属化的结果是，半导体元件被彼此连接。最后，实际上提供几个绝缘层和一个包封层。在这一第二系列工艺步骤中，晶片仅被加热到不超过所述400℃的温度。
在美国专利US 5872044中，描述了第一段所述类型的方法，其中，在二个工艺步骤中，顶层中的沟槽被填充。在第一步骤中，用热氧化方法为沟槽壁提供氧化硅层。在第二步骤中，用多晶硅或氧化硅进一步填充沟槽。
由于在直至已经执行所述“前期”工艺步骤之后，不形成并接着填充沟槽，故被填充的沟槽不再经受这些工艺步骤常常进行时的高温。若在执行“前期”工艺之前制作并填充沟槽，则由于这种填充的沟槽的受热，而可能在沟槽环绕的顶层部分中出现能够引起不希望有的晶体位错的机械应力。由于在直至已经执行“前期”工艺之后，不形成并接着填充沟槽，故防止了所述晶体位错的形成。
当在SOI晶片中制作半导体元件时，得到了半导体元件的良好垂直绝缘。结果，上述已知的方法看来非常适合于制造包含能够用来处理高频信号的半导体元件的半导体器件。但在制造用来处理10GHz以上的高频信号的半导体器件的过程中，已经发现上述已知的方法是不能令人满意的。在适合于用来处理这样高的频率的信号的半导体元件的情况下，半导体区必须小而浅，各个半导体区之间的间距也应该小。为了防止各个晶体管之间的相互差别，这些小而浅的半导体区还应该在整个晶片上各处同样大小和同样深浅。适合于处理这种信号的双极晶体管必须例如具有横向尺寸约为400nm而深度约为50nm的n型发射区，此发射区被制作在深度为200nm的p型基区中，基区的厚度则为150nm。这些区域能够被制作在例如厚度约为800nm的n型顶层中。当采用已知的方法时，实际上不可能制造这种具有上述小发射区和基区的晶体管。尤其是已经发现，实际不可能制造深度这样小的发射区。
本发明的目的是提供一种能够比已知方法更容易执行的、且其中有可能制造适合于处理10GHz以上频率信号的半导体元件的方法。本发明的目的尤其是提供一种适合于用来制造深度非常小的例如小于50nm的半导体区的方法。
为了达到这一点，根据本发明，此方法的特征是，利用晶片不被加热到500℃以上温度的淀积工艺，来用绝缘材料填充沟槽。
在上述已知的方法中，利用对连接沟槽壁的顶层硅的热氧化，为这些壁提供厚度约为50nm的氧化硅。为了达到这一目的，必须将晶片加热到900℃的温度，停留例如30分钟。接着，用多晶硅或氧化硅填充沟槽。为此，必须将晶片加热到大约700℃的温度，停留几个小时。已经发现，这种温度处理阻碍了形成所希望的浅半导体区。
在已知的方法中，为沟槽侧壁提供有非常致密的热氧化形成的氧化硅层，这会极好地钝化沟槽壁上出现的“悬挂键”。本发明基本观点认为这是不必要的。由于沟槽不与pn结相交，故可以用绝缘材料直接填充沟槽而无需为其壁首先提供有热氧化物层。已经发现，若沟槽被密度小于热氧化硅的绝缘材料填充，则能够得到半导体元件的相互良好绝缘。这种质量比较低的绝缘材料能够在低于400℃的温度下被容易地淀积。
在第一实施例中，借助于在晶片上的沟槽中以及沟槽附近涂覆一层合成树脂来填充沟槽，然后在此层中制作用来与此层下方的半导体元件形成接触的窗口。所述合成树脂层最好是苯并环丁烯(BCB)层。可以用常规的甩涂工艺来提供这种层。以这种方式，沟槽以简单而廉价的方式被填充。
在第二实施例中，借助于从含硅和氧成分的蒸气中产生的等离子体，在晶片上的沟槽中以及沟槽附近淀积氧化硅层，来填充沟槽。所述氧化硅层最好从硅烷和笑气的蒸气中产生的等离子体中淀积。在这种层的淀积过程中，晶片温度达不到400℃以上。此方法具有额外的优点，即除了半导体元件外，还能够在层上提供诸如电容器和线圈之类的无源元件。这些无源元件被如上所述淀积的氧化硅层与下方的硅晶片相隔离。
最好用化学机械抛光工艺对淀积的氧化硅层进行整平。在这种室温下进行的工艺中，晶片不被加热。在这样整平了的层上，除了半导体元件外，还能够容易地制作金属化和所述无源元件。最好在淀积氧化硅层之前，在无源元件处，在制作沟槽的工艺步骤中暴露埋置的绝缘层。无源元件于是被制作在直接提供在埋置的绝缘层上的、这些无源元件位置处的、整平了的氧化硅层上。由于不存在掺杂的顶层，故这些无源元件，将表现比制作在顶层未被清除的位置处的无源元件更好的高频性能。例如，线圈将表现更高的品质因数。
从参照以下描述的实施方案中，本发明的这些和其它特性将显而易见。
在这些附图中：
图1-10是用根据本发明的方法制造包含双极晶体管的半导体器件第一实施例的几个阶段的示意剖面图，
图11-13是用根据本发明的方法制造包含双极晶体管的半导体器件第二实施例的几个阶段的示意剖面图，而
图14-20是用根据本发明的方法制造包含MOS晶体管的半导体器件的几个阶段的示意剖面图。
图1-10是双极晶体管的第一实施例制造过程中的几个阶段的示意剖面图。这些图示出了单个晶体管的制造，但显然实际上半导体器件可以包含大量这种晶体管。此方法所用的原材料是硅晶片1，它包含埋置在晶片中的绝缘材料层2，在此情况下是埋置的氧化硅层，厚度约为100nm的掺杂浓度约为每立方厘米1020原子的n型单晶硅层3位于其上。厚度约为800nm的顶层4被外延制作在层3上，所述顶层4被n型轻掺杂，在此实施例中，掺杂浓度约为每立方厘米5×1015原子。这一掺杂用作待要形成晶体管收集极的掺杂。
首先，以常规方式，借助于顶层的局部氧化，在顶层中制作2个厚度约为600nm的氧化物区5。这些氧化物区5将有源区6和待要制作的晶体管收集极的连接区7包围。在氧化物区5的制作过程中，在未示出的氧化物掩模已经用常规方式被制作在顶层上之后，借助于暴露到蒸汽中，晶片1被加热到1000℃的温度大约100分钟。
在制作氧化物区5之后，提供包含位于待要形成收集极连接区地点的窗口9的光抗蚀剂掩模8。离子通过窗口9，被注入到顶层中。接着，利用900℃下热处理30分钟，制作连接到重掺杂n型层3的连接区10。
接着，在清除光抗蚀剂掩模8之后，淀积厚度约为300nm的p型掺杂多晶硅层11和绝缘材料层12，在此情况下是厚度约为300nm的氧化硅层。二个层都用常规CVD工艺来淀积，其中晶片1在常规CVD反应室中被加热到700℃的温度大约2小时。对多晶硅层11的掺杂可以在淀积过程中进行或在淀积之后，用离子注入方法进行。光抗蚀剂掩模13被制作在氧化硅层12上，然后根据对应于光抗蚀剂掩模13的图形，对多晶硅层11和氧化硅层12进行腐蚀。具有矩形、正方形窗口15且横向延伸到图平面的条形14，被腐蚀在层11和12中，所述条形横对图平面的长度为几微米，而宽度约为800nm。
在清除光抗蚀剂掩模13之后，用虚线16示意地表示的离子，被注入到顶层4，以形成晶体管的基区。接着进行热处理，其中晶片在惰性气氛中被加热到温度约为900℃大约30分钟。在这一工序中，基区17被形成，此外还借助于从多晶硅层11的离子扩散而形成基区17的连接区18，此连接区18邻接制作在层11和12中的窗口15。这样形成的基区17的深度约为200nm，并被n型掺杂，掺杂浓度为每立方厘米5×1017原子。
接着，如图6所示，相继淀积厚度约为50nm的氮化硅层19和厚度约为200nm的非晶硅层20。非晶硅层20被各向异性腐蚀直至氮化硅层19被暴露。非晶硅边棱则保留在窗口15的壁上和条形14的壁上。接着，对氮化硅层19进行腐蚀，在此工序中，非晶硅边棱被用作掩蔽元件。在清除这些边棱之后，如图7所示，氮化硅的L形边棱21保留在窗口15的壁上和条形14的壁上。结果，在窗口15中，宽度约为400nm的顶层4表面保留不被覆盖。
接着，n型掺杂的多晶硅层被淀积在其中p型掺杂的多晶硅层11和位于其上的绝缘材料层12被腐蚀的图形上，以及在其壁已经提供有绝缘边棱21之后形成在其中的窗口15中。在此实施例中，在淀积过程中，此层被砷掺杂，掺杂浓度约为每立方厘米1021原子。在此层中，导体轨线22被腐蚀。所述导体轨线22用来与待要制作的发射区形成接触。
接着，借助于从导体轨线22掺杂剂的扩散而形成晶体管的发射区23。为此目的，晶片被加热到900℃的温度大约10秒钟。这样形成的发射区的深度约为50nm。晶体管的收集极由位于基区17下方的顶层4部分24形成。收集区24可以经由位于收集区下方的层3而与连接区10接触。
在构成半导体器件“前期”制造的上述第一系列工艺步骤中，晶片被加热到700℃以上温度很长时间。在构成“前期”制造的这一系列工艺步骤之后，在顶层4中制作沟槽25，其延伸范围与埋置层2相同且不与pn结相交，随后用绝缘材料26填充此沟槽。接着进行完成半导体器件的第二系列工艺步骤，所述第二系列构成“后期”制造工艺。在此第二工艺步骤中，晶片温度不超过500℃。
在此第一实施例中，借助于在晶片1上的沟槽25中以及在沟槽25附近涂覆一层合成树脂26，来填充沟槽。最好填充一层苯并环丁烯(BCB)。此材料的介电常数小，并能够用常规的甩涂工艺来提供。于是以简单而廉价的方式填充了沟槽。
在已经填充沟槽25之后，在层中制作接触窗口27，随后以常规方式在层26上形成具有导体轨线28的金属化，与半导体元件互连。这种金属化被形成在例如铝层中。在提供这一金属化之后，实际上还提供几个绝缘层，然后为半导体器件提供包封。在已经制作沟槽25之后执行的工艺步骤中，晶片不被加热到500℃以上温度。
在此实施例中，以及在以下要描述的实施例中，用能够在低于500℃的温度下淀积的材料来填充沟槽。这种材料的质量通常劣于用来覆盖沟槽壁的由沟槽壁热氧化而得到的氧化硅。热氧化的氧化硅层用来钝化沟槽壁上的悬挂键。为了用厚度适当的热氧化氧化硅覆盖沟槽壁，晶片必须被加热到900℃的温度，停留30分钟。然而，由于沟槽25不与pn结相交，故这种高质量的覆盖是不必要的。已经发现，以下还要参照其它实施例加以描述的上述的沟槽填充，提供了半导体元件的足够的相互绝缘。
由于沟槽在低温亦即400℃以下被填充，故不发生掺杂剂从先前制作的基区17和发射区23的进一步扩散。在制作基区17和发射区23之后执行的工艺步骤中，这些区域的上述尺寸不被增大。结果，能够制作尺寸小得能够处理10GHz以上频率的信号的双极晶体管。若如上所述首先在沟槽壁上提供热氧化硅层，则不太可能做到这一点。借助于在900℃下加热30分钟，掺杂剂原子扩散得如此明显，以至于基区和发射区的尺寸增大得即使频率为5GHz的信号也无法处理了。
在直至且包括图8所示情况都与第一实施例完全相同的第二实施例中，如图11和12所示，借助于从含硅和氧的组分的蒸气中产生的等离子体，在晶片上的沟槽25中和沟槽25附近，淀积一层氧化硅29，来填充沟槽25。这种等离子体的一个例子是在硅烷和笑气组成的蒸气中产生的等离子体。当此层被淀积时，晶片被加热到400℃的温度。此方法具有额外的优点，即除了半导体元件外，此层还能够提供诸如电容器和线圈之类的未示出的无源元件。这些无源元件被这样淀积的氧化硅层与位于下方的硅晶片隔离。
用化学机械抛光方法，对淀积的氧化硅层29进行整平。在室温下进行的这一工序中，晶片不被加热。在形成接触窗口31之后，能够容易地在这样整平了的层30上形成金属化28和所述无源元件。
如图13所示，最好在淀积氧化硅层29之前，以相同于制作沟槽25的工艺步骤，在无源元件，此实施例中是线圈32的位置处，暴露埋置的绝缘层2；从埋置的绝缘层2清除顶层4以及下方的层3。无源元件于是被制作在直接提供在埋置的绝缘层2上的、这些无源元件位置处整平了的、氧化硅层30上。由于不存在掺杂的硅层，亦即顶层4和层3，故比之制作在顶层4和层3未被清除的位置处的无源元件，这些无源元件将表现出得到了改善的高频性能。例如，线圈表现出更高的品质因数。此处所示的线圈32具有制作在导体轨线28的金属层中的绕组33。
图14-20是制造MOS晶体管过程中几个阶段的示意剖面图。在这些图中，只要有可能，相应的零件就使用与图1-13相同的参考号。在图14-20中，示出了单个晶体管的制造，但显然，实际上半导体器件可以包含数量非常多的这种晶体管。在此方法中，所用的原材料是硅晶片1，它包含埋置在晶片中的绝缘材料层3，在此情况下是埋置的氧化硅层，其上有厚度约为500nm的单晶顶层4。在此实施例中，顶层4被n型掺杂，浓度约为每立方厘米5×1017原子，所述掺杂用作待要制作的晶体管的栅区掺杂。
同样在此实施例中，以常规方式，借助于对顶层进行局部氧化，首先制作二个厚度约为500nm的氧化物区5。这些氧化物区5包围待要制作的晶体管的有源区34。在制作氧化物区5的过程中，在已经用常规方法在顶层上制作了未示出的氧化物掩模之后，晶片在蒸气中被加热到1000℃的温度大约1小时。
接着，借助于对顶层2进行热氧化，在有源区34上制作厚度约为20nm的栅氧化物层35。接着，如图14虚线36所示，在约为50nm的非常小的深度处注入约为每平方厘米1012的硼离子。这一注入应能使具有所希望的阈值电压的MOS晶体管得以实现。
在这一阈值电压注入36之后，用常规CVD工艺，淀积n型掺杂的多晶硅层37和氧化硅层38，其间晶片被加热到700℃的温度。接着在这二个层中腐蚀具有栅电极40的导体轨线39的图形。
如图15中虚线41所示，用栅电极40和氧化硅区5作为掩模，在顶层2中注入约为每平方厘米1013的砷离子。在以常规方法为导体轨线39和栅电极40提供氧化硅侧墙42之后，如图16中虚线43所示，在顶层2中注入约为每平方厘米1015的砷离子。借助于晶片被加热到900℃的温度大约30分钟的热处理，所有被注入的离子被激活，从而形成源区和漏区44。位于源区和漏区44之间的顶层4的部分45，构成MOS晶体管的栅区。
在晶片被加热到700℃和更高温度一段时间的这些“前期”工艺步骤之后，如图18和19所示，制作沟槽25，用相同于图11和12所示的双极晶体管的第二实施例的方法，用绝缘材料填充沟槽25。在淀积层29之前，如图18所示，从导体轨线39和栅电极44局部清除氧化硅层38。在整平层29之后，在接触窗口31已经被制作在所述层30中之后，为层30提供金属化28。
同样在此实施例中，在“前期工艺已经被执行之后，晶片1不被加热到500℃以上的温度。以这种方式，同样在此实施例中，能够制作深度非常小而完全确定的很小的半导体区。

Claims (6)

1.一种制造半导体器件的方法，此器件包含具有半导体区的半导体元件，该半导体区制作在位于埋置绝缘层上的硅晶片单晶顶层中，在此方法中，执行第一系列工艺步骤，其中特别是晶片被加热到700℃以上的温度，然后在顶层中制作延伸范围与埋置的绝缘层相同、且不与pn结相交的沟槽，接着用绝缘材料填充此沟槽，然后，最终执行完成半导体器件的第二系列工艺步骤，在第二系列工艺步骤中，晶片温度不超过400℃，其特征是，利用晶片不被加热到500℃以上温度的淀积工艺，用绝缘材料来填充沟槽。
2.权利要求1所述的方法，其特征是，借助于在晶片上的沟槽中和沟槽附近涂覆一层合成树脂，来填充沟槽，然后在此层中制作窗口，用来与位于此层下方的半导体元件形成接触。
3.权利要求2所述的方法，其特征是，在沟槽中和沟槽附近涂覆的合成树脂层是苯并环丁烯层。
4.权利要求1所述的方法，其特征是，借助于从含硅和氧组分的蒸气中产生的等离子体，在晶片上的沟槽中和沟槽附近，淀积一层氧化硅来填充沟槽。
5.权利要求4所述的方法，其特征是，用化学机械抛光方法来整平淀积的氧化硅层。
6.权利要求5所述的方法，其特征是，除了半导体器件外，无源元件也被提供在氧化硅层上，且在淀积氧化硅层之前，在制作沟槽的工艺步骤中，无源元件位置处的埋置绝缘层被暴露。
CNB008067198A 1999-12-24 2000-12-13 半导体器件的制造方法 Expired - Fee Related CN100382277C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99204548.4 1999-12-24
EP99204548 1999-12-24

Publications (2)

Publication Number Publication Date
CN1348604A true CN1348604A (zh) 2002-05-08
CN100382277C CN100382277C (zh) 2008-04-16

Family

ID=8241104

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008067198A Expired - Fee Related CN100382277C (zh) 1999-12-24 2000-12-13 半导体器件的制造方法

Country Status (7)

Country Link
US (1) US6562694B2 (zh)
EP (1) EP1161769A1 (zh)
JP (1) JP2003518771A (zh)
KR (1) KR20010102310A (zh)
CN (1) CN100382277C (zh)
TW (1) TW540133B (zh)
WO (1) WO2001048814A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468164A (zh) * 2010-10-29 2012-05-23 中国科学院微电子研究所 晶体管及其制造方法
CN104752313A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件
CN110993557A (zh) * 2018-10-02 2020-04-10 英飞凌科技奥地利有限公司 用于在半导体主体中形成绝缘层的方法和晶体管器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332416A (ja) * 2002-05-10 2003-11-21 Nec Electronics Corp 半導体集積回路及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4274909A (en) * 1980-03-17 1981-06-23 International Business Machines Corporation Method for forming ultra fine deep dielectric isolation
GB2081506B (en) * 1980-07-21 1984-06-06 Data General Corp Resin-filled groove isolation of integrated circuit elements in a semi-conductor body
JPS5759349A (en) * 1980-09-29 1982-04-09 Oki Electric Ind Co Ltd Manufacture of semiconductor device
US5059547A (en) * 1986-12-20 1991-10-22 Kabushiki Kaisha Toshiba Method of manufacturing double diffused mosfet with potential biases
JP2615652B2 (ja) * 1987-08-19 1997-06-04 ソニー株式会社 バイポーラトランジスタの製造方法
US4897703A (en) * 1988-01-29 1990-01-30 Texas Instruments Incorporated Recessed contact bipolar transistor and method
EP0398468A3 (en) * 1989-05-16 1991-03-13 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
US5173436A (en) * 1989-11-21 1992-12-22 Texas Instruments Incorporated Method of manufacturing an EEPROM with trench-isolated bitlines
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
JPH0555365A (ja) * 1991-08-27 1993-03-05 Toshiba Corp 半導体装置の製造方法
US5872044A (en) * 1994-06-15 1999-02-16 Harris Corporation Late process method for trench isolation
JP3180599B2 (ja) * 1995-01-24 2001-06-25 日本電気株式会社 半導体装置およびその製造方法
JP4195734B2 (ja) * 1996-06-10 2008-12-10 テキサス インスツルメンツ インコーポレイテツド 集積回路のトレンチ分離製作方法
US6184105B1 (en) * 1997-05-22 2001-02-06 Advanced Micro Devices Method for post transistor isolation
US6133610A (en) * 1998-01-20 2000-10-17 International Business Machines Corporation Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture
JP3362675B2 (ja) * 1998-09-08 2003-01-07 日本電気株式会社 半導体装置及びその製造方法
KR100275500B1 (ko) * 1998-10-28 2000-12-15 정선종 집적화된 고전압 전력 소자 제조방법
US6740566B2 (en) * 1999-09-17 2004-05-25 Advanced Micro Devices, Inc. Ultra-thin resist shallow trench process using high selectivity nitride etch

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468164A (zh) * 2010-10-29 2012-05-23 中国科学院微电子研究所 晶体管及其制造方法
CN102468164B (zh) * 2010-10-29 2014-10-08 中国科学院微电子研究所 晶体管及其制造方法
CN104752313A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件
CN104752313B (zh) * 2013-12-27 2020-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件
CN110993557A (zh) * 2018-10-02 2020-04-10 英飞凌科技奥地利有限公司 用于在半导体主体中形成绝缘层的方法和晶体管器件

Also Published As

Publication number Publication date
US20010023114A1 (en) 2001-09-20
CN100382277C (zh) 2008-04-16
US6562694B2 (en) 2003-05-13
KR20010102310A (ko) 2001-11-15
TW540133B (en) 2003-07-01
EP1161769A1 (en) 2001-12-12
JP2003518771A (ja) 2003-06-10
WO2001048814A1 (en) 2001-07-05

Similar Documents

Publication Publication Date Title
US9275863B2 (en) Method of fabricating semiconductor device
US7394144B2 (en) Trench semiconductor device and method of manufacturing it
CN1171318C (zh) 具有低导通电阻的高压功率金属氧化物半导体场效应晶体管
CN1320628C (zh) 通过掩埋氧化物层中的压缩材料导入张力应变硅的半导体器件及其形成方法
JPH11508087A (ja) 半導体装置とその製造方法
CN1095860A (zh) 制造绝缘体上的硅结构的半导体器件的方法
CN1783496A (zh) 将应力施加到pfet和nfet晶体管沟道以改善性能的结构和方法
US5846869A (en) Method of manufacturing semiconductor integrated circuit device
CN100382277C (zh) 半导体器件的制造方法
CN1286803A (zh) 半导体元件及其制造方法
JPH08250713A (ja) 絶縁ゲート型電界効果トランジスタ及びその製造方法
CN1199246A (zh) 半导体器件的制作方法
CN118099130A (zh) 一种半导体器件及其制造方法
JPH0732204B2 (ja) 不揮発性半導体記憶装置の製造方法
JPH07221268A (ja) 半導体装置の製造方法
CN1729555A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070810

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070810

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklike Philips Electronics N. V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080416

Termination date: 20111213