CN1338066A - 具有较低峰值电流的四相电荷泵 - Google Patents

具有较低峰值电流的四相电荷泵 Download PDF

Info

Publication number
CN1338066A
CN1338066A CN99816449A CN99816449A CN1338066A CN 1338066 A CN1338066 A CN 1338066A CN 99816449 A CN99816449 A CN 99816449A CN 99816449 A CN99816449 A CN 99816449A CN 1338066 A CN1338066 A CN 1338066A
Authority
CN
China
Prior art keywords
phase inverter
output
pumping
capacitor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99816449A
Other languages
English (en)
Other versions
CN1138333C (zh
Inventor
林俞伸
洪俊雄
万瑞霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1338066A publication Critical patent/CN1338066A/zh
Application granted granted Critical
Publication of CN1138333C publication Critical patent/CN1138333C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
    • A61P37/00—Drugs for immunological or allergic disorders
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages

Landscapes

  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Immunology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Organic Chemistry (AREA)
  • Pharmacology & Pharmacy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一个适合在集成电路上使用的四相电荷泵包含通过两个被某时间延迟隔离的分量驱动电荷泵结点的电路(900)。一个被连接到结点(722)的电容器被一个反相器吸低,并且接着在某个延迟之后被一个晶体管吸低。

Description

具有较低峰值电流的四相电荷泵
技术领域
本发明涉及电荷泵电路领域，并且涉及使用电荷泵产生超出芯片外电源电压范围的芯片内电压的集成电路。
背景技术
当峰值电流驱动电荷泵时，电荷泵产生大量供电和基底噪声。当在电荷泵和相同芯片上的另一个模拟电路模块之间共享供电线或地线时，其它模拟电路模块会受到电荷泵产生的供电或基底噪声的影响。并且，闪速存储器结构和混合模式集成电路体系结构经常在电荷泵和另一个模拟电路模块之间共享供电或地线。所需的是能够产生较少供电和基底噪声的电荷泵，尤其是对于在电荷泵和另一个模拟电路之间共享供电线和/或地线的情况。
图1示出了电荷泵100的模块图。在图1中，时钟信号电路200为泵送定时电路300提供泵送定时信号210。泵送定时电路向泵送级400提供放大的泵送定时信号。泵送定时电路300被连接到电源电压302和地304。
图2示出了泵送定时电路300。泵送定时电路300包含四个反相器串：一个第一反相器串310，一个第二反相器串330，一个第三反相器串350，和一个第四反相器串370。
第一反相器串310包含一个输入312，一个第一反相器314，一个第二反相器316，一个第三反相器318，一个第四反相器320，和一个输出322。输入312被连接到第一反相器314的输入。第一反相器314，第二反相器316，第三反相器318，和第四反相器320被串联。第四反相器320的输出被连接到输出322。输出322提供一个放大的第一泵送时钟信号324。
第二反相器串330包含一个输入332，一个第五反相器334，一个第六反相器336，一个第七反相器338，一个第八反相器340，和一个输出342。输入332被连接到第五反相器334的输入。第五反相器334，第六反相器336，第七反相器338，和第八反相器340被串联。第八反相器340的输出被连接到输出342。输出343提供一个放大的第二输送时钟信号344。
第三反相器串350包含一个输入352，一个第九反相器354，一个第十反相器356，一个第十一反相器358，一个第十二反相器360，和一个输出362。输入352被连接到第九反相器354的输入。第九反相器354，第十反相器356，第十一反相器358，和第十二反相器360被串联。第十二反相器360的输出被连接到输出362。输出362提供一个放大第二泵送时钟信号364。
第四反相器串370包含一个输入372，一个第十三反相器374，一个第十四反相器376，一个第十五反相器378，一个第十六反相器380，和一个输出382。输入372被连接到第十三反相器374的输入。第十三反相器374，第十四反相器376，第十五反相器378，和第十六反相器380被串联。第十六反相器380的输出被连接到输出382。输出382提供一个放大的第一输送时钟信号384。
下列表格列出了泵送定时电路300中某些反相器的p-沟道和n-沟道晶体管的长度和宽度。
    反相器  p-沟道宽度(μm)   p-沟道长度(μm)   n-沟道宽度(μm)   n-沟道长度(μm)
 第四反相器320     800      0.5     300      0.5
 第十二反相器360     800      0.5     300      0.5
图3示出了泵送级400。泵送级400包含一个输入410，一个第一级430，一个第二级450，一个第三级470，一个二极管490，和一个输出420。输入410，第一级430，第二级450，第三级470，二极管490，和输出420被串联。输入410被连接到电源电压302(VDD)和第一级430。
第一级430包含一个第一晶体管432，一个第二晶体管436，一个第一输送电容器438，和一个第一泵送电容器442。第一晶体管432是一个n-沟道晶体管，这个晶体管具有一个栅极，一个连接到结点434的源极，和一个连接到输入410的漏极。第二晶体管436是一个n-沟道晶体管，这个晶体管具有一个连接到结点434的栅极，一个连接到第一晶体管432的栅极的源极，和一个连接到第一晶体管432的漏极的漏极。第一输送电容器438是一个电容连接n-沟道晶体管，其中具有一个连接到第四反相器串输出382的第一端和一个连接到第一晶体管432的栅极的第二端。第一泵送电容器442具有一个连接到第一反相器串输出322的第一端和一个连接到结点434的第二端。
第二级450包含一个第三晶体管452，一个第四晶体管456，一个第二输送电容器458，和一个第二泵送电容器462。第三晶体管452是一个n-沟道晶体管，这个晶体管具有一个栅极，一个连接到结点454的源极，和一个连接到结点434的漏极。第四晶体管456是一个n-沟道晶体管，这个晶体管具有一个连接到结点454的栅极，一个连接到第三晶体管452的栅极的源极，和一个连接到第三晶体管452的漏极的漏极。第二输送电容器458是一个电容连接n-沟道晶体管，其中具有一个连接到第二反相器串输出342的第一端和一个连接到第三晶体管452的栅极的第二端。第二泵送电容器462具有一个连接到第三反相器串输出362的第一端和一个连接到结点454的第二端。
第三级470包含一个第五晶体管472，一个第六晶体管476，一个第三输送电容器478，和一个第三泵送电容器482。第五晶体管472是一个n-沟道晶体管，这个晶体管具有一个栅极，一个连接到结点474的源极，和一个连接到结点454的漏极。第六晶体管476是一个n-沟道晶体管，这个晶体管具有一个连接到结点474的栅极，一个连接到第五晶体管472的栅极的源极，和一个连接到第五晶体管472的漏极的漏极。第三输送电容器478是一个电容连接n-沟道晶体管，其中具有一个连接到第四反相器串输出382的第一端和一个连接到第五晶体管472的栅极的第二端。第三泵送电容器482具有一个连接到第一反相器串输出322的第一端和一个连接到结点474的第二端。
二极管490是一个二极管连接n-沟道晶体管，其中具有一个连接到结点474的第一端和一个连接到泵送级输出420的第二端。
迄今为止，对具有较低供电噪声和基底噪声的电荷泵的需求尚未被完全满足。需要一个同时满足所有这两个需求的解决方案。
发明内容
本发明的一个主要目标是提供具有较低供电噪声的电荷泵。本发明的另一个主要目标是提供具有较低基底噪声的电荷泵。本发明的另一个主要目标是提供克服旧设计的低效率缺陷的电荷泵。
电荷泵包括一个从定时信号输出提供定时信号的第一定时电路，并且各个电荷泵级通过一个电容器接收定时信号，根据由两个被延迟隔离的分量构成的定时信号将电荷泵送到一个输出上。在定时信号的两个分量期间电流通常在相同方向上流动，并且定时信号的功率在第二分量开始时开始增加。定时信号的功率因使用第二分量而增加，从而将电容器连接到一个电压源，一个电流源，或一个接地端。
根据本发明的另一个方面，电荷泵根据若干定时信号泵送电荷。在一个最优实施例中，根据定时信号的不同边缘定义第一和第二分量的开始。可以根据若干时钟信号定义开始。
在本发明的另一个方面，两个晶体管和两个电容器构成一个电荷泵升压级。在一个最优实施例中，两个时钟信号驱动一个电容器。一个放大电路可以增加一个或两个时钟信号的功率，并且一个二极管可以被连接到电荷泵的输出上。
在本发明的其它方面，增加一个第二电荷泵级和一个第三电荷泵级以便定义一个四相电荷泵。在本发明的其它方面，一个或两个输送时钟信号可用于驱动四相电荷泵中的一个或多个泵送电容器。根据本发明的其它方面，提供一个集成电路，其中电荷泵被包含在一个单独的芯片内。
一个减少电荷泵中流动的峰值电流量级的方法包括用一个具有某极性的第一定时信号驱动一个电荷泵结点并且用一个具有该极性的第二定时信号驱动该结点以便第一和第二定时信号的开始被一个延迟隔离。另一个减少电荷泵中流动的峰值电流量级的方法包括以激活一个通过电容器连接到电荷泵结点的电流处理器件的方式驱动电荷泵结点，并且在一个延迟之后以激活一个通过电容器连接到结点的电流处理器件的方式驱动结点，同时第一电流处理器件仍处于激活状态。
附图说明
图1是一个已知电荷泵的模块图。
图2是一个已知泵送定时电路的电路图。
图3是一个已知泵送级串联的电路图。
图4是一个充当本发明一个实施例的电荷泵的模块图。
图5是一个图解泵送定时信号的时序图。
图6是一个泵送定时电路和时钟电路的电路图。
图7是泵送级的电路图。
图8A是关于一个泵送定时电路提供的放大泵送定时信号的时序图。
图8B是关于一个泵送定时电路提供的放大泵送定时信号的时序图。
图9是关于一个泵送定时电路提供的放大泵送定时信号的时序图。
图10A是关于一个已知电荷泵的电源电压提供的电流的时序图。
图10B是关于一个已知电荷泵的电源电压提供的电流的时序图。
图11A是关于一个已知电荷泵的接地吸收的电流的时序图。
图11B是关于一个已知电荷泵的接地吸收的电流的时序图。
图12A是关于一个已知电荷泵的输出提供的电流的时序图。
图12B是关于一个电荷泵的输出提供的电流的时序图。
图13是一个使用低峰值电流四相电荷泵的集成电路的简化模块图。
所有示出时序图的图例均图解从大约770纳秒到大约1微秒的相同时间范围。
优选实施方式
图4示出了基于本发明的低峰值电流电荷泵的模块图。在图4中，时钟信号电路600为泵送定时电路700提供泵送定时信号610。泵送定时电路700向泵送级900提供放大泵送定时信号。时钟电路800处理泵送定时电路700的内部信号并且帮助将泵送定时信号610处理成放大的泵送定时信号。
图5是关于时钟信号电路600提供的泵送定时信号610的电压-时间时序图。泵送定时信号610包含四个周期脉冲序列：一个第一泵送时钟信号620，一个第二输送时钟信号640，一个第二泵送时钟信号660，和一个第一输送时钟信号680。第一泵送时钟信号620的组成部分包括高电平622，下降沿624，低电平626，上升沿628，和高电平630。第二输送时钟信号640的组成部分包括低电平642，上升沿644，高电平646，下降沿648，和低电平650。第二泵送时钟信号660的组成部分包括上升沿661，高电平662，下降沿664，低电平666，上升沿668，和高电平670。第一输送时钟信号680的组成部分包括低电平682，上升沿684，高电平686，下降沿688，和低电平690。
图6示出了泵送定时电路700和时钟电路800。泵送定时电路700通过逐步穿过通常提高了晶体管宽度的反相器产生放大效应。泵送定时电路700包含四个反相器串：一个第一反相器串710，一个第二反相器串730，一个第三反相器串750，和一个第四反相器串770。
第一反相器串710包含一个输入712，一个第一反相器714，一个第二反相器716，一个第三反相器718，一个第四反相器720，和一个输出722。输入712接收第一泵送时钟信号620。输入712被连接到第一反相器714的输入。第一反相器714，第二反相器716，第三反相器718，和第四反相器720被串联。第四反相器720的输出被连接到输出722。输出722提供一个放大的第一泵送时钟信号724。
第二反相器串730包含一个输入732，一个第五反相器734，一个第六反相器736，一个第七反相器738，一个第八反相器740，和一个输出742。输入732接收第二输送时钟信号640。输入732被连接到第五反相器734的输入。第五反相器734，第六反相器736，第七反相器738，和第八反相器740被串联。第七反相器738的输出和第八反相器740的输入被连接到结点739。第八反相器740的输出被连接到输出742。输出742提供一个放大的第二输送时钟信号744。
第三反相器串750包含一个输入752，一个第九反相器756，一个第十反相器760，一个第十一反相器758，一个第十二反相器760，和一个输出762。输入752接收第二泵送时钟信号660。输入752被连接到第九反相器754的输入。第九反相器754，第十反相器756，第十一反相器760和第十二反相器760被串联。第十二反相器760的输出被连接到输出762。输出762提供一个放大的第二泵送时钟信号764。
第四反相器串770包含一个输入772，一个第十三反相器776，一个第十四反相器780，一个第十五反相器778，一个第十六反相器780，和一个输出782。输入772接收第一输送时钟信号680。输入772被连接到第十三反相器774的输入。第十三反相器774，第十四反相器776，第十五反相器780和第十六反相器780被串联。第十五反相器778的输出和第十六反相器780的输入被连接到结点779。第十六反相器780的输出被连接到输出782。输出782提供一个放大的第一输送时钟信号784。
下列表格列出了有关泵送定时电路700中的反相器的p-沟道和n-沟道晶体管长度和宽度的例子。当然，本发明不仅限于这些例子。
反相器 p-沟道宽度(μm) p-沟道长度(μm) n-沟道宽度(μm) n-沟道长度(μm)
第一反相器714  6  0.5  3  0.5
第二反相器716  26  0.5  13  0.5
第三反相器718  80  0.5  40  0.5
第四反相器720  400  0.5  100  0.5
第五反相器734  6  0.5  3  0.5
第六反相器736  26  0.5  13  0.5
第七反相器738  80  0.5  40  0.5
第八反相器740  40  0.5  20  0.5
第九反相器754  6  0.5  3  0.5
第十反相器756  26  0.5  13  0.5
第十一反相器758  80  0.5  40  0.5
第十二反相器760  400  0.5  100  0.5
第十三反相器774  6  0.5  3  0.5
第十四反相器776  26  0.5  13  0.5
第十五反相器778  80  0.5  40  0.5
第十六反相器780  40  0.5  20  0.5
第二反相器串730和第四反相器串770通过选通晶体管被连接到第一反相器串输出722和第三反相器串输出762。时钟电路800包含一个第一选通晶体管810，一个第二选通晶体管820，一个第三选通晶体管830，一个第四选通晶体管840，一个接地850，和一个电源电压860。第一选通晶体管810一个n-沟道晶体管，其中具有一个被连接到第四反相器串输出782的栅极，一个被连接到接地850的源极，和一个被连接到第一反相器串输出722的漏极。第二选通晶体管820是一个p-沟道晶体管，其中具有一个被连接到结点739的栅极，一个被连接到电源电压860的源极，和一个被连接到第一反相器串输出722的漏极。第三选通晶体管830是一个p-沟道晶体管，其中具有一个被连接到结点779的栅极，一个被连接到电源电压860的源极，和一个被连接到第三反相器串输出762的漏极。第四选通晶体管840是一个n-沟道晶体管，其中具有一个被连接到第二反相器串输出742的栅极，一个被连接到接地850的源极，和一个被连接到第三反相器串输出762的漏极。
下列表格列出了有关时钟电路800中的选通晶体管的p-沟道和n-沟道晶体管长度和宽度的例子。当然，本发明不仅限于这些例子。
晶体管 宽度(μm) 长度(μm)
第一选通晶体管810  200  0.5
第二选通晶体管820  400  0.5
第三选通晶体管830  400  0.5
第四选通晶体管840  200  0.5
应该理解，在上述例子中，第一选通晶体管810和第四反相器720中n-沟道晶体管的宽度总和对应于第四反相器320中n-沟道晶体管的宽度。第二选通晶体管820和第四反相器720中p-沟道晶体管的宽度总和对应于第四反相器320中p-沟道晶体管的宽度。第三选通晶体管830和第十二反相器760中p-沟道晶体管的宽度总和对应于第十二反相器360中p-沟道晶体管的宽度。第四选通晶体管840和第十二反相器760中n-沟道晶体管的宽度总和对应于第十二反相器360中n-沟道晶体管的宽度。
图7图解了泵送级900。用一个圆圈形晶体管代表三阱晶体管。用一个具有矩形栅极的晶体管表示具有厚栅极氧化物的晶体管。用具有阴影线矩形的晶体管表示因植入额外杂质期间进行了屏蔽所以具有较低阈值电压的晶体管。
泵送级900包含一个输入910，一个第一级930，一个第二级950，一个第三级970，一个二极管990，和一个输出920。输入910，第一级930，第二级950，第三级970，二极管990，和输出920被串联。输入910被连接到电源电压860和第一级930。
第一级930包含一个第一晶体管932，一个第二晶体管936，一个第一输送电容器938，和一个第一泵送电容器942。第一晶体管932是一个含厚栅极氧化物的n-沟道三阱晶体管，其中具有一个栅极，一个连接到结点934的源极，和一个连接到输入910的漏极。第二晶体管936是一个含厚栅极氧化物的n-沟道三阱晶体管，其中具有一个连接到结点934的栅极，一个连接到第一晶体管932的栅极的源极，和一个连接到第一晶体管932的漏极的漏极。第一输送电容器938是一个具有厚栅极氧化物和较低阈值电压的电容连接n-沟道晶体管，其中具有一个连接到第四反相器串输出782的第一端和一个连接到第一晶体管932的栅极的第二端。第一泵送电容器942是一个200皮法电容器，其中具有一个连接到第一反相器串输出722的第一端和一个连接到结点934的第二端。
第二级950包含一个第三晶体管952，一个第四晶体管956，一个第二输送电容器958，和一个第二泵送电容器962。第三晶体管952是一个含厚栅极氧化物的n-沟道三阱晶体管，其中具有一个栅极，一个连接到结点934的源极，和一个连接到输入910的漏极。第四晶体管956是一个含厚栅极氧化物的n-沟道三阱晶体管，其中具有一个连接到结点954的栅极，一个连接到第三晶体管952的栅极的源极，和一个连接到第三晶体管952的漏极的漏极。第二输送电容器958是一个具有厚栅极氧化物和较低阈值电压的电容连接n-沟道晶体管，其中具有一个连接到第二反相器串输出742的第一端和一个连接到第三晶体管952的栅极的第二端。第二泵送电容器962是一个200皮法电容器，其中具有一个连接到第三反相器串输出762的第一端和一个连接到结点954的第二端。
第三级970包含一个第五晶体管972，一个第六晶体管976，一个第三输送电容器978，和一个第三泵送电容器982。第五晶体管972是一个含厚栅极氧化物的n-沟道三阱晶体管，其中具有一个栅极，一个连接到结点974的源极，和一个连接到结点954的漏极。第六晶体管976是一个含厚栅极氧化物的n-沟道三阱晶体管，其中具有一个连接到结点974的栅极，一个连接到第五晶体管972的栅极的源极，和一个连接到第五晶体管972的漏极的漏极。第三输送电容器978是一个具有厚栅极氧化物和较低阈值电压的电容连接n-沟道晶体管，其中具有一个连接到第四反相器串输出782的第一端和一个连接到第五晶体管972的栅极的第二端。第三泵送电容器982是一个200皮法电容器，其中具有一个连接到第一反相器串输出722的第一端和一个连接到结点974的第二端。
二极管990是一个具有厚栅极氧化物的二极管连接n-沟道三阱晶体管，其中具有一个连接到结点974的第一端和一个连接到泵送级输出920的第二端。
下列列表列出了关于泵送级900中n-沟道晶体管的长度和宽度的某些例子。当然，本发明不仅限于这些例子。
晶体管 宽度(μm) 长度(μm)
第一晶体管932  130  0.8
第二晶体管936  20  0.8
第一输送电容器938  40  40
第三晶体管952  130  0.8
第四晶体管956  20  0.8
第二输送电容器958  40  40
第五晶体管972  130  0.8
第六晶体管976  20  0.8
第三输送电容器978  40  40
二极管990  130  0.8
图8A是显示泵送定时电路300提供的放大第一泵送时钟信号324和放大第二泵送时钟信号364的电压-时间关系的时序图。图8B是显示泵送定时电路700提供的放大第一泵送时钟信号724和放大第二泵送时钟信号764的电压-时间关系的时序图。
图9是显示泵送定时电路700提供的放大第二输送时钟信号744和放大第一输送时钟信号784的电压-时间关系的时序图。
图10A是显示电源电压302提供的电流信号1300的电流-时间时序图。图10B是显示电源电压860提供的电流信号1400的电流-时间关系的时序图。
图11A是显示接地304吸收的电流的电流-时间时序图。图11B是显示接地850吸收的电流信号1600的电流-时间关系的时序图。
参照图4-11B，第一泵送时钟信号620的下降沿624被第一反相器串输入712接收并且被第一反相器串710处理，从而产生被第四反相器720驱动的放大第一泵送时钟信号724的下降沿1105。放大第一泵送时钟信号724的下降沿1105通过第一泵送电容器942被电容连接到结点934，并且通过第三泵送电容器982被电容连接到结点974。于是结点934和结点974的电压下降。以类似方式处理第一泵送时钟信号620的低电平626，并且继续降低结点934和结点974的电压。因而下降沿624的出现导致电流信号1400中的电流尖峰1410和电流信号1600中的电流尖峰1610。
在第一泵送时钟信号620的下降沿624后面的一个时间延迟之后，第四反相器串输入772接收第一输送时钟信号680的上升沿684。从第四反相器串770直到第四反相器串输出782连续处理上升沿684，并且上升沿684还得到第一选通晶体管810的处理。第一选通晶体管810帮助第四反相器720降低结点934和结点974的电压。以类似方式处理第一输送时钟信号680的高电平686，并且继续降低结点934和结点974的电压。因而第一输送时钟信号680的上升沿684结合第一泵送时钟信号620的低电平626导致电流信号1400中的电流尖峰1420和电流信号1600中的电流尖峰1620。
以上述方式通过两个被某时间延迟隔离的分量降低结点934和结点974的电压产生了有利的结果。具体地，电流信号尖峰被显著降低。在两个分量中降低结点934和结点974的电压产生了具有分别为大约11mA和18.6mA的电流尖峰1410和电流尖峰1420的电流信号1400。相反，在一个分量中降低结点934和结点974的电压产生了具有大约25mA的电流尖峰1310的电流信号1300。类似地，在两个分量中降低结点934和结点974的电压产生了具有分别为大约12mA和18.6mA的电流尖峰1610和电流尖峰1620的电流信号1600。相反，在一个分量中降低结点934和结点974的电压产生了具有大约27.4mA的电流尖峰1510的电流信号1500。
第一泵送时钟信号620的上升沿628被第一反相器串输入712接收并且被第一反相器串710处理，从而产生被第四反相器720驱动的放大第一泵送时钟信号724的上升沿1125。放大第一泵送时钟信号724的上升沿1125通过第一泵送电容器942被电容连接到结点934，并且通过第三泵送电容器982被电容连接到结点974。于是结点934和结点974的电压上升。以类似方式处理第一泵送时钟信号620的高电平630，并且继续提高结点934和结点974的电压。因而上升沿628的出现导致电流信号1400中的电流尖峰1440和电流信号1600中的电流尖峰1640。
在第一泵送时钟信号620的上升沿628后面的一个时间延迟之后，第二输送时钟信号640的上升沿644被第二反相器串输入732接收。从第二反相器串730直到结点739对上升沿644进行连续处理，并且第二选通晶体管820也对上升沿644进行处理。第二选通晶体管820帮助第四反相器720提高结点934和结点974的电压。以类似方式处理第二输送时钟信号640的高电平646，并且继续提高结点934和结点974的电压。因而第二输送时钟信号640的上升沿644结合第一泵送时钟信号620的高电平630导致电流信号1400中的电流尖峰1465和电流信号1600中的电流尖峰1665。
以上述方式通过两个被某时间延迟隔离的分量提高结点934和结点974的电压产生了有利的结果。具体地，电流尖峰进一步被降低了。在两个分量中提高结点934和结点974的电压产生了具有分别为大约18.6mA和15mA的电流尖峰1440和电流尖峰1465的电流信号1400。相反，在一个分量中提高结点934和结点974的电压产生了具有大约36mA的电流尖峰1340的电流信号1300。类似地，在两个分量中提高结点934和结点974的电压产生了具有分别为大约13mA和15mA的电流尖峰1640和电流尖峰1665的电流信号1600。相反，在一个分量中提高结点934和结点974的电压产生了具有大约22mA的电流尖峰1540的电流信号1500。
第二泵送时钟信号660的下降沿664被第三反相器串输入752接收并且被第三反相器串750处理，从而导致被第十二反相器760驱动的放大第二泵送时钟信号764的下降沿1150。放大第二泵送时钟信号764的下降沿1150通过第二泵送电容器962被电容连接到结点954。于是结点954的电压下降。以类似方式处理第二泵送时钟信号660的低电平666，并且结点954的电压继续降低。因而下降沿664的出现导致电流信号1400中的电流尖峰1455和电流信号1600中的电流尖峰1655。
在第二泵送时钟信号660的下降沿664后面的一个时间延迟之后，第二输送时钟信号640的上升沿644被第二反相器串输入732接收。从第四反相器串770直到第二反相器串输出742连续处理上升沿644，并且进一步得到第四选通晶体管840的处理。第四选通晶体管840帮助第十二反相器760降低结点954的电压。以类似方式处理第二输送时钟信号640的高电平646，并且结点954的电压继续降低。因而第二输送时钟信号640的上升沿644结合第二泵送时钟信号660的低电平666导致电流信号1400中的电流尖峰1465和电流信号1600中的电流尖峰1665。
以上述方式通过两个被某时间延迟隔离的分量降低结点954的电压产生了有利的结果。具体地，电流信号尖峰被显著降低。在两个分量中降低结点954的电压产生了具有分别为大约13mA和15mA的电流尖峰1455和电流尖峰1465的电流信号1400。相反，在一个分量中降低结点954的电压产生了具有大约26mA的电流尖峰1355的电流信号1300。类似地，在两个分量中降低结点954的电压产生了具有分别为大约11mA和15mA的电流尖峰1655和电流尖峰1665的电流信号1600。相反，在一个分量中降低结点954的电压产生了具有大约27mA的电流尖峰1555的电流信号1500。
第二泵送时钟信号660的上升沿661被第三反相器串输入752接收并且被第三反相器串750处理，从而导致被第十二反相器760驱动的放大的第二泵送时钟信号764的上升沿1102。放大的第二泵送时钟信号764的上升沿1102通过第二泵送电容器962被电容连接到结点954。于是结点954的电压上升。以类似方式处理第二泵送时钟信号660的高电平662，并且结点954的电压继续提高。因而上升沿661的出现导致电流信号1400中的电流尖峰1402和电流信号1600中的电流尖峰1602。
在第二泵送时钟信号660的上升沿661后面的一个时间延迟之后，第四反相器串输入772接收第一输送时钟信号680的上升沿684。从第四反相器串770直到结点779连续处理上升沿684，并且上升沿684还得到第三选通晶体管830的处理。第三选通晶体管830帮助第十二反相器760提高结点954的电压。以类似方式处理第一输送时钟信号680的高电平686，并且结点954的电压继续提高。因而第一输送时钟信号680的上升沿684结合第二泵送时钟信号620的高电平662导致电流信号1400中的电流尖峰1420和电流信号1600中的电流尖峰1620。
以上述方式通过两个被某时间延迟隔离的分量提高结点954的电压产生了有利的结果。再次地，电流信号尖峰被大大降低。在两个分量中提高结点954的电压产生了具有分别为大约16mA和18.6mA的电流尖峰1402和电流尖峰1420的电流信号1400。相反，在一个分量中提高结点954的电压产生了具有大约26mA的电流尖峰1302的电流信号1300。类似地，在两个分量中提高结点954的电压产生了具有分别为大约15mA和18.6mA的电流尖峰1602和电流尖峰1620的电流信号1600。相反，在一个分量中提高结点954的电压产生了具有大约26mA的电流尖峰1502的电流信号1500。
图12A是显示泵送级输出420提供的电流的电流-时间时序图。图12B是显示泵送级输出920提供的电流的电流-时间关系的时序图。
图13提供了使用本发明的低峰值电流四相电荷泵的集成电路的简化模块图。集成电路1900包含一个半导体衬底。存储器阵列1901被包含在使用超出通常适用于供电端1902和1903上的器件的预定供电电压范围的工作电压的器件中，上述供电端适于接收供电电压VDD和接地。
在这个例子，集成电路包含一个为存储器阵列1901建立各种操作模式的存储器控制状态机1904。输入信号包含适用于控制状态机1904的控制信号1905，适用于存储器阵列电路的地址信号1906和适用于存储器阵列1901的数据信号1907。根据本发明，在适于接收供电电压VDD和接地的器件上包含一个具有较低峰值电流的电荷泵1908。
图13代表了多种集成电路，上述集成电路包含使用超出预定供电电压范围的工作电压的芯片内电路。诸如闪速存储器器件的存储器器件是一类基于本发明的集成电路。
本发明的其它实施例可以使用其它晶体管尺寸，例如在选通晶体管宽度和反相器中晶体管的宽度之间使用不同的比率，并且可以使用不同的氧化物厚度。本发明的另一个实施例是一个负电荷泵。本发明的另一个实施例在由一个单独信号触发的两个分量中驱动电荷泵结点。单独信号触发第一分量，并且单独信号的一个延迟部分触发第二分量。
前面为了图解和描述提供了对本发明各种实施例的描述。该描述不被用来将本发明限制成精确的公开形式。显然会有许多修改和等价方案。

Claims (34)

1.一个电荷泵，其中包括：
一个具有定时信号输出的泵送定时电路，并且定时信号输出提供一个定时信号；和
多个通过电容器被连接到定时信号输出的串联电荷泵级，上述多个串联电荷级具有一个电荷泵输出，其中根据定时信号通过多个电荷泵级把电荷泵送到电荷泵输出，定时信号被一个第一分量和一个第二分量驱动，上述第一分量的开始与上述第二分量的开始间隔一个延迟。
2.如权利要求1所述的电荷泵，其中定时信号的电流流动方向在第一分量和第二分量期间均保持固定。
3.如权利要求1所述的电荷泵，其中定时信号的功率因第二分量的开始而增加。
4.如权利要求3所述的电荷泵，其中通过把电容器连接到一个电压源，一个电流源和一个接地中的至少一个，定时信号的功率因第二分量的开始而增加。
5.如权利要求1所述的电荷泵，其中被泵送到电荷泵输出的电荷是正电荷。
6.一个多级电荷泵，其中包括：
一个具有多个定时信号输入和多个定时信号输出的泵送定时电路，其中多个定时信号输入接收多个泵送定时信号，多个定时信号输出提供多个放大泵送定时信号；和
通过多个电容器被连接到多个定时信号输出的多个串联电荷泵级，上述多个串联电荷泵级具有一个电荷泵输出，其中根据多个放大泵送定时信号通过多个电荷泵级把电荷送到电荷泵输出，多个放大泵送定时信号中的至少一个泵送定时信号被一个第一分量和一个第二分量驱动，上述第一分量的开始与上述第二分量的开始间隔一个延迟。
7.如权利要求6所述的多级电荷泵，其中根据由多个泵送定时信号中的两个信号定义的不同切换边缘定义第一分量的开始和第二分量的开始。
8.如权利要求6所述的多级电荷泵，其中根据多个时钟信号定义第一分量的开始和第二分量的开始。
9.如权利要求6所述的多级电荷泵，其中多个放大泵送定时信号中的至少一个定时信号的电流流动方向在第一分量和第二分量期间均保持固定。
10.如权利要求6所述的多级电荷泵，其中多个放大泵送定时信号中至少一个泵送定时信号的功率因第二分量的开始而增加。
11.如权利要求10所述的多级电荷泵，其中通过把多个电容器中的一个电容器连接到一个电压源，一个电流源和一个接地中的至少一个来增加多个放大泵送定时信号中的至少一个泵送定时信号的功率。
12.一个电荷泵，其中包括：
一个第一泵送电容器，上述第一泵送电容器具有一个第一端和一个第二端，其中第一泵送电容器的第一端被连接到一个第一泵送时钟信号；
一个第一输送电容器，上述第一输送电容器具有一个第一端和一个第二端，其中第一输送电容器的第一端被连接到一个第一输送时钟信号；
一个适于向第一泵送电容器的第二端输送电荷的第一晶体管，其中第一晶体管具有一个栅极，一个第一端，和一个第二端，第一晶体管的栅极被连接到第一输送电容器的第二端，而第一晶体管的第二端被连接到第一泵送电容器的第二端；
一个适于有选择地把第一晶体管的栅极连接到第一晶体管的第一端的第二晶体管，其中第二晶体管具有一个栅极，一个第一端，和一个第二端，第二晶体管的栅极被连接到第一泵送电容器的第二端，而第二晶体管的第二端被连接到第一晶体管的栅极，第二晶体管的第一端被连接到第一晶体管的第一端；和
被连接到a)第一输送时钟信号和b)第一泵送电容器的第一端的时钟电路。
13.如权利要求12所述的电荷泵，其中时钟电路包含一个选通晶体管，上述选通晶体管具有一个栅极，一个第一端，和一个第二端，选通晶体管的栅极被连接到第一输送时钟信号，选通晶体管的第一端被连接到第一泵送电容器的第一端，而选通晶体管的第二端被连接到一个电压源，一个电流源，和一个接地中的一个。
14.如权利要求12所述的电荷泵，其中还包括一个被连接到第一泵送时钟信号和第一输送时钟信号中的至少一个的放大电路，其中放大电路增加第一泵送时钟信号和第一输送时钟信号中至少一个的功率。
15.如权利要求12所述的电荷泵，其中还包括一个二极管，上述二极管具有一个第一端和一个第二端，其中二极管的第一端被连接到第一泵送电容器的第二端。
16.一个多级电荷泵，其中包括：
一个第一泵送电容器，上述第一泵送电容器具有一个第一端和一个第二端，其中第一泵送电容器的第一端被连接到一个第一泵送时钟信号；
一个第一输送电容器，上述第一输送电容器具有一个第一端和一个第二端，其中第一输送电容器的第一端被连接到一个第一输送时钟信号；
一个适于向第一泵送电容器的第二端输送电荷的第一晶体管，其中第一晶体管具有一个栅极，一个第一端，和一个第二端，第一晶体管的栅极被连接到第一输送电容器的第二端，而第一晶体管的第二端被连接到第一泵送电容器的第二端；
一个适于有选择地把第一晶体管的栅极连接到第一晶体管的第一端的第二晶体管，其中第二晶体管具有一个栅极，一个第一端，和一个第二端，第二晶体管的栅极被连接到第一泵送电容器的第二端，而第二晶体管的第二端被连接到第一晶体管的栅极，第二晶体管的第一端被连接到第一晶体管的第一端；
一个第二泵送电容器，上述泵送电容器具有一个第一端和一个第二端，其中第二泵送电容器的第一端被连接到一个第二泵送时钟信号；
一个第二输送电容器，上述输送电容器具有一个第一端和一个第二端，其中第二输送电容器的第一端被连接到一个第二输送时钟信号；
一个适于把电荷输送到第二泵送电容器的第二端的第三晶体管，其中第三晶体管具有一个栅极，一个第一端和一个第二端，第三晶体管的栅极被连接到第二输送电容器的第二端，而第三晶体管的第一端被连接到第三晶体管的第二端，第三晶体管的第二端被连接到第二泵送电容器的第二端；
一个适于有选择地把第三晶体管的栅极连接到第三晶体管的第一端的第四晶体管，其中第四晶体管具有一个栅极，一个第一端，和一个第二端，第四晶体管的栅极被连接到第二泵送电容器的第二端，而第四晶体管的第二端被连接到第三晶体管的栅极，第四晶体管的第一端被连接到第三晶体管的第一端；和
包含一个或多个下列元件的时钟电路：
a)一个第一选通晶体管，上述选通晶体管具有一个栅极，一个第一端，和一个第二端，第一选通晶体管的栅极被连接到第一输送时钟信号，第一选通晶体管的第一端被连接到第一泵送电容器的第一端，而第一选通晶体管的第二端被连接到一个电压源，一个电流源，和一个接地中的一个；
b)一个第二选通晶体管，上述选通晶体管具有一个栅极，一个第一端，和一个第二端，第二选通晶体管的栅极被连接到第二输送时钟信号，第二选通晶体管的第一端被连接到第一泵送电容器的第一端，而第二选通晶体管的第二端被连接到一个电压源，一个电流源，和一个接地中的一个；
c)一个第三选通晶体管，上述选通晶体管具有一个栅极，一个第一端，和一个第二端，第三选通晶体管的栅极被连接到第一输送时钟信号，第三选通晶体管的第一端被连接到第二泵送电容器的第一端，而第三选通晶体管的第二端被连接到一个电压源，一个电流源，和一个接地中的一个；和
d)一个第四选通晶体管，上述选通晶体管具有一个栅极，一个第一端，和一个第二端，第四选通晶体管的栅极被连接到第二输送时钟信号，第四选通晶体管的第一端被连接到第二泵送电容器的第一端，而第四选通晶体管的第二端被连接到一个电压源，一个电流源，和一个接地中的一个。
17.如权利要求16所述的多级电荷泵，其中还包括一个被连接到第一泵送时钟信号，第一输送时钟信号，第二泵送时钟信号和第二输送时钟信号中的至少一个的放大电路，其中放大电路增加第一泵送时钟信号，第一输送时钟信号，第二泵送时钟信号和第二输送时钟信号中至少一个的功率。
18.如权利要求16所述的多级电荷泵，其中还包括以下电路中的至少一个：a)一个把第一输送时钟信号连接到第三选通晶体管的栅极的放大电路，b)一个把第二输送时钟信号连接到第二选通晶体管的栅极的放大电路，c)一个把第一输送时钟信号连接到第一选通晶体管的栅极的放大电路，d)一个把第二输送时钟信号连接到第四选通晶体管的栅极的放大电路。
19.如权利要求17所述的多级电荷泵，其中放大电路包含一个或多个：
a)第一多个反相器，其中包含：
一个第一反相器，上述第一反相器具有一个输入和输出，其中第一反相器的输入被连接到第一泵送时钟信号；
一个第二反相器，上述第二反相器具有一个输入和输出，其中第二反相器的输入被连接到第一反相器的输出；
一个第三反相器，上述第三反相器具有一个输入和一个输出，其中第三反相器的输入被连接到第二反相器的输出；
一个第四反相器，上述第四反相器具有一个输入和一个输出，其中第四反相器的输入被连接到第三反相器的输出，第四反相器的输出被连接到第一泵送电容器的第一端；
b)第二多个反相器，其中包含：
一个第五反相器，上述第五反相器具有一个输入和输出，其中第五反相器的输入被连接到第二输送时钟信号；
一个第六反相器，上述第六反相器具有一个输入和一个输出，其中第六反相器的输入被连接到第五反相器的输出；
一个第七反相器，上述第七反相器具有一个输入和一个输出，其中第七反相器的输入被连接到第六反相器的输出；
一个第八反相器，上述第八反相器具有一个输入和一个输出，其中第八反相器的输入被连接到第七反相器的输出，第八反相器的输出被连接到第二输送电容器的第一端；
c)第三多个反相器，其中包含：
一个第九反相器，上述第九反相器具有一个输入和一个输出，其中第九反相器的输入被连接到第二泵送时钟信号；
一个第十反相器，上述第十反相器具有一个输入和一个输出，其中第十反相器的输入被连接到第九反相器的输出；
一个第十一反相器，上述第十一反相器具有一个输入和一个输出，其中第十一反相器的输入被连接到第十反相器的输出；
一个第十二反相器，上述第十二反相器具有一个输入和一个输出，其中第十二反相器的输入被连接到第十一反相器的输出，第十二反相器的输出被连接到第二泵送电容器的第一端；和
d)第四多个反相器，其中包含：
一个第十三反相器，上述第十三反相器具有一个输入和一个输出，其中第十三反相器的输入被连接到第一输送时钟信号；
一个第十四反相器，上述第十四反相器具有一个输入和一个输出，其中第十四反相器的输入被连接到第十三反相器的输出；
一个第十五反相器，上述第十五反相器具有一个输入和一个输出，其中第十五反相器的输入被连接到第十四反相器的输出；
一个第十六反相器，上述第十六反相器具有一个输入和一个输出，其中第十六反相器的输入被连接到第十五反相器的输出，第十六反相器的输出被连接到第一输送电容器的第一端。
20.如权利要求19所述的多级电荷泵，其中第一选通晶体管的栅极被连接到第十六反相器的输出，第二选通晶体管的栅极被连接到第七反相器的输出，第三选通晶体管的栅极被连接到第十五反相器的输出，第四选通晶体管的栅极被连接到第八反相器的输出。
21.一个多级电荷泵，其中包括：
一个第一泵送电容器，上述第一泵送电容器具有一个第一端和一个第二端，其中第一泵送电容器的第一端被连接到一个第一泵送时钟信号；
一个第一输送电容器，上述第一输送电容器具有一个第一端和一个第二端，其中第一输送电容器的第一端被连接到一个第一输送时钟信号；
一个适于向第一泵送电容器的第二端输送电荷的第一晶体管，其中第一晶体管具有一个栅极，一个第一端，和一个第二端，第一晶体管的栅极被连接到第一输送电容器的第二端，而第一晶体管的第二端被连接到第一泵送电容器的第二端；
一个适于有选择地把第一晶体管的栅极连接到第一晶体管的第一端的第二晶体管，其中第二晶体管具有一个栅极，一个第一端，和一个第一端，第二晶体管的栅极被连接到第一泵送电容器的第二端，而第二晶体管的第二端被连接到第一晶体管的栅极，第二晶体管的第一端被连接到第一晶体管的第一端；
一个第二泵送电容器，上述泵送电容器具有一个第一端和一个第二端，其中第二泵送电容器的第一端被连接到一个第二泵送时钟信号；
一个第二输送电容器，上述输送电容器具有一个第一端和一个第二端，其中第二输送电容器的第一端被连接到一个第二输送时钟信号；
一个适于把电荷输送到第二泵送电容器的第二端的第三晶体管，其中第三晶体管具有一个栅极，一个第一端和一个第二端，第三晶体管的栅极被连接到第二输送电容器的第二端，而第三晶体管的第一端被连接到第三晶体管的第二端，第三晶体管的第二端被连接到第二泵送电容器的第二端；
一个适于有选择地把第三晶体管的栅极连接到第三晶体管的第一端的第四晶体管，其中第四晶体管具有一个栅极，一个第一端，和一个第二端，第四晶体管的栅极被连接到第二泵送电容器的第二端，而第四晶体管的第二端被连接到第三晶体管的栅极，第四晶体管的第一端被连接到第三晶体管的第一端；
一个第三泵送电容器，上述泵送电容器具有一个第一端和一个第二端，其中第三泵送电容器的第一端被连接到第一泵送时钟信号；
一个第三输送电容器，上述输送电容器具有一个第一端和一个第二端，其中第三输送电容器的第一端被连接到第一输送时钟信号；
一个适于把电荷输送到第三泵送电容器的第二端的第五晶体管，其中第五晶体管具有一个栅极，一个第一端和一个第二端，第五晶体管的栅极被连接到第三输送电容器的第二端，而第五晶体管的第一端被连接到第三晶体管的第二端，第五晶体管的第二端被连接到第三泵送电容器的第二端；
一个适于有选择地把第五晶体管的栅极连接到第五晶体管的第一端的第六晶体管，其中第六晶体管具有一个栅极，一个第一端，和一个第二端，第六晶体管的栅极被连接到第三泵送电容器的第二端，而第六晶体管的第二端被连接到第五晶体管的栅极，第六晶体管的第一端被连接到第五晶体管的第一端；和
包含一个或多个下列元件的时钟电路：
a)一个第一选通晶体管，上述选通晶体管具有一个栅极，一个第一端，和一个第二端，第一选通晶体管的栅极被连接到第一输送时钟信号，第一选通晶体管的第一端被连接到i)第一泵送电容器的第一端和ii)第三泵送电容器的第一端中的至少一个，而第一选通晶体管的第二端被连接到一个电压源，一个电流源，和一个接地中的一个；
b)一个第二选通晶体管，上述选通晶体管具有一个栅极，一个第一端，和一个第二端，第二选通晶体管的栅极被连接到第二输送时钟信号，第二选通晶体管的第一端被连接到i)第一泵送电容器的第一端和ii)第三泵送电容器的第一端中的至少一个，而第二选通晶体管的第二端被连接到一个电压源，一个电流源，和一个接地中的一个；
c)一个第三选通晶体管，上述选通晶体管具有一个栅极，一个第一端，和一个第二端，第三选通晶体管的栅极被连接到第一输送时钟信号，第三选通晶体管的第一端被连接到第二泵送电容器的第一端，而第三选通晶体管的第二端被连接到一个电压源，一个电流源，和一个接地中的一个；和
d)一个第四选通晶体管，上述选通晶体管具有一个栅极，一个第一端，和一个第二端，第四选通晶体管的栅极被连接到第二输送时钟信号，第四选通晶体管的第一端被连接到第二泵送电容器的第一端，而第四选通晶体管的第二端被连接到一个电压源，一个电流源，和一个接地中的一个。
22.如权利要求21所述的多级电荷泵，其中还包括一个被连接到第一泵送时钟信号，第一输送时钟信号，第二泵送时钟信号和第二输送时钟信号中的至少一个的放大电路，其中放大电路增加第一泵送时钟信号，第一输送时钟信号，第二泵送时钟信号和第二输送时钟信号中至少一个的功率。
23.如权利要求21所述的多级电荷泵，其中还包括以下电路中的至少一个：a)一个把第一输送时钟信号连接到第三选通晶体管的栅极的放大电路，b)一个把第二输送时钟信号连接到第二选通晶体管的栅极的放大电路，c)一个把第一输送时钟信号连接到第一选通晶体管的栅极的放大电路，d)一个把第二输送时钟信号连接到第四选通晶体管的栅极的放大电路。
24.如权利要求22所述的多级电荷泵，其中放大电路包含一个或多个：
a)第一多个反相器，其中包含：
一个第一反相器，上述第一反相器具有一个输入和输出，其中第一反相器的输入被连接到第一泵送时钟信号；
一个第二反相器，上述第二反相器具有一个输入和输出，其中第二反相器的输入被连接到第一反相器的输出；
一个第三反相器，上述第三反相器具有一个输入和一个输出，其中第三反相器的输入被连接到第二反相器的输出；
一个第四反相器，上述第四反相器具有一个输入和一个输出，其中第四反相器的输入被连接到第三反相器的输出，第四反相器的输出被连接到i)第一泵送电容器的第一端和ii)第三泵送电容器的第一端中的至少一个；
b)第二多个反相器，其中包含：
一个第五反相器，上述第五反相器具有一个输入和输出，其中第五反相器的输入被连接到第二输送时钟信号；
一个第六反相器，上述第六反相器具有一个输入和一个输出，其中第六反相器的输入被连接到第五反相器的输出；
一个第七反相器，上述第七反相器具有一个输入和一个输出，其中第七反相器的输入被连接到第六反相器的输出；
一个第八反相器，上述第八反相器具有一个输入和一个输出，其中第八反相器的输入被连接到第七反相器的输出，第八反相器的输出被连接到第二输送电容器的第一端；
c)第三多个反相器，其中包含：
一个第九反相器，上述第九反相器具有一个输入和一个输出，其中第九反相器的输入被连接到第二泵送时钟信号；
一个第十反相器，上述第十反相器具有一个输入和一个输出，其中第十反相器的输入被连接到第九反相器的输出；
一个第十一反相器，上述第十一反相器具有一个输入和一个输出，其中第十一反相器的输入被连接到第十反相器的输出；
一个第十二反相器，上述第十二反相器具有一个输入和一个输出，其中第十二反相器的输入被连接到第十一反相器的输出，第十二反相器的输出被连接到第二泵送电容器的第一端；和
d)第四多个反相器，其中包含：
一个第十三反相器，上述第十三反相器具有一个输入和一个输出，其中第十三反相器的输入被连接到第一输送时钟信号；
一个第十四反相器，上述第十四反相器具有一个输入和一个输出，其中第十四反相器的输入被连接到第十三反相器的输出；
一个第十五反相器，上述第十五反相器具有一个输入和一个输出，其中第十五反相器的输入被连接到第十四反相器的输出；
一个第十六反相器，上述第十六反相器具有一个输入和一个输出，其中第十六反相器的输入被连接到第十五反相器的输出，第十六反相器的输出被连接到i)第一输送电容器的第一端和ii)第三输送电容器的第一端中的至少一个。
25.如权利要求24所述的多级电荷泵，其中第一选通晶体管的栅极被连接到第十六反相器的输出，第二选通晶体管的栅极被连接到第七反相器的输出，第三选通晶体管的栅极被连接到第十五反相器的输出，第四选通晶体管的栅极被连接到第八反相器的输出。
26.一个集成电路，其中包括：
一个半导体衬底
衬底上的一个泵送定时电路，上述泵送定时电路具有一个定时信号输出，并且定时信号输出提供一个定时信号；和
衬底上的多个串联电荷泵级，上述多个串联电荷泵级通过电容器被连接到定时信号输出，上述多个串联电荷泵级具有一个电荷泵输出，其中根据定时信号通过多个电荷泵级把电荷泵送到电荷泵输出，定时信号被一个第一分量和一个第二分量驱动，上述第一分量的开始与上述第二分量的开始间隔一个延迟。
27.如权利要求26所述的集成电路，其中定时信号的电流流动方向在第一分量和第二分量期间均保持固定。
28.如权利要求26所述的集成电路，其中定时信号的功率因第二分量的开始而增加。
29.如权利要求28所述的集成电路，其中通过把电容器连接到一个电压源，一个电流源和一个接地中的至少一个，定时信号的功率因第二分量的开始而增加。
30.一个集成电路，其中包括：
一个半导体衬底
衬底上的一个存储器阵列；
多个被连接到连接的字线；
衬底上的一个泵送定时电路，上述泵送定时电路具有一个定时信号输出，并且定时信号输出提供一个定时信号；和
衬底上的多个串联电荷泵级，上述多个串联电荷泵级通过电容器被连接到定时信号输出，上述多个串联电荷泵级具有一个电荷泵输出，其中根据定时信号通过多个电荷泵级把电荷泵送到电荷泵输出，定时信号被一个第一分量和一个第二分量驱动，上述第一分量的开始与上述第二分量的开始间隔一个延迟。
31.减少电荷泵中流动的峰值电流量级的方法，其中包括：
用一个具有某极性的第一定时信号分量驱动电荷泵中的一个电荷泵结点；和
用一个具有上述极性的第二定时信号分量驱动上述电荷泵结点，其中第一定时信号分量的开始和第二定时信号分量的开始间隔一个延迟。
32.如权利要求31所述的方法，其中在第二定时信号分量开始之后用更高的电流容量驱动电荷泵结点。
33.减少电荷泵中流动的峰值电流量级的方法，其中包括：
在一个延迟之后通过激活一个第一电流处理器件来驱动一个电荷泵结点，其中上述电流处理器件通过一个电容器被连接到电荷泵结点；
通过激活一个第二电流处理器件来驱动电荷泵结点，同时第一电流处理器件保持激活状态，而上述第二电流处理器件通过电容器被连接到电荷泵结点。
34.如权利要求33所述的方法，其中第一电流处理器件是第一场效应晶体管而第二电流处理器件是第二场效应晶体管。
CNB998164496A 1999-02-02 1999-02-02 电荷泵及其集成电路以及减小电荷泵的峰值电流的方法 Expired - Lifetime CN1138333C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1999/002259 WO2000046648A1 (en) 1999-02-02 1999-02-02 Four-phase charge pump with lower peak current

Publications (2)

Publication Number Publication Date
CN1338066A true CN1338066A (zh) 2002-02-27
CN1138333C CN1138333C (zh) 2004-02-11

Family

ID=22272099

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998164496A Expired - Lifetime CN1138333C (zh) 1999-02-02 1999-02-02 电荷泵及其集成电路以及减小电荷泵的峰值电流的方法

Country Status (6)

Country Link
EP (1) EP1159659B1 (zh)
JP (1) JP4410945B2 (zh)
CN (1) CN1138333C (zh)
DE (1) DE69914379T2 (zh)
HK (1) HK1043208B (zh)
WO (1) WO2000046648A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623438A (zh) * 2016-07-14 2018-01-23 力旺电子股份有限公司 电荷帮浦装置
CN109842294A (zh) * 2017-11-24 2019-06-04 力旺电子股份有限公司 四相电荷泵电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1223663A1 (en) * 2001-01-10 2002-07-17 Koninklijke Philips Electronics N.V. Local supply generator for a digital CMOS integrated circuit having an analog signal processing circuitry
CN106992674B (zh) * 2017-05-23 2019-06-28 上海华力微电子有限公司 一种驱动力可配置的电荷泵电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2696598B1 (fr) * 1992-10-01 1994-11-04 Sgs Thomson Microelectronics Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé.
US5282170A (en) * 1992-10-22 1994-01-25 Advanced Micro Devices, Inc. Negative power supply
US5585765A (en) * 1995-06-07 1996-12-17 American Microsystems, Inc. Low power RC oscillator using a low voltage bias circuit
US5892400A (en) * 1995-12-15 1999-04-06 Anadigics, Inc. Amplifier using a single polarity power supply and including depletion mode FET and negative voltage generator
US5818289A (en) * 1996-07-18 1998-10-06 Micron Technology, Inc. Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623438A (zh) * 2016-07-14 2018-01-23 力旺电子股份有限公司 电荷帮浦装置
CN107623438B (zh) * 2016-07-14 2019-10-25 力旺电子股份有限公司 电荷帮浦装置
CN109842294A (zh) * 2017-11-24 2019-06-04 力旺电子股份有限公司 四相电荷泵电路

Also Published As

Publication number Publication date
WO2000046648A1 (en) 2000-08-10
HK1043208A1 (en) 2002-09-06
DE69914379T2 (de) 2004-12-09
EP1159659A1 (en) 2001-12-05
JP2002536949A (ja) 2002-10-29
HK1043208B (zh) 2004-06-11
DE69914379D1 (de) 2004-02-26
JP4410945B2 (ja) 2010-02-10
CN1138333C (zh) 2004-02-11
EP1159659A4 (en) 2002-05-15
EP1159659B1 (en) 2004-01-21

Similar Documents

Publication Publication Date Title
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
CN1175018A (zh) 具有后栅偏压升压的多级升压电路
CN100350504C (zh) 半导体器件的升压电路
CN1914574A (zh) 高效率和低成本的电荷泵电路
CN1794356A (zh) 电荷泵电路
CN1100388C (zh) 输入/输出电压检测型衬底电压发生电路
CN1161790C (zh) 升压电路
CN101048930A (zh) 电荷泵电路
CN1832311A (zh) 电荷泵电路及其方法
CN1503273A (zh) 升压电路和含有这种升压电路的非易失性半导体存储器件
CN1829056A (zh) 电荷泵电路以及用于电荷泵电路的升压方法
CN1700600A (zh) 电压电平变换电路
CN1229998A (zh) 半导体器件
CN1233093C (zh) 驱动电路
CN1138333C (zh) 电荷泵及其集成电路以及减小电荷泵的峰值电流的方法
CN1794585A (zh) Mos型半导体集成电路装置
US6720822B2 (en) Negative charge pump architecture with self-generated boosted phases
CN1560998A (zh) 薄膜半导体集成电路
CN1838325A (zh) 非易失性存储装置的高电压开关电路
CN1290259C (zh) 返回时间短的占空比检测设备
CN1960173A (zh) 功率输出级
CN1146920C (zh) 半导体集成电路
CN1592054A (zh) 降电压输出电路
CN1822085A (zh) 源极驱动器及其驱动方法
CN1753309A (zh) 变换信号的电压振幅的电平变换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040211