CN1336686A - 降低内连线之间的电容的方法 - Google Patents
降低内连线之间的电容的方法 Download PDFInfo
- Publication number
- CN1336686A CN1336686A CN 00122622 CN00122622A CN1336686A CN 1336686 A CN1336686 A CN 1336686A CN 00122622 CN00122622 CN 00122622 CN 00122622 A CN00122622 A CN 00122622A CN 1336686 A CN1336686 A CN 1336686A
- Authority
- CN
- China
- Prior art keywords
- intraconnections
- dielectric layer
- layer
- metal dielectric
- inter metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种降低内连线之间的电容的方法与构造,其是在每一金属内连线上依次形成一氧化物层及一第一阻挡层,之后沉积一第一内金属电介质层在第一阻挡层上,并以化学机械研磨法研磨第一内金属电介质层至第一阻挡层,再经回蚀刻至氧化物层的厚度之间,接着在具有氧化物层及第一阻挡层的每一金属内连线的两侧上方形成一间隙壁,除去位于相邻内连线之间的第一内金属电介质层,沉积一第二内金属电介质层,而在高宽比率(aspect ratio)较高的相邻内连线的间距中形成一气隙。
Description
本发明是有关于一种制造内连接构造的方法，特别是关于一种降低内连线之间电容的方法。
随着半导体集成电路集成度的增加，半导体元件的大小及连接各半导体元件的内连线(interconnect lines)随着缩小，而内连线之间的距离也就随着缩短。当内连线之间的距离缩小至微米及次徽米的范围，层内内连线之间的寄生电容(intralevel line to linecapacitance)增加，超过层间的寄生电容(interlevelline to line capacitance)，使得RC时间延迟增加，造成半导体元件速度上的瓶颈，因此在层内内连线之间采用低阻值(low K)的电介质成为必然的趋势
但是在层内内连线之间使用低阻值的电介质仍存在许多问题需要克服，例如机械强度、低阻值电介质在不同的内连线间距(spacing between adjacent metallines)中的稳定度、热稳定性、热传导性、图形蚀刻的容易度及化学机械研磨方法的相容性等。低阻值的电介质如polysilsequioxane、parylene、polyimide、benzocyclobutene及非晶体TELFLON均面临上述的问题，不如现今使用的低阻值电介质二氧化硅。
因此目前在层内内连线之间所采用的最低阻值的方法，是在相邻内连线之间形成一气隙(air gap)。例如图1所示，传统的气隙形成方式是在已建立金属连线的衬底1上沉积一内金属电介质层2，以形成气隙3。由于各相邻内连线之间的距离大小不一，距离愈大，形成的气隙4就愈高，当内金属电介质层2进行化学机械研磨时，会将较高的气隙4磨穿，使酸、铝等进入内金属电介质层2中，造成此一内金属电介质层失效；再者在内连线底部侧壁附近会较快形成气隙，使得愈往上面形成的气隙孔洞愈小，因此此种传统的气隙的低阻值效应(low Keffect)会较差。
鉴于所述发明背景中传统的气隙形成方法所产生的诸多缺点，本发明人乃致力于研究改革所述项已知技术，欲获得更理想的气隙，便产生本发明。
本发明的主要目的是提供一种降低内连线之间电容的方法，它在相邻内连线的间距中形成更理想的气隙，无传统气隙孔洞大小由底部至顶部逐渐缩小的问题，使低阻值效应更佳。
本发明的另一目的在于提供一种降低内连线之间电容的方法，它在相邻内连线的间距中形成一气隙，并且气隙顶端及底端分别超过内连线的顶部及底部，使整个气隙的阻值差异更小。
本发明的再一目的在于提供一种降低内连线之间电容的方法，它在每一内连线两侧上方形成一间隙壁，以便于形成气隙，并且所形成的气隙没有以化学机械研磨磨穿的问题。
根据以上所述的目的，本发明提供了一种降低内连线之间电容的方法，其至少包括：提供一衬底，其中多个半导体元件已形成在衬底上，并且各半导体元件之间以电介质隔开；沉积一金属层在衬底上；沉积一氧化物层在所述金属层上：图形蚀刻此氧化物层及金属层，以形成内连线图案；沉积一第一阻挡层(firstbarrier layer)在所述等内连线上；沉积一第一内金属电介质层在第一阻挡层上，并以化学机械研磨法研磨第一内金属电介质层至第一阻挡层；再回蚀刻第一内金属电介质层，至其沉积高度位于氧化物层厚度之间；沉积一第二阻挡层在经回蚀刻的第一内金属电介质层上，并经非等向性蚀刻，在每一内连线两侧上方形成一间隙壁；以沉浸蚀刻方法(dipetching)除去位于相邻内连线的间距中的第一内金属电介质层；沉积一第二内金属电介质层在具有间隙壁的内连线上，而在高宽比率较高的相邻内连线的间距中形成一气隙。
图1是传统上在相邻内连线之间形成的气隙截面示意图；
图2是本发明在衬底上建立内连线的截面示意围；
图3是本发明在内连线上形成缓冲层及第一阻挡层的截面示意因；
图4是在具有缓冲层及第一阻挡层的内连线上沉积第一内层电介质层的截面示意图；
图5是将第一内层电介质层回蚀刻至其沉积高度位于氧化物层厚度之间的截面示意图：
图6是在每一内连线两侧上方形成一间隙壁的截面示意围；及
图7是在具有间隙壁的内连线上沉积一第二内金属电介质层，并在相邻内连线之间形成气隙的截面示意图。
主要元件的标号：
1衬底
2内层电介质层
3、4气隙
5衬底
6金属层
7氧化物层
8缓冲层
9第一阻挡层
10第一内金属电介质层
11间隙壁
12第二内金属电介质层
13气隙
本发明的各项目的及优点，藉由以下具体实施例的详细说明，配合所附附图，予以说明。
参照图2，首先提供一衬底5，其中形成在衬底5上面的半导体元件及用以隔开各半导体元件的一电介质层并未示出；沉积一金属层6在衬底5上面，此金属层6可为以DC溅渡法所沉积的金属铝层，厚约3000-10000埃，亦可选自下列各金属：铜、钽、金、铅、硅及锡。锡；沉积一氧化物层7在金属层6上，此氧化物层7可为以TEOS/O3当做反应气体，以电浆CVD(PECVD)法所沉积的二氧化硅，其厚度约0.5～3KA；以传统微影及蚀刻技术图形蚀刻氧化物层7及金属层6，形成内连线图形；参照图3，沉积一缓冲层8在氧化物层7上，其可为以电浆CVD法沉积的二氧化硅层；接着，沉积一第一阻挡层9在缓冲层8上面此一缓冲层8用来提高第一阻挡层9对金属内连线的附着力，而此第一阻挡层9可为Si3N4，其可使用Si3H4、NH3及N2当做反应气体，以电浆CVD方法来沉积，沉积厚度约50～500nm，较佳为200～500nm。
接下来，参照图4，沉积一第一内金属电介质层10在第一阻挡层9上面，可使用旋涂式玻璃法(spin-on glass)将溶于醇类或酮类的硅酸盐或硅氧烷旋涂在第一阻挡层9上面，接着在温度介于150～300℃之间，烘烤约0.5～5分钟，在350-500℃的温度间固化约30～240分钟；然后以化学机械研磨法磨平此旋涂玻璃所形成的第一内金属电介质层10至第一阻挡层9，所使用的化学机械研磨法的制造过程条件是晶片施压压力2-10psi、旋转速度30～200rpm、研磨垫材料为填充有聚胺酯的聚酯材料，及研浆成份SiO2；参照图5，接着，使用稀释的HF溶液与加入NH4F作为缓冲剂的混合溶液对此旋涂玻璃所形成的第一内金属电介质层10进行回蚀刻至其沉积高度位于氧化物层7的厚度之间，其中HF溶液浓度为5～10％。
参照图6，沉积一第二阻挡层11在第一内金属电介质层10上面，并经回蚀刻，而在每一内连线两侧上方形成一间隙壁11；此第二阻挡层11可为使用SiH4、NH3及N2当做反应气体，以电浆CVD方法所沉积的Si3N4，再以加热至180℃的磷酸溶液进行非等向性蚀刻，以形成间隙壁11；参照图7，接着，使用沉浸式蚀刻法(diPetching)蚀刻位于相邻内连线的间距中由旋涂玻璃所形成的第一内金属电介质层10，即可整个衬底5浸入稀释的HF溶液与加入NH4F作为缓冲剂的混合溶液中至适当时间，以除去位于相邻内连线的间距中的旋涂玻璃；之后，沉积一第二内金属电介质层12在具有间隙壁11的内连线上，当相邻内连线之间间距小于0.45μm时，由于相邻内连线之间相对应的间隙壁的间距约为0.1μm，进行第二内金属电介质层12沉积时，此第二内金属电介质不会填入相邻内连线的间距中，因此会在高宽比率(aspect ratio)较大的相邻内连线的整个间距中形成气隙13。第二内金属电介质层12可为二氧化硅层，它可使用TEOS/O3作为反应气体，以电浆CVD方法形成此二氧化硅层；或者以SiH4为反应气体来源，加入少量的PH3，以常压下CVD方法或电浆CVD方法沉积一PSG层做为第二内金属电介质层12；亦可为使用SiH4、NH3及N2当做反应气体，以电浆CVD方法形成一Si3N4层，做为第二内金属电介质层12。
综上所述，根据本发明的方法，是在高宽比率较大的相邻内连线的整个间距中形成一气隙，而没有传统气隙孔洞大小由底部至顶部逐渐缩小的问题。此外，本发明的每一金属内连线上具有一氧化物层，使得相邻内连线的间距中所形成的气隙顶端及底端分别超过金属内连线的顶部及底部。因此，本发明所形成的气隙有更佳的低阻值效应，即，更理想的气隙。再者，本发明籍由每一内连线两侧上方形成一间隙壁，以便于气隙的形成，而没有传统上气隙被化学机械研磨法磨穿，造成内层电介质层失效的问题。
以上所述仅为本发明的具体实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修正，均应包含在下述的申请专利范围内。
Claims (20)
1.一种降低内连线之间电容的方法，其特征在于，至少包括：
提供一衬底，其中多个半导体元件及隔离各半导体元件的一电介质层皆已形成在所述衬底上；
沉积一金属层在所述衬底上；
沉积一氧化物层在所述金属层上：
图形蚀刻所述氧化物层及金属层，以形成内连线；
沉积一第一阻挡层在所述内连线上；
沉积一第一内金属电介质层在所述第一阻挡层上；
以化学机械研磨法研磨所述第一内金属电介质层至所述第一阻挡层：
回蚀刻所述第一内金属电介质层，至其沉积高度位于所述氧化物层厚度之间；
沉积一第二阻挡层在经回蚀刻的所述第一内金属电介质层上；
非等向性蚀刻，以在每一内连线两侧上方形成一间隙壁；
除去位于相邻内连线之间的所述第一内金属电介质层；及
沉积一第二内金属电介质层在具有间隙壁的内连线上，而在相邻内连线的间距中形成一气隙
2.如权利要求1所述的方法，其特征在于，所述金属层是包含选自下列的金属：铝、铜、钽、钨、硅、金、铅及锡。
3.如权利要求1所述的方法，其特征在于，所述氧化物层包含二氧化硅，其厚度约0.5～3KA。
4.如权利要求1所述的方法，其特征在于，所述第一阻挡层包含Si3N4。
5.如权利要求1所述的方法，其特征在于，所述第一内金属电介质层是以旋涂式玻璃法形成的。
6.如权利要求5所述的方法，其特征在于，所述第一内金属电介质层是以稀释的HF溶液与NH4F的混合溶液进行回蚀刻。
7.如权利要求6所述的方法，其特征在于，所述HF溶液浓度为5-10％。
8.如权利要求1所述的方法，其特征在于，所述第二阻挡层包含Si3N4。
9.如权利要求8所述的方法，其特征在于，所述第二阻挡层是以加热的磷酸进行蚀刻，以在每一内连线两侧上方形成一间隙壁。
10.如权利要求1所述的方法，其特征在于，所述位于相邻内连线之间的第一内金属电介质层是以沉浸式蚀刻方法除去的。
11.如权利要求1所述的方法，其特征在于，所述第二内金属电介质层是选自下列各电介质：SiO2、PSG及Si3N4。
12.一种降低内连线之间电容的方法，其特征在于，至少包括：
提供一衬底，其中多个半导体元件及隔离各半导体元件的一电介质层皆已形成在所述衬底上；
沉积一金属层在所述衬底上；
沉积一氧化物层在所述金属层上；
图形蚀刻所述氧化物层及金属层，以形成内连线；
沉积一第一二氧化硅层在所述氧化物层上，以作为一缓冲层；
沉积一第一Si3N4层在所述等内连线上，以作为第一阻挡层；
以旋涂式玻璃法在所述第一阻挡层上形成一旋涂玻璃，作为第一内金属电介质层；
以化学机械研磨法研磨所述第一内金属电介质层至所述第一阻挡层，再回蚀刻所述第一内金属电介质层，至其沉积高度位于所述氧化物层厚度之间；
沉积一第二Si3N4层在经回蚀刻的所述第一内金属电介质层上，以作为第二阻挡层；
非等向性蚀刻，以在每一内连线两侧上方形成一间隙壁；
除去位于相邻内连线之间做为第一内金属电介质层的所述旋涂玻璃；及
沉积一第二内金属电介质层在具有间隙壁的内连线上，而在相邻内连线的间距中形成一气隙。
13.如权利要求12所述的方法，其特征在于，所述金属层是包含选自下列的金属：铝、铜、钽、钨、硅、金、铅及锡。
14.如权利要求12所述的方法，其特征在于，所述氧化物层包含二氧化硅层，其厚度约0.5～3KA。
15.如权利要求12所述的方法，其特征在于，所述旋涂玻璃是以稀释的HF溶液与NH4F的混合溶液进行回蚀刻。
16.如权利要求12所述的方法，其特征在于，所述HF溶液浓度为5～10％。
17.如权利要求12所述的方法，其特征在于，所述位于相邻内连线之间的旋涂玻璃是以沉浸式蚀刻方法除去。
18.如权利要求12所述的方法，其特征在于，所述沉浸式蚀刻方法是将整个衬底放入稀释的HF溶液与NH4F的混合溶液中，以除去所述旋涂玻璃。
19.如权利要求12所述的方法，其特征在于，所述第二内金属电介质层是选自下列各电介质：SiO2、PSG及Si3N4。
20.一种内连线构造，其特征在于，至少包括：
一第一内金属电介质层；
多个相邻内连线，是形成在所述第一内层电介质层上，其中每一所述等内连线包括一金属内连线、一氧化物层及一阻挡层；
一间隙壁，它形成在每一所述等内连线上方两恻的每一侧；
多个间距，是分别形成在所述等相邻内连线之间，其中所述等间距包括小于0.45μm的间距；
多个气隙，是分别形成在间距小于0.45μm的所述等相邻内连线之间：及
一第二内金属电介质层，是形成在间距大于0.45μm的相邻内连线之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001226223A CN1152424C (zh) | 2000-08-02 | 2000-08-02 | 降低内连线之间的电容的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001226223A CN1152424C (zh) | 2000-08-02 | 2000-08-02 | 降低内连线之间的电容的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1336686A true CN1336686A (zh) | 2002-02-20 |
| CN1152424C CN1152424C (zh) | 2004-06-02 |
Family
ID=4589296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001226223A Expired - Lifetime CN1152424C (zh) | 2000-08-02 | 2000-08-02 | 降低内连线之间的电容的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1152424C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100411137C (zh) * | 2005-03-11 | 2008-08-13 | 恩益禧电子股份有限公司 | 半导体装置及其制造方法 |
| CN101317260B (zh) * | 2005-11-30 | 2010-06-23 | 朗姆研究公司 | 具有用于减小电容的自对准间隙的装置 |
-
2000
- 2000-08-02 CN CNB001226223A patent/CN1152424C/zh not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100411137C (zh) * | 2005-03-11 | 2008-08-13 | 恩益禧电子股份有限公司 | 半导体装置及其制造方法 |
| US7612453B2 (en) | 2005-03-11 | 2009-11-03 | Nec Electronics Corporation | Semiconductor device having an interconnect structure and a reinforcing insulating film |
| US7936068B2 (en) | 2005-03-11 | 2011-05-03 | Renesas Electronics Corporation | Semiconductor device having an interconnect structure and a reinforcing insulating film |
| CN101335257B (zh) * | 2005-03-11 | 2012-08-08 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
| US8242014B2 (en) | 2005-03-11 | 2012-08-14 | Renesas Electronics Corporation | Method for manufacturing a semiconductor device having an interconnect structure and a reinforcing insulating film |
| CN101317260B (zh) * | 2005-11-30 | 2010-06-23 | 朗姆研究公司 | 具有用于减小电容的自对准间隙的装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1152424C (zh) | 2004-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100392900B1 (ko) | 적층저유전상수기술 | |
| KR101018187B1 (ko) | 더미 구조물들을 사용하여 트렌치 또는 비아를 구비한 웨이퍼 상의 금속층을 전해연마하는 방법 | |
| TW301789B (zh) | ||
| US6001747A (en) | Process to improve adhesion of cap layers in integrated circuits | |
| CN1210799C (zh) | 半导体器件及其制造方法 | |
| US20060151881A1 (en) | Semiconductor device and method of manufacture thereof | |
| CN101992421B (zh) | 铜互连工艺中的化学机械抛光方法 | |
| CN105140143A (zh) | 一种晶圆键合工艺 | |
| CN102324401B (zh) | 铜互连结构的制作方法 | |
| CN102339746B (zh) | 形成平坦介质层的方法 | |
| US20030176055A1 (en) | Method and structure for reducing capacitance between interconnect lines | |
| CN101241857A (zh) | 形成介电结构的方法以及半导体结构 | |
| CN1152424C (zh) | 降低内连线之间的电容的方法 | |
| CN102637628A (zh) | 降低介质电容的方法 | |
| CN100423225C (zh) | 通过差别平面化形成的凸出金属部分及其制造方法 | |
| CN102420179B (zh) | 超低介电常数薄膜铜互连的制作方法 | |
| CN100461393C (zh) | 用于将铜与金属-绝缘体-金属电容器结合的方法和结构 | |
| CN102332399A (zh) | 超低介电材料的化学机械抛光方法 | |
| CN102751188B (zh) | 超低介电材料的化学机械抛光方法 | |
| CN100416794C (zh) | 一种以含氟硅玻璃作为介电质的半导体后端连线方法 | |
| TW304297B (zh) | ||
| CN102915962A (zh) | 铜金属覆盖层的制备方法 | |
| CN102938393A (zh) | 铜金属覆盖层的制备方法 | |
| CN103839871B (zh) | 一种半导体器件的制造方法 | |
| CN101996939A (zh) | 金属插塞的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20040602 |
|
| CX01 | Expiry of patent term |