CN1333522C - 片上cmos数控lc振荡器 - Google Patents

片上cmos数控lc振荡器 Download PDF

Info

Publication number
CN1333522C
CN1333522C CNB2006100116785A CN200610011678A CN1333522C CN 1333522 C CN1333522 C CN 1333522C CN B2006100116785 A CNB2006100116785 A CN B2006100116785A CN 200610011678 A CN200610011678 A CN 200610011678A CN 1333522 C CN1333522 C CN 1333522C
Authority
CN
China
Prior art keywords
signal
pipe
oscillator
digital
lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100116785A
Other languages
English (en)
Other versions
CN1832333A (zh
Inventor
王少华
杨华中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CNB2006100116785A priority Critical patent/CN1333522C/zh
Publication of CN1832333A publication Critical patent/CN1832333A/zh
Application granted granted Critical
Publication of CN1333522C publication Critical patent/CN1333522C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明属于无线通信系统收发机芯片设计技术领域，其特征在于：采用由工艺-电压-温度较准模式和锁定模式构成的双模递进的工作方式来逐级得到指定的输出振荡频率；在较准模式中，采用数字信号控制的MIM开关电容阵列在较宽范围内进行频率粗校；在锁定模式中，采用数字信号控制的MOS电容矩阵结合高速数字∑Δ调制方式在较宽范围内得到精度很高的输出振荡频率，尤其是采用改进的MOS变容管的联结方式降低了振荡器对噪声的敏感度。同时，采用单级三阶前馈结构的∑Δ调制器来进一步降低输出信号中的杂散；在变容控制电路两端并联一定电容值的固定差分MIM电容对以降低振荡器的相位噪声和改善频率调节的线性度。

Description

片上CMOS数控LC振荡器
技术领域
本发明涉及一种新型的片上CMOS数字控制LC振荡器，特别适用于TD-SCDMA和PHS收发机CMOS集成芯片的设计，也可应用于WCDMA和CDMA2000等无线通信系统收发机芯片的设计。
背景技术
TD-SCDMA即时分同步码分多址标准，是中国提出的具有独立知识产权的新技术，TD-SCDMA的无线传输方案灵活地综合了FDMA、TDMA和CDMA等基本传输方法。国际电信联盟(ITU)在2000年5月将WCDMA、CDMA2000和TD-SCDMA三大主流无线接口标准，写入3G(第三代移动通信)技术指导性文件《2000年国际移动通讯计划》(简称IMT-2000)中。TD-SCDMA将智能天线、同步CDMA和软件无线电等当今国际领先技术融于其中，因而与WCDMA和CDMA2000相比，它具有频谱利用率高、支持多种通信接口、频谱灵活性强、系统性能稳定、设备成本低等优势。
PHS(Personal Handy Phone System：个人手持电话系统)俗称小灵通，是一种将固定电话传输交换与无线接入技术有机结合在一起，充分利用固定电话网资源，以无线方式提供的在一定范围内具备移动漫游功能的个人通信终端。与目前移动电话中的GSM及CDMA系统相比，由于PHS具有话费低廉、辐射小、待机时间长、建设周期短、安装简单等优点，近年来在中国及亚洲其他地区获得了迅速的发展，2005年，中国大陆地区的PHS用户已经突破了8000万。
个人通信市场的迅速发展要求通信系统的个人手持终端日益向着低成本、低功耗、小型化、支持多种模式工作等方向发展，而要达到以上要求的唯一途径就是收发机芯片的集成化，实现所谓的片上系统(SOC：System On Chip)，即尽可能地将收发机的射频、模拟和数字模块集成在一个芯片上，同时尽可能地减少片外分立元件的数量。随着CMOS集成电路工艺尺寸的不断缩小，数字电路的集成程度越来越高，但与此同时，芯片电源电压的不断降低给传统的射频和模拟电路设计带来了越来越大的挑战。
压控振荡器(VCO：Voltage Controlled Oscillator)通常应用在锁相环频率综合器中，是构成通信收发机射频前端的关键模块。传统的CMOS压控振荡器分为两种，一种是压控LC振荡器，它采用模拟电压控制的变容管与电感构成LC振荡回路，它的缺点是其性能容易随着电源电压的不断降低而变差，在构成片上系统时来自其它数字模块的衬底耦合噪声会显著恶化它的噪声性能，另外也不能直接用数字信号控制它的输出振荡频率，因此，传统的压控LC振荡器不能够适应当前系统集成和深亚微米工艺的要求；另一种压控振荡器是由反相器链组成的环形振荡器，其缺点是相位噪声和杂散较大，输出振荡频率精度较低，不能满足当前无线通信收发机的要求。另外，为了降低芯片成本，提高产品的市场竞争力，要求未来的收发机芯片尽可能地支持多种模式工作，比如能够同时支持TD-SCDMA和PHS两种系统的双模收发机芯片，同时支持802.11a/b/g的WLAN收发机芯片等，这样就对收发机的各个组成模块提出了更高的要求。对于压控振荡器来说，多种模式工作就要求它能够满足多种系统的噪声性能，具有更宽的频率调节范围和更灵活的电路结构，这些都给传统的压控振荡器设计带来了很大的挑战。
近年来，采用数字方法实现传统的射频模块的功能开始成为人们研究的热点，先后有一些研究机构提出了一类新颖的基于LC振荡回路的CMOS数控LC振荡器，它们利用输入数字信号来控制LC振荡回路的电容值，从而达到能够直接用数字信号控制振荡器输出频率的目的，因而被称作数控LC振荡器(DCO：Digital Controlled Oscillator)。这种数控LC振荡器的性能较好，对于电源电压的降低不敏感，利用它可以方便的构成易于片上集成的全数字锁相环，因而非常符合当前深亚微米工艺和系统集成化的发展趋势。美国TI公司所提出的数控LC振荡器采用了∑Δ调制技术来提高输出频率的精度并降低相位噪声，但是其在锁定状态下的细调频范围较小，不能够满足宽带3G收发机的要求(例如：系统仿真表明TD-SCDMA收发机要求振荡器的调频范围大于100MHz)，另外，它在相位噪声、杂散、系统复杂性等方面还应该进一步改进；德国的Infineon公司采用了一个较大规模的MOS变容管矩阵来实现数控LC振荡器，但是其相位噪声和输出频率精度较差，不能满足当前无线通信系统的要求。另外，在PHS收发机中，要求其频率综合器具有非常快的锁定时间(最好要小于15微秒左右)，因而在其锁相环以及振荡器设计上均需要特别考虑。
综上所述，传统的压控振荡器并不适合当前深亚微米工艺和系统集成化的发展趋势，并且在实现现代无线通讯收发机芯片时将会面临越来越多的困难；而已有的数控LC振荡器并不适合TD-SCDMA以及PHS收发机的要求。
发明内容
本发明的目的在于提供一种片上CMOS数控LC振荡器，该振荡器尤其适用于TD-SCDMA以及PHS收发机系统芯片的设计中。
本发明的特征在于，含有：第1耦合对管PM1和PM2，第2耦合对管NM1和NM2以及LC振荡回路，其中：
所述第1耦合对管中，PM1管和PM2管的源极相连后经过一个电流偏置的电流源连接到电源电压VDD；
所述第2耦合对管中，NM1管和NM2管的源极相连后接地；
在所述第1耦合对管和第2耦合对管之间，PM1管的漏极、PM2管的栅极、NM1管的漏极、NM2管的栅极彼此相连后，构成所述片上CMOS数控LC振荡器的一个输出端outP；PM2管的漏极、PM1管的栅极、NM2管的漏极、NM1管的栅极彼此相连后，构成所述片上CMOS数控LC振荡器的另一个输出端outN；
所述LC振荡回路并联于所述片上CMOS数控LC振荡器的outP、outN两个输出端之间，含有相互之间并联的差分电感、差分固定电容对以及变容控制电路，其中：
所述的差分固定电容对由金属-绝缘体-金属电容组成，其作用是有效改善所述数控LC振荡器的相位噪声性能并提高所述振荡器的频率调节线性度；
所述变容控制电路由相互并联于所述outP、outN两端且各带接口电路的金属-绝缘体-金属开关电容阵列、锁定模式MOS电容阵列的整数部分以及锁定模式MOS电容阵列的分数部分组成，各个组成部分在各自的数字信号控制下分别改变各自的电容值，从而改变接入LC振荡回路的总电容值，并改变输出振荡频率，其中：
所述金属-绝缘体-金属开关电容阵列是一个在所述振荡器启动后首先要执行的工艺-电压-温度校准模式中所使用的电路结构，其中，所述的接口电路的输入是一组二进制的工艺-电压-温度校准模式所使用的数字控制信号PVT[5:0]，接口电路的输出是一组开关控制信号P[5:0]；所述金属-绝缘体-金属开关电容阵列是一组差分开关电容对，每一电容对中的电容采用金属-绝缘体-金属电容，它们的电容值根据所述开关控制信号P[5:0]中各开关控制信号的序号按照二进制顺序依次排列，而开关控制信号是通过在每一电容对中间串连着的一个MOS开关对每一电容对的开闭进行控制的；
所述锁定模式MOS电容阵列的整数部分和分数部分同时工作时执行锁定模式，使振荡器锁定在所要求的频率点上；在该锁定模式中，采用了差分PMOS单元变容管构成所述的锁定模式MOS电容阵列中的MOS变容管，所述差分PMOS单元变容管，由两个相同尺寸的PMOS管M1、M2组成，该M1管、M2管的衬底相连后接电源电压VDD，M1管、M2管各自的源极和漏极相连后接数字变容控制信号，而M1管的栅极和M2管的栅极分别作为差分PMOS单元变容管的输出连接所述数控LC振荡器的outP、outN端；
在所述锁定模式MOS电容阵列的整数部分中，有10位锁定模式数字控制信号，表示为Lock_I[9:0]，其中的高4位信号Lock_I[9:6]通过一个接口电路产生列选信号C[15:0]和行选使能信号N[15:0]，而中间4位信号Lock_I[5:2]通过另一个接口电路产生行选信号R[15:0]，所述列选信号C[15:0]、行选使能信号N[15:0]以及行选信号R[15:0]分别送往一个16×16的A类单元矩阵的列和行；所述10位锁定模式数字控制信号的整数部分中的低2位信号Lock_I[1:0]通过第三个接口电路产生控制信号S[2:0]送往B类单元阵列；所述A类单元矩阵中的A类单元电路由4个并联于所述outP、outN两端的差分PMOS单元变容管及其解码电路组成，该解码电路的逻辑表达式为
CtrlA = C + ( N * R ) ‾ , - - - ( 1 )
其中CtrlA是数字变容控制信号，所述解码电路的输出端同时与所述4个差分PMOS单元变容管中各PMOS管的源极、漏极相连；所述B类单元阵列中的B类单元电路由1个并联于所述outP、outN两端的差分PMOS单元变容管及其解码电路组成，该解码电路的逻辑表达式为
CtrlB = S ‾ , - - - ( 2 )
其中CtrlB是数字变容控制信号，所述解码电路的输出端同时与所述1个差分PMOS单元变容管中的PMOS管的源极、漏极相连；
在所述锁定模式MOS电容阵列的分数部分中，锁定模式控制信号的分数部分有8位，表示为Lock_F[7:0]，该信号通过一个数字∑Δ调制器，产生一串整数∑Δ调制信号F[2:0]，来控制相对应的差分PMOS单元变容管中各PMOS管的源极和漏极的直流偏置电压，使得各个差分PMOS单元电容管分别在高低两个电容状态之间高速翻转，从而使LC振荡回路输出信号的频率也随之高速地在几个频率之间跳转，这样产生的振荡信号在所设定的时间段内的平均周期就等于锁定模式数字控制信号的分数部分所指定的输出振荡周期，而分数部分所对应的输出振荡频率也由此确定。
所述的片上CMOS数控LC振荡器，其另一方面特征在于，所述的数字∑Δ调制器是一种具有低杂散性能的单级三阶前馈结构的数字∑Δ调制器；所述的锁定模式控制信号(分数部分)Lock_F[7:0]通过所述的数字∑Δ调制器，产生一串整数∑Δ调制信号F[2:0]，F[2:0]与Lock_F[7:0]之间的关系由下面的z域传输函数确定：
F ( z ) = Lock _ F ( z ) · z - 1 ( 2 - 2.5 z - 1 + z - 2 ) 1 - z - 1 + 0.5 z - 2 + Q ( z ) · ( 1 - z - 1 ) 3 1 - z - 1 + 0.5 z - 2 . - - - ( 3 )
所述的片上CMOS数控LC振荡器，其另一方面特征在于，所述的工艺-电压-温度校准模式数字控制信号PVT[5:0]为一组二进制数，所述的开关控制信号P[5:0]与其相等，接口电路仅起到缓冲和锁存的作用，两者之间的对应关系为
P[5:0]＝PVT[5:0]；    (4)
所述的片上CMOS数控LC振荡器，其另一方面特征在于，所述的锁定模式数字控制信号(整数部分)Lock_I[9:0]为一组二进制数，高4位信号Lock_I[9:6]通过一个接口电路产生列选信号C[15:0]和行选使能信号N[15:0]，所述的C[15:0]为Lock_I[9:6]所对应的温度计码，所述的Lock_I[9:6]与C[15:0]、N[15:0]的关系如下表所示：
附表1 Lock_I[9:6]与C[15:0]、R[15:0]之间的对应关系
 Lock_I[9:6]  C[15:0]  N[15:0]
 0000  0000_0000_0000_0000  0000_0000_0000_0001
 0001  0000_0000_0000_0001  0000_0000_0000_0010
 0010  0000_0000_0000_0011  0000_0000_0000_0100
 0011  0000_0000_0000_0111  0000_0000_0000_1000
 0100  0000_0000_0000_1111  0000_0000_0001_0000
 0101  0000_0000_0001_1111  0000_0000_0010_0000
 0110  0000_0000_0011_1111  0000_0000_0100_0000
 0111  0000_0000_0111_1111  0000_0000_1000_0000
 1000  0000_0000_1111_1111  0000_0001_0000_0000
 1001  0000_0001_1111_1111  0000_0010_0000_0000
 1010  0000_0011_1111_1111  0000_0100_0000_0000
 1011  0000_0111_1111_1111  0000_1000_0000_0000
 1100  0000_1111_1111_1111  0001_0000_0000_0000
 1101  0001_1111_1111_1111  0010_0000_0000_0000
 1110  0011_1111_1111_1111  0100_0000_0000_0000
 1111  0111_1111_1111_1111  1000_0000_0000_0000
所述的中间4位信号Lock_I[5:2]通过另一个接口电路产生行选信号R[15:0]，R[15:0]为Lock_I[5:2]所对应的温度计码，R[15:0]与Lock_I[5:2]之间的对应关系与附表1中C[15:0]与Lock_I[9:6]之间的关系相同；所述的低2位信号Lock_I[1:0]通过第三个接口电路产生控制信号S[2:0]，所述的S[2:0]与Lock_I[1:0]的对应关系如下表所示：
附表2 Lock_I[1:0]与S[2:0]之间的对应关系
    Lock_I[1:0]     S[2:0]
    00     000
    01     001
    10     011
    11     111
本发明所解决的技术问题是：针对现有CMOS压控振荡器以及数控LC振荡器的不足，提出了一种新的CMOS数控LC振荡器，它结合了已有数控LC振荡器的优点并在此基础上进行了一定的改进和创新，得到了较好的性能，能够有效的满足当前的通信收发机，尤其是TD-SCDMA和PHS收发机的要求。本发明针对TD-SCDMA和PHS收发机对于压控振荡器的指标要求，设计了双模递进的工作方式，采用了改进的基于MIM(金属-绝缘体-金属)开关电容阵列、MOS管电容矩阵和低杂散数字∑Δ调制器相结合的变容方式。通过以上方法，本发明能够达到100MHz以上的细调频范围，调频精度小于1kHz，有效满足了TD-SCDMA以及其他3G通信系统的宽调频范围要求。而且，使用该种数控LC振荡器结合其他数字模块所构成的全数字锁相环，可以大大缩短锁相环频率综合器的锁定时间，有效满足了PHS系统快速锁定的要求。电路仿真表明，本方案所提出的CMOS数控LC振荡器还具有低功耗、低相位噪声、低杂散、强鲁棒性和易于系统集成等优点，可以有效满足当前无线通信收发机对于振荡器性能的苛刻要求。这种数控LC振荡器可应用于TD-SCDMA和PHS收发机CMOS集成芯片的设计中，由于可以同时满足以上两种系统的要求，它也特别适用于TD-SCDMA/PHS双模收发机芯片的设计中。另外，它也可应用于WCDMA和CDMA2000等其他通信收发机中。
本发明所涉及的这种CMOS数控LC振荡器能够直接用输入数字信号控制LC振荡回路的电容值，从而得到指定的输出振荡频率。这种振荡器的偏置电路、负阻电路、电感等基本结构与传统方法相同，其创新点主要是采用了新颖的变容控制电路，这种变容控制电路的特点包括：
1)采用双模递进的工作方式，即模式1：PVT(工艺-电压-温度)校准模式和模式
2：锁定模式，来逐级得到指定的输出振荡频率。
2)在模式1中，采用数字信号控制的MIM(金属-绝缘体-金属)开关电容阵列来在非常宽的调频范围内粗略地校准输出振荡频率由于制造工艺、电源电压和环境温度等因素的波动而造成的偏差。
3)在模式2中，采用数字信号控制的MOS电容矩阵结合高速数字∑Δ调制的方式来在较宽的调频范围内得到精度很高的输出振荡频率。
4)在模式2中，将MOS变容管的联接方式加以改进，有效降低了振荡器对于噪声的敏感度。
5)在模式2中的数字∑Δ调制器采用具有低杂散性能的单级三阶前馈结构(FF3：3rd-order FeedForward)来进一步降低相位噪声和杂散。
6)在变容控制电路两端并联一定电容值的固定差分MIM电容对来降低振荡器的相位噪声和改善振荡器频率调节的线性度。
通过采用具有上述特点的变容控制电路，该数控LC振荡器能够在满足系统性能要求的同时达到100MHz以上的细频率调节范围，频率调节的精度小于1kHz，因而可以应用于TD-SCDMA、WCDMA等宽带通信收发机的芯片中。
附图说明
图1显示了该数控LC振荡器的典型整体结构。
图2显示了该变容控制电路的组成结构以及与图1的连接方式。
图3显示了该变容控制电路的工作方式。
图4显示了MIM开关电容阵列以及所使用的MOS开关的电路结构图。
图5显示了锁定模式MOS电容阵列(整数部分)的电路结构图。
图6显示了锁定模式中所使用的差分PMOS单元变容管的联接方式。
图7显示了目前已有的数控LC振荡器中常用的MOS变容管工作时的变容管电容值-栅漏偏置电压曲线。
图8显示了本发明所应用的改进的MOS变容管工作时的变容管电容值-栅漏偏置电压曲线。
图9显示了图5中所使用的A类单元的电路结构图。
图10显示了图5中所使用的B类单元的电路结构图。
图11显示了锁定模式MOS电容阵列(分数部分)的电路结构图。
图12显示了该变容控制电路所采用的单级三阶前馈(FF3)结构数字∑Δ调制器的z域结构图。
图13显示了目前已有的数控LC振荡器中常用的级联三阶(MASH1-1-1)结构数字∑Δ调制器的输出功率谱密度。
图14显示了本发明所采用的单级三阶前馈(FF3)结构数字∑Δ调制器的输出功率谱密度。
图15显示了使用级联三阶(MASH1-1-1)结构数字∑Δ调制器的LC数控振荡器输出信号的相位功率谱密度。
图16显示了使用本发明所采用的单级三阶前馈(FF3)结构数字∑Δ调制器的LC数控振荡器输出信号的相位功率谱密度。
具体实施方式
本发明的技术解决方案是：对于常用的压控LC振荡器的电路结构加以改进，通过输入数字信号离散地控制LC振荡回路的电容值，从而输出指定的振荡频率。在LC振荡回路中，振荡频率由下式决定：
f out = 1 2 π LC , - - - ( 1 )
其中fout为LC振荡回路的振荡频率，L为回路电感值，C为回路电容值。由式(1)可见，如果能够按照输入的数字信号相对应地改变振荡回路中的电容值，就可以得到指定的输出振荡频率。数控LC振荡器的典型电路结构如图1所示，VDD为电源电压，由差分电感、差分固定电容对和变容控制电路组成LC振荡回路。变容控制电路在输入数字控制信号的作用下改变接入LC振荡回路的电容值，从而在outP与outN两端得到与控制信号相对应的差分输出振荡频率。电路仿真表明，在变容控制电路两端并联一对由MIM(金属-绝缘体-金属)电容组成的差分固定电容对，可以有效改善振荡器的相位噪声性能并且提高振荡器频率调节的线性度。CMOS耦合对管NM1-NM2、PM1-PM2用来提供维持LC回路振荡所需的负阻，图1中的电流源用来为电路提供直流偏置。图1中的负阻电路、电流源以及电流源偏置电路的设计与传统的压控LC振荡器相同。
变容控制电路的组成结构以及与整体电路的连接关系如图2所示，它由MIM开关电容阵列，锁定模式MOS电容阵列(整数部分)，锁定模式MOS电容阵列(分数部分)三部分组成，各部分均与图1中的outP和outN两端相连(各部分的具体连接方式见图4，图5，图11)，各部分在各自的数字控制信号的作用下分别改变各自在outP和outN两端所并联的电容值，从而改变接入LC振荡回路的总电容值并改变输出振荡频率。为了达到较宽的细调频范围并且降低电路复杂度，本发明设计了双模递进的工作方式来逐级得到数字控制信号所指定的振荡频率，其工作方式如图3所示，在数控LC振荡器启动后，它首先工作在模式1：PVT(工艺-电压-温度)校准模式，通过输入PVT校准模式数字控制信号改变MIM开关电容阵列的电容值，对振荡频率由于制造工艺、电源电压、环境温度等因素引起的波动进行校准，使振荡器工作在所要求的频率范围内。通常，模式1的调频范围在500MHz以上，调频精度在10MHz左右。然后，振荡器开始工作在模式2：锁定模式，通过输入锁定模式数字控制信号(包括整数部分与分数部分)，使振荡器工作在所要求的频率点上。通常，模式2的调频范围在100MHz左右，调频精度在1kHz以内。
模式1(PVT校准模式)的电路结构如图4所示，其电路由按照二进制权重组成的一组MIM开关电容阵列及其接口电路组成。接口电路的功能是根据输入的二进制数字控制信号PVT[5:0]产生一组高电平或低电平的开关控制信号P[5:0]，并且作为缓冲器，减小耦合到数字控制线上的外部噪声。MIM开关电容通过在差分MIM电容对中间串连一个由开关控制信号P[5:0]控制的MOS开关组成，每一个MIM电容对的两端均分别连接到outP和outN。MIM开关电容对的数目根据系统需要选定(在图4的例子中，数字控制信号为6位，相应的其MIM电容对的数目为6)，MIM电容对的电容值按照二进制顺序依次排列。假设MIM开关电容对的单位电容值为C，则由二进制开关控制信号的最低位P[0]所控制的MIM电容对的电容值为C，由次低位P[1]所控制的电容对的电容值为2C，P[2]所控制的电容对的电容值为4C，...，最高位P[5]所控制的电容对的电容值为64C。MOS开关的电路结构如图4所示，在开关控制信号P[k]的作用下，可以使开关处于打开或者关闭状态，从而改变接入LC振荡回路的电容值。当P[k]为高电平时，开关导通，将开关两边的MIM电容接入outP和outN两端，相当于增加了LC振荡回路的电容值；当P[k]为低电平时，开关截止，将开关两边的MIM电容与outP、outN两个节点断开，相当于减小了LC振荡回路的电容值。相比于MOS电容，MIM电容可以在较宽的偏置电压范围内得到理想的线性度，由于在变容控制电路中MIM电容在总电容中所占的比重最大，因而在模式1中使用MIM电容可以有效的改善振荡器的性能。
模式2为锁定模式，其输入数字控制信号分为整数部分和分数部分，相应的锁定模式MOS电容阵列也分为整数和分数两部分。锁定模式MOS电容阵列(整数部分)的电路结构如图5所示。为了提高频率调节的精度，在模式2中采用了MOS变容管组成数控电容阵列。在现代CMOS工艺中，相对于MIM电容，MOS变容管可以得到更精确的电容值，从而可以得到更高的频率调节精度。
在锁定模式中采用了差分PMOS单元变容管来构成锁定模式MOS电容阵列(包括整数部分和分数部分)，每一个差分PMOS单元变容管由一对制造工艺所能提供的最小尺寸的PMOS管组成，其电路连接方式如图6所示，其中M1和M2为差分PMOS单元变容管，该M1管、M2管的衬底相连后接电源电压VDD，M1管、M2管各自的源极和漏极相连后接数字变容控制信号，而M1管的栅极和M2管的栅极分别作为差分PMOS单元变容管的输出连接振荡器的outP、outN端。目前已有的数控LC振荡器中常用的MOS变容管的源极、漏极和衬底都与数字变容控制信号相连，其栅极分别与LC数控振荡器中的outP和outN相连，这种MOS变容管通常可以工作在反型区、耗尽区和累积区三个区域(如图7中仿真所得的常用变容管的变容管电容值-栅漏偏置电压曲线所示)，这样就使得变容管的低电容区不够平坦，从而使变容管的电容值对于噪声比较敏感，恶化了振荡器的相位噪声性能。本发明针对这一问题进行了改进，通过将PMOS变容管的衬底接到电源电压上(见图6)，可以使PMOS变容管避免进入累积区，从而使变容管只工作在耗尽区和反型区两个区域(对应于变容管的低电容区和高电容区)，并且使变容管的低电容区足够平坦，从而降低了变容管对于噪声的敏感度。由输入数字变容控制信号控制PMOS变容管源极和漏极的偏置电压，使得变容管只工作在高低两种电容状态(如图8中的椭圆区域所示)，由图8中的仿真曲线可见，在这两个区域中PMOS变容管的电容-电压曲线非常平坦，因而本发明中的数控振荡器对于噪声和电源电压波动均不敏感，仿真表明，该振荡器在相同功耗下能够得到比传统的压控振荡器和其他数控LC振荡器低很多的相位噪声。之所以采用PMOS管作为变容管是因为PMOS管一般都处在单独的N阱中，相比于NMOS管，PMOS管对于衬底噪声相对不敏感。
为了使振荡器具有较宽的细频率调节范围，要求锁定模式数字控制信号(整数部分)的位数较高(通常应该取10位左右)。在图5的例子中，其锁定模式控制信号(整数部分)Lock_I设定为10位。为了在锁定模式下得到较好的调频线性度，需要Lock_I所控制的每个差分MOS单元变容管具有相同的权值，这样就需要1024个差分MOS单元变容管以及1024条电容控制线，这将给芯片版图的布局布线带来很大的困难。为了简化电路的复杂度，在本发明中，采用了如图5所示的MOS变容管阵列，该变容管阵列由256个A类单元和3个B类单元以及它们的接口电路组成，其中256个A类单元排列为一个16×16的A类单元矩阵。接口电路的功能是根据输入的二进制数字控制信号Lock_I[9:0]产生相应的A类单元矩阵的控制信号C[15:0]、N[15:0]、R[15:0]以及B类单元阵列的控制信号S[2:0]，并且作为缓冲器，减小耦合到数字控制线上的外部噪声。假设输入的10位锁定模式数字控制信号(整数部分)表示为Lock_I[9:0]，其高4位信号Lock_I[9:6]通过接口电路产生列选信号C[15:0]和行选使能信号N[15:0]，其中间4位信号Lock_I[5:2]通过另一个接口电路产生行选信号R[15:0]，其低2位信号Lock_I[1:0]通过第三个接口电路产生B类单元控制信号S[2:0]。A类单元的电路结构如图9所示，它由4个差分PMOS单元变容管及其解码电路组成，其解码电路的逻辑表达式为
CtrlA = C + ( N * R ) ‾ , - - - ( 2 )
其中C为列选信号，N为行选使能信号，R为行选信号，CtrlA为差分PMOS单元变容管的数字变容控制信号，当CtrlA为高电平时，A类单元中的4个差分PMOS单元变容管都工作在高电容区，当CtrlA为低电平时，单元变容管都工作在低电容区。这样，接口电路根据输入控制信号Lock_I的具体值，产生相应的A类单元矩阵控制信号C、N和R，在解码电路的作用下产生每个A类单元各自的变容控制信号CtrlA，使每个A类单元中的4个差分PMOS单元变容管同时工作在高电容状态或者低电容状态。
B类单元的电路结构如图10所示，它含有1个差分PMOS单元变容管及其解码电路，其解码电路的逻辑表达式为
CtrlB = S ‾ , - - - ( 3 )
其中S为B类单元控制信号，CtrlB为差分PMOS单元变容管的数字变容控制信号，当CtrlB为高电平时，B类单元中的差分PMOS单元变容管工作在高电容区，当CtrlB为低电平时，变容管工作在低电容区。
假如锁定模式数字控制信号(整数部分)Lock_I[9:0]的取值为0010_0011_10，通过接口电路和解码器的作用，将使得A类单元矩阵中的第1列和第2列共32个A类单元，第3列的3个A类单元，以及2个B类单元工作在高电容状态，其余单元则工作在低电容状态，从而得到相应的输出振荡频率。A类单元与B类单元中的差分PMOS单元变容管的两个栅极分别与数控振荡器的outP和outN相连。
这样，就将一个含有1024个单元变容管和1024条电容控制线的大规模MOS电容阵列化简为256个A类单元和3个B类单元组成的，仅含有51条电容控制线(其中C、N和R各为16条，S为3条)的MOS电容阵列，从而简化了控制线的数目和电路复杂度。在图5中，为了提高匹配精度，在版图设计时将3个B类单元均匀地嵌入到A类单元矩阵中。使用这种方法结合∑Δ调制技术，可以使数控LC振荡器在100MHz以上的范围内达到1kHz以下的调制精度。
锁定模式MOS电容阵列(分数部分)采用了∑Δ调制的原理来提高频率调节的精度，如图11所示，锁定模式数字控制信号(分数部分)Lock_F[7:0]通过一个高速的数字∑Δ调制器，产生一连串高速的整数∑Δ调制信号F[2:0]来控制相对应的差分PMOS单元变容管，使得PMOS变容管分别在高低两个电容状态间高速的翻转，因而LC回路输出信号的振荡频率也随之高速的在几个频率间跳转。由∑Δ调制的基本原理可知(可参考文献B.Miller and B.Conley，“A multiple modulator fractional divider(一种多极调制分数分频器)，”IEEE Trans.Instrum.Meas.，vol.40，pp.578-593，June 1991以及文献R.Staszewski，et al.“A firstmultigigahertz digitally controlled oscillator for wireless applications(一种应用于无线通信的可工作在GHz的数控振荡器)，”IEEE Trans.MTT，Vol.51，No.11，Nov.2003，pp.2154-2164.)，这样产生的振荡信号在一段时间内的平均周期就等于锁定模式数字控制信号的分数部分所指定的输出振荡周期，该振荡周期具有很高的精度。由于振荡信号的周期和频率之间具有如下关系：
f = 1 T , - - - ( 4 )
其中f为振荡频率，T为振荡周期。锁定模式数字控制信号的分数部分所对应的输出振荡频率也由此确定。
这样，通过采用高速∑Δ调制技术，利用过采样和噪声整形的原理，我们就可以得到所指定的高精度的输出振荡频率，其调频精度可以小于1kHz，同时其相位噪声和杂散也非常低。图11中，所有差分PMOS单元变容管均为制造工艺所能提供的最小尺寸，差分PMOS单元变容管的两个栅极分别与数控振荡器中的outP和outN相连。
目前已有的数控LC振荡器中多采用级联三阶结构(MASH 1-1-1)的数字∑Δ调制器，该调制器最大的缺点是在调制过程中会产生较大的杂散信号，降低了振荡器的性能(如图13的仿真曲线所示)，针对这个问题，本发明采用了具有低杂散性能的单级三阶前馈结构(FF3：3rd-order FeedForward)的数字∑Δ调制器，其z域结构如图12所示，根据其z域结构，可以很容易的用累加器、移位器、加法器、寄存器和数字量化器构成这种数字∑Δ调制器，其具体结构可以不唯一，但是z域模型是相同的，因此在这里省略其具体电路结构图，由图12即可充分表示这种调制器的结构。仿真表明，该调制器相比于级联三阶(MASH 1-1-1)结构∑Δ调制器，具有几乎相同的工作速度、噪声整形效果、稳定输入范围、功耗以及硬件复杂度，但是调制过程中所产生的杂散信号则小了很多(如图14的仿真曲线所示)。图15，图16显示了在其余条件和参数均相同时，分别采用上述两种∑Δ调制器的数控LC振荡器输出信号相位的功率谱密度，可以看出，图16中由于采用了单级三阶前馈(FF3)结构∑Δ调制器，其输出信号的杂散相比采用级联三阶(MASH 1-1-1)结构∑Δ调制器时(图15)小了很多。单级三阶前馈(FF3)结构调制器的z域传输函数为
F ( z ) = Lock _ F ( z ) · z - 1 ( 2 - 2.5 z - 1 + z - 2 ) 1 - z - 1 + 0.5 z - 2 + Q ( z ) · ( 1 - z - 1 ) 3 1 - z - 1 + 0.5 z - 2 , - - - ( 5 )
其中Lock_F(z)为输入锁定模式数字控制信号(分数部分)的z域表示，F(z)为∑Δ调制器输出控制信号的z域表示，Q(z)为量化器产生的量化噪声的z域表示。
综上所述，相比于已有的技术方案，本发明采用了双模递进的工作方式，将MIM开关电容阵列，MOS变容管矩阵和∑Δ调制各自的优点结合在一起并加以改进，而且使用了改进的MOS变容管以及低杂散结构的∑Δ调制器，从而得到了较宽的细频率调节范围，更低的相位噪声和杂散，以及较低的硬件复杂度。仿真表明，该数控振荡器可以达到100MHz以上的细频率调节范围，调频精度小于1kHz，可以满足TD-SCDMA等宽带收发机的要求，并且具有低功耗、强鲁棒性和易于片上系统集成等优点，该方案非常符合目前深亚微米工艺和单片系统集成(SOC)的发展趋势。
利用这种数控LC振荡器可以组成全数字锁相环。由于本发明所述的数控LC振荡器的输入和输出均为数字信号(LC振荡回路的输出模拟信号很容易使用分频电路转换为数字信号)，因而锁相环中的环路滤波器，鉴相器，相位累加器等均可由数字电路实现，从而构成全数字锁相环。该锁相环的一个重要优点是，由于这种锁相环所使用的数字鉴相器实际上就是一个数字减法器，因而其输入输出特性是线性的，在鉴相过程中不会产生杂散(可参考文献A.Kajiwara and M.Nakagawa，“A new PLL frequency synthesizer with high switching speed(一种新型高速频率切换的锁相环频率综合器)，”IEEE Trans.Veh.Technol.，41，pp.407-413，Nov.1992)，由于不需要抑制杂散信号，因而锁相环中环路滤波器的带宽可以增大，从而减少了锁相环的锁定时间。而在传统的电荷泵锁相环中，为了抑制鉴相过程中产生的杂散信号，需要较窄的环路滤波器带宽，而较窄的环路带宽将不利于锁相环的快速锁定。因此，由该种数控LC振荡器和其他数字模块所构成的全数字锁相环解决了传统锁相环中锁定时间与杂散抑制之间的矛盾，基于这种锁相环可以构成全数字锁相环频率综合器，将其应用于PHS收发机芯片的设计中，可以满足PHS收发机对于频率综合器锁定时间的苛刻要求。

Claims (4)

1.片上CMOS数控LC振荡器，其特征在于，含有：第1耦合对管PM1和PM2，第2耦合对管NM1和NM2以及LC振荡回路，其中：
所述第1耦合对管中，PM1管和PM2管的源极相连后经过一个电流偏置的电流源连接到电源电压VDD；
所述第2耦合对管中，NM1管和NM2管的源极相连后接地；
在所述第1耦合对管和第2耦合对管之间，PM1管的漏极、PM2管的栅极、NM1管的漏极、NM2管的栅极彼此相连后，构成所述片上CMOS数控LC振荡器的一个输出端outP；PM2管的漏极、PM1管的栅极、NM2管的漏极、NM1管的栅极彼此相连后，构成所述片上CMOS数控LC振荡器的另一个输出端outN；
所述LC振荡回路并联于所述片上CMOS数控LC振荡器的outP、outN两个输出端之间，含有相互之间并联的差分电感、差分固定电容对以及变容控制电路，其中：
所述的差分固定电容对由金属-绝缘体-金属电容组成，其作用是有效改善所述数控LC振荡器的相位噪声性能并提高所述振荡器的频率调节线性度；
所述变容控制电路由相互并联于所述outP、outN两端且各带接口电路的金属-绝缘体-金属开关电容阵列、锁定模式MOS电容阵列的整数部分以及锁定模式MOS电容阵列的分数部分组成，各个组成部分在各自的数字信号控制下分别改变各自的电容值，从而改变接入LC振荡回路的总电容值，并改变输出振荡频率，其中：
所述金属-绝缘体-金属开关电容阵列是一个在所述振荡器启动后首先要执行的工艺-电压-温度校准模式中所使用的电路结构，其中，所述的接口电路的输入是一组二进制的工艺-电压-温度校准模式所使用的数字控制信号PVT[5:0]，接口电路的输出是一组开关控制信号P[5:0]；所述金属-绝缘体-金属开关电容阵列是一组差分开关电容对，每一电容对中的电容采用金属-绝缘体-金属电容，它们的电容值根据所述开关控制信号P[5:0]中各开关控制信号的序号按照二进制顺序依次排列，而开关控制信号是通过在每一电容对中间串连着的一个MOS开关对每一电容对的开闭进行控制的；
所述锁定模式MOS电容阵列的整数部分和分数部分同时工作时执行锁定模式，使振荡器锁定在所要求的频率点上；在该锁定模式中，采用了差分PMOS单元变容管构成所述的锁定模式MOS电容阵列中的MOS变容管，所述差分PMOS单元变容管，由两个相同尺寸的PMOS管M1、M2组成，该M1管、M2管的衬底相连后接电源电压VDD，M1管、M2管各自的源极和漏极相连后接数字变容控制信号，而M1管的栅极和M2管的栅极分别作为差分PMOS单元变容管的输出连接所述数控LC振荡器的outP、outN端；
在所述锁定模式MOS电容阵列的整数部分中，有10位锁定模式数字控制信号，表示为Lock_I[9:0]，其中的高4位信号Lock_I[9:6]通过一个接口电路产生列选信号C[15:0]和行选使能信号N[15:0]，而中间4位信号Lock_I[5:2]通过另一个接口电路产生行选信号R[15:0]，所述列选信号C[15:0]、行选使能信号N[15:0]以及行选信号R[15:0]分别送往一个16×16的A类单元矩阵的列和行；所述10位锁定模式数字控制信号的整数部分中的低2位信号Lock_I[1:0]通过第三个接口电路产生控制信号S[2:0]送往B类单元阵列；所述A类单元矩阵中的A类单元电路由4个并联于所述outP、outN两端的差分PMOS单元变容管及其解码电路组成，该解码电路的逻辑表达式为
CtrlA = C + ( N * R ) ‾ , - - - ( 1 )
其中CtrlA是数字变容控制信号，所述解码电路的输出端同时与所述4个差分PMOS单元变容管中各PMOS管的源极、漏极相连；所述B类单元阵列中的B类单元电路由1个并联于所述outP、outN两端的差分PMOS单元变容管及其解码电路组成，该解码电路的逻辑表达式为
Ctr lB = S ‾ , - - - ( 2 )
其中CtrlB是数字变容控制信号，所述解码电路的输出端同时与所述1个差分PMOS单元变容管中的PMOS管的源极、漏极相连；
在所述锁定模式MOS电容阵列的分数部分中，锁定模式控制信号的分数部分有8位，表示为Lock_F[7:0]，该信号通过一个数字∑Δ调制器，产生一串整数∑Δ调制信号F[2:0]，来控制相对应的差分PMOS单元变容管中各PMOS管的源极和漏极的直流偏置电压，使得各个差分PMOS单元电容管分别在高低两个电容状态之间高速翻转，从而使LC振荡回路输出信号的频率也随之高速地在几个频率之间跳转，这样产生的振荡信号在所设定的时间段内的平均周期就等于锁定模式数字控制信号的分数部分所指定的输出振荡周期，而分数部分所对应的输出振荡频率也由此确定。
2.根据权利要求1所述的片上CMOS数控LC振荡器，其特征在于，所述的数字∑Δ调制器是一种具有低杂散性能的单级三阶前馈结构的数字∑Δ调制器；所述的锁定模式控制信号的分数部分Lock_F[7:0]通过所述的数字∑Δ调制器，产生一串整数∑Δ调制信号F[2:0]，F[2:0]与Lock_F[7:0]之间的关系由下面的z域传输函数确定：
F ( z ) = Lock _ F ( z ) · z - 1 ( 2 - 2.5 z - 1 + z - 2 ) 1 - z - 1 + 0.5 z - 2 + Q ( z ) · ( 1 - z - 1 ) 3 1 - z - 1 + 0.5 z - 2 . - - - ( 3 )
3.根据权利要求1所述的片上CMOS数控LC振荡器，其特征在于，所述的工艺-电压-温度校准模式数字控制信号PVT[5:0]为一组二进制数，所述的开关控制信号P[5:0]与其相等，接口电路仅起到缓冲和锁存的作用，两者之间的对应关系为
P[5:0]＝PVT[5:0]；    (4)
4.根据权利要求1所述的片上CMOS数控LC振荡器，其特征在于，所述的锁定模式数字控制信号的整数部分Lock_I[9:0]为一组二进制数，高4位信号Lock_I[9:6]通过一个接口电路产生列选信号C[15:0]和行选使能信号N[15:0]，所述的C[15:0]为Lock_I[9:6]所对应的温度计码，所述的Lock_I[9:6]与C[15:0]、N[15:0]的关系如下所示：
Lock_I[9:6]    C[15:0]                N[15:0]
0000           0000_0000_0000_0000    0000_0000_0000_0001
0001           0000_0000_0000_0001    0000_0000_0000_0010
0010           0000_0000_0000_0011    0000_0000_0000_0100
0011           0000_0000_0000_0111    0000_0000_0000_1000
0100           0000_0000_0000_1111    0000_0000_0001_0000
0101           0000_0000_0001_1111    0000_0000_0010_0000
0110           0000_0000_0011_1111    0000_0000_0100_0000
0111           0000_0000_0111_1111    0000_0000_1000_0000
1000           0000_0000_1111_1111    0000_0001_0000_0000
1001           0000_0001_1111_1111    0000_0010_0000_0000
1010           0000_0011_1111_1111    0000_0100_0000_0000
1011           0000_0111_1111_1111    0000_1000_0000_0000
1100           0000_1111_1111_1111    0001_0000_0000_0000
1101           0001_1111_1111_1111    0010_0000_0000_0_000
1110           0011_1111_1111_1111    0100_0000_0000_0000
1111           0111_1111_1111_1111    1000_0000_0000_0000
所述的中间4位信号Lock_I[5:2]通过另一个接口电路产生行选信号R[15:0]，R[15:0]为Lock_I[5:2]所对应的温度计码，R[15:0]与Lock_I[5:2]之间的对应关系与附表1中C[15:0]与Lock_I[9:6]之间的关系相同；所述的低2位信号Lock_I[1:0]通过第三个接口电路产生控制信号S[2:0]，所述的S[2:0]与Lock_I[1:0]的对应关系如下所示：
Lock_I[1:0]    S[2:0]
      00        000
      01        001
      10        011
      11        111
CNB2006100116785A 2006-04-14 2006-04-14 片上cmos数控lc振荡器 Expired - Fee Related CN1333522C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100116785A CN1333522C (zh) 2006-04-14 2006-04-14 片上cmos数控lc振荡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100116785A CN1333522C (zh) 2006-04-14 2006-04-14 片上cmos数控lc振荡器

Publications (2)

Publication Number Publication Date
CN1832333A CN1832333A (zh) 2006-09-13
CN1333522C true CN1333522C (zh) 2007-08-22

Family

ID=36994380

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100116785A Expired - Fee Related CN1333522C (zh) 2006-04-14 2006-04-14 片上cmos数控lc振荡器

Country Status (1)

Country Link
CN (1) CN1333522C (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222962B2 (en) * 2007-09-28 2012-07-17 Realtek Semiconductor Corp. High-resolution digitally controlled oscillator and method thereof
CN101645707B (zh) * 2009-06-11 2012-06-06 四川和芯微电子股份有限公司 失调自修正的高速数据比较锁存器
US8975971B2 (en) * 2009-07-17 2015-03-10 Realtek Semiconductor Corporation Digitally controlled oscillator
US8666556B2 (en) * 2009-12-10 2014-03-04 Alcon Research, Ltd. Systems and methods for dynamic feedforward
CN102412785A (zh) * 2011-11-30 2012-04-11 清华大学 一种带有变压器型噪声滤波器的振荡器
CN102594343B (zh) * 2012-03-01 2014-02-12 东南大学 一种高调谐精度的数字控制振荡器
CN102638247B (zh) * 2012-03-16 2014-11-26 安徽大学 无晶振cmos时钟产生方法及电路
CN104753498B (zh) * 2012-04-12 2017-06-06 杭州电子科技大学 一种低相噪低功耗宽带压控振荡器电路
CN102931918B (zh) * 2012-11-02 2014-10-15 长沙景嘉微电子股份有限公司 一种频段可编程lc_dco电路结构
CN103888138B (zh) * 2014-03-23 2017-04-12 上海正耘电子科技有限公司 一种输出高精准高频时钟信号的方法及其振荡电路
CN104954011A (zh) * 2014-03-27 2015-09-30 上海斐讯数据通信技术有限公司 一种压控振荡器
CN104022739A (zh) * 2014-06-12 2014-09-03 波思环球（北京）科技有限公司 一种压控振荡器
CN104218893B (zh) * 2014-09-01 2017-07-28 长沙景嘉微电子股份有限公司 一种幅频调制效用低的变容管控制电路及其实现方法
CN104300967A (zh) * 2014-09-19 2015-01-21 杭州迦美信芯通讯技术有限公司 一种频率不随温度变化的压控振荡器电路
CN105978561A (zh) * 2016-06-16 2016-09-28 武汉芯泰科技有限公司 一种宽带压控振荡器
CN107623531A (zh) * 2017-09-15 2018-01-23 建荣半导体（深圳）有限公司 输出频率控制方法、其集成电路、通信收发机及存储介质
CN110658879B (zh) * 2018-06-28 2021-10-29 硅谷介入有限公司 用于改善σδ调制器的性能的设备
CN109818611B (zh) * 2018-12-27 2020-12-01 西安电子科技大学 一种应用于全数字锁相环的数字控制振荡器
CN111740739B (zh) * 2020-01-04 2023-08-22 浙江大学 基于高速异步逻辑的pvt自校准方法及其sar adc电路
CN113364454A (zh) * 2020-03-04 2021-09-07 川土微电子(深圳)有限公司 压控振荡器
CN111641398B (zh) * 2020-04-23 2024-01-30 黄果池 基于片上变压器的数控无源微波/毫米波带通滤波器
CN111786672B (zh) * 2020-06-03 2022-11-08 东南大学 一种变压器耦合开关电容阶梯电路
CN112946315B (zh) * 2021-02-10 2022-09-16 复旦大学 一种无电磁流量计的流速计
CN114268277B (zh) * 2021-12-18 2023-07-14 武汉力通通信有限公司 一种压控振荡器及控制方法
CN118337150B (zh) * 2024-06-07 2024-10-01 上海韬润半导体有限公司 一种压控振荡器的相位噪声降低方法、系统和压控振荡器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094084A (en) * 1998-09-04 2000-07-25 Nortel Networks Corporation Narrowband LC folded cascode structure
US6225871B1 (en) * 2000-02-07 2001-05-01 Prominenet Communications, Inc. Voltage controlled CMOS oscillator
CN1614874A (zh) * 2004-12-03 2005-05-11 北京大学 可减小增益波动的压控振荡器
CN1682433A (zh) * 2002-09-20 2005-10-12 皇家飞利浦电子股份有限公司 Lc振荡器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094084A (en) * 1998-09-04 2000-07-25 Nortel Networks Corporation Narrowband LC folded cascode structure
US6225871B1 (en) * 2000-02-07 2001-05-01 Prominenet Communications, Inc. Voltage controlled CMOS oscillator
CN1682433A (zh) * 2002-09-20 2005-10-12 皇家飞利浦电子股份有限公司 Lc振荡器
CN1614874A (zh) * 2004-12-03 2005-05-11 北京大学 可减小增益波动的压控振荡器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
一种基于开关电容调谐的宽带压控振荡器设计 周帅林，罗岚，陈碧，吴煊，电子工程师，第30卷第3期 2004 *
一种改进的CMOS差分LC压控振荡器 李永峰，张建辉，半导体学报，第26卷第10期 2005 *
一种改进的CMOS差分LC压控振荡器 李永峰，张建辉，半导体学报，第26卷第10期 2005;一种基于开关电容调谐的宽带压控振荡器设计 周帅林，罗岚，陈碧，吴煊，电子工程师，第30卷第3期 2004 *

Also Published As

Publication number Publication date
CN1832333A (zh) 2006-09-13

Similar Documents

Publication Publication Date Title
CN1333522C (zh) 片上cmos数控lc振荡器
CN100492877C (zh) 使用背靠背串联型mos变容管的低噪声数控lc振荡器
CN100514840C (zh) 对称化线性压控振荡器
Staszewski et al. A first multigigahertz digitally controlled oscillator for wireless applications
Shin et al. A 1.9–3.8 GHz $\Delta\Sigma $ Fractional-N PLL Frequency Synthesizer With Fast Auto-Calibration of Loop Bandwidth and VCO Frequency
Kinget Integrated GHz voltage controlled oscillators
Bohorquez et al. A 350$\mu $ W CMOS MSK transmitter and 400$\mu $ W OOK super-regenerative receiver for medical implant communications
Staszewski et al. Digitally controlled oscillator (DCO)-based architecture for RF frequency synthesis in a deep-submicrometer CMOS process
CN101662281B (zh) 电感电容数控振荡器
US8559579B2 (en) All-digital frequency synthesis with DCO gain calculation
US7046098B2 (en) All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
Hung et al. A digitally controlled oscillator system for SAW-less transmitters in cellular handsets
US20030141936A1 (en) All-digital frequency synthesis with non-linear differential term for handling frequency perturbations
CN100471036C (zh) 片上cmos数控互补型低噪声lc振荡器
Chen et al. A 529-μW fractional-N all-digital PLL using TDC gain auto-calibration and an inverse-class-F DCO in 65-nm CMOS
Zou et al. A wideband low-jitter PLL with an optimized Ring-VCO
Ali et al. An ultra-low power, adaptive all-digital frequency-locked loop with gain estimation and constant current DCO
CN202998066U (zh) 低噪声快速切换频率合成器
CN102075186B (zh) 一种∑δ分数锁相环改良结构
Saad et al. A 5-Mw, 1.2–3.5-Ghz capacitive degeneration in LC-digitally-controlled oscillator for nano-satellite frequency synthesizers in 90-Nm CMOS
JP2005253066A (ja) 直接変調ｃｍｏｓ・ｖｃｏ
Sohn et al. Initial frequency preset technique for fast locking fractional-N PLL synthesizers
CN100407569C (zh) 可减小增益波动的压控振荡器
EP1351397A2 (en) All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
Kayanselçuk et al. A Low Power, Low Phase Noise, 11.8 GHz LC-VCO in 65 nm CMOS for 5G NR Based C-V2X Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070822

Termination date: 20150414

EXPY Termination of patent right or utility model