CN102931918B

CN102931918B - 一种频段可编程lc_dco电路结构

Info

Publication number: CN102931918B
Application number: CN201210433483.5A
Authority: CN
Inventors: 郭斌
Original assignee: CHANGSHA JINGJIA MICROELECTRONIC Co Ltd
Current assignee: CHANGSHA JINGJIA MICROELECTRONIC Co Ltd
Priority date: 2012-11-02
Filing date: 2012-11-02
Publication date: 2014-10-15
Anticipated expiration: 2032-11-02
Also published as: CN102931918A

Abstract

本发明公开了一种频段可编程LC_DCO电路结构，所述LC_DCO电路包括交叉耦合无尾电流源互补可编程负阻模块、可编程电感模块和开关电容阵列。首先，通过可编程开关选择不同感值的电感与固有电容构成谐振腔；然后，调制负阻电路的左右两条支路电流大小产生起振所需的负阻，实现LC_DCO振荡。最后，通过控制两种不同的开关电容阵列接入谐振腔的有效容值大小，实现工作频率范围和调谐精度的调制。本发明电路具有输出频段可编程，调谐精度可调等特性，同时具有实现面积小，集成度高，设计灵活性强的优势。

Description

一种频段可编程LC_DCO电路结构

技术领域

本发明主要涉及DCO电路结构，尤其指一种可编程LC_DCO电路结构。

背景技术

随着射频通信市场的迅速发展，高性能射频(RF)电路需求量的日益增加。在单片RF集成收发系统的设计中，面临最大的挑战之一就是高性能振荡器的设计，即相位噪声低，频率范围宽的振荡器。由于相对环形VCO，LC_VCO表现出较好的相位噪声性能而被广泛地应用在CMOS收发机或数据通信中，它主要由LC谐振回路和负阻电路构成。

一般对于宽带频LC_VCO的实现，其主要采用电容阵列、电感阵列和多个VCO并列的模式。在实际电路中电容阵列和多个VCO并列的模式应用比较多，这主要是由于电感在集成电路中难以实现，成本高，而且集成出来的电感性能不是很理想，主要是指品质因素比较小。但是，对于某一固定感值的谐振器而言，电容阵列能够实现的调谐范围有限，而多个VCO并列模式在工作状态切换时容易导致时序抖动，相互之间的串扰也可能导致噪声性能变差，同时该种结构实现面积较大，灵活性较差。

图2给出了传统多个VCO并列模式的宽频带电路，各个VCO的切换是通过一个MUX的输入数字信号a、b、c…n来实现，通过一个输出缓冲器将正弦波形转换成方波输出，当某个VCO没有工作时，其输出状态为高阻态，从而保证只有一个有效输出，且其他的VCO对工作状态不影响。但是由于该结构在正常工作时各个VCO之间存在相互耦合的作用，会引入相位噪声，同时由于电感面积较大，从而多个VCO并列结构实现面积较大。

针对传统宽频带电路结构存在的缺陷，设计人员提出了一种可频段编程的LC_DCO电路结构(图6所示)。该电路结构主要由交叉耦合无尾电流源的可编程负阻模块、可编程电感结构和开关电容阵列组成，其等效电路结构如图3所示。该电路结构能够实现电感和负阻的编程，结合固有电容形成谐振器产生多个基准频点。在每一种组合下，开关电容阵列进行频率调谐，产生多个频段的振荡信号，增加宽频率范围振荡器的设计灵活性，同时减小了实现面积。

综上所述，本发明的频段可编程LC_DCO设计灵活，具有频段可选择，调谐精度高，相位噪声低等特性，同时具有设计灵活性强，实现面积小等优势。

发明内容

本发明要解决的问题在于：针对现有技术存在的技术问题，本发明提供一种频段可编程的LC_DCO电路结构。

为实现上述技术问题，本发明提出的解决方案为：一种频段可编程LC_DCO电路结构，其特征在于由交叉耦合无尾电流源互补的可编程负阻模块、可编程电感结构和开关电容阵列组成。

所述交叉耦合无尾电流源互补的可编程负阻电路结构，其特征在于所述的交叉耦合无尾电流源互补负阻电路包括两个P型晶体管MP1和MP2，两个N型晶体管MN1和MN2，晶体管MP1的栅极和晶体管MN1的栅极互连接到输出端OUTBAR，晶体管MP1的漏极和晶体管MN1的漏极互连接到输出端OUT，晶体管MP1的源极接电源，晶体管MN1的源极接地线，晶体管MP2的栅极和晶体管MN2的栅极互连接到输出端OUT，晶体管MP2的漏极和晶体管MN2的漏极互连接到输出端OUTBAR，晶体管MP2的源极接电源，晶体管MN2的源极接到地线。

作为本发明的进一步改进，所述的电流源包括左右两条支路上的电流源，左支路的电流源一端接电源，一端接晶体管MN5的漏极，晶体管MN5的栅极与漏极短接，源极接地，右支路的电流源一端接电源，一端接晶体管MN6的漏极，晶体管MN6的栅极与漏极短接，源极接地。

所述的可编程电流镜包括左右两个部分，其中左半部分的晶体管MN3_1，MN3_2….MN3_n的栅极接晶体管MN5的栅极，漏极分别通过开关sw_1、sw_2…..sw_n连接到输出端OUT，源极均接地，右边部分的晶体管MN4_1，MN4_2…..MN4_n的栅极接晶体管MN6的栅极，漏极分别通过开关sw_1、sw_2…..sw_n连接到输出端OUTBAR，源极均接地。

所述的可编程电流镜中的MN3_1、MN3_2…..MN4_n以及MN4_1、MN4_2…..MN4_n的尺寸相同，且与晶体管MN5和晶体管MN6尺寸相同。

所述的可编程电感结构中的L1、L2…..LN的一端均接到输出端OUT，另一端分别与对应的开关s_1、s_2…..s_n的一端相接，开关s_1、s_2…..s_n的另一端均接到输出端OUTBAR。

为了减小电感实现的面积，所述的可编程电感结构中的L1、L2…..LN采用键合线技术实现，其中键合线的长度、材料、间距和半径近似相同。

所述的可编程LC_DCO电路结构，其特征在于所述的一级开关电容阵列有带权重的容值较大的开关电容构成，实现DCO的粗调，加快频率综合器的锁定速度。

所述的二级开关电容阵列由权重相同的容值较小的开关电容构成，实现DCO的微调，提高频率综合器的锁定精度。

所述的两级开关电容阵列均采用差分技术实现。

与现有技术相比，本发明的优点在于：

1、实现多个频段的周期信号。与传统的多频段振荡器相比，本发明采用了负阻可编程技术，可以实现多种感值的谐振器振荡，降低了多频段振荡器的实现难度。

2、实现负阻大小可调。与传统多频段振荡器相比，本发明的负阻结构引入了可编程开关电路调节交叉耦合无尾电流源两条支路的电流，实现了负阻可编程，使得单个LC_振荡器即可实现多频段周期信号的产生。

3、设计灵活性强。与传统多频段振荡器相比，本发明的振荡器只需要编程产生不同的谐振器即可实现多频段振荡信号，设计灵活性强。

4、减小了实现面积。与传统多频段振荡器相比，本发明的振荡器电感采用键合线技术实现，并且负阻电路不需要冗余，大大减小实现面积。

附图说明

图1是LC振荡器等效电路结构示意图；

图2是传统多VCO并列模式的宽频带电路结构示意图；

图3是本发明可编程LC_DCO等效电路结构示意图；

图4是本发明可编程电感结构示意图；

图5是本发明开关电容阵列结构示意图；

图6是本发明频段可编程LC_DCO结构示意图；

具体实施方式

以下将结合附图和具体实施例对本发明做进一步详细说明。

如图6所示，本发明是一种频段可编程LC_DCO电路结构，其特征在于由交叉耦合无尾电流源互补的可编程负阻模块、可编程电感结构和开关电容阵列组成。

作为本发明的进一步改进，所述的电流源包括左右两条支路上的电流源，左支路的电流源一端接电源，一端接晶体管MN5的漏极，晶体管MN5的栅极与漏极短接，源极接地，右支路的电流源端接电源，一端接晶体管MN6的漏极，晶体管MN6的栅极与漏极短接，源极接地。

所述的可编程电感结构中的L1、L2…..LN采用键合线技术实现，其中键合线的长度、材料、间距和半径近似相同。

所述的两级开关电容阵列均采用差分技术实现。

工作原理：根据目标频段进行电感选择开关编程，将合适电感接入谐振腔，其中开关s_1，s_2，…..s_n开启时，对应的感值有效，否则无效；基于已经产生的有效感值进行负阻电路开关调制，即当某个开关控制信号sw_n为高电平时，其对应的两个电流镜被连接到交叉耦合无尾电流源的负阻电路中，此时等效负阻取值增大，提高了LC振荡器的起振能力。当所有开关控制信号均为高电平时，等效负阻取值最大，此时起振能力最大；当所有开关控制信号均为低电平时，等效负阻取值最小，此时起振能力最弱。对电感和负阻的编程实现谐振器的起振，同时通过一级开关电容阵列调谐振荡频率，增大振荡器的频率范围。通过二级门阵列电容调节振荡器的频率调谐精度，提高振荡器锁定精度，降低其相位噪声。因此，本发明的频段可编程LC_DCO具有调谐频段多，调谐精度高等特性，同时具有设计灵活性强，实现面积小的优势。

Claims

1.一种频段可编程LC_DCO电路结构，其特征在于它包括第一PMOS管（MP1）、第二PMOS管（MP2）、第一NMOS管（MN1）、第二NMOS管（MN2）、第三个NMOS管（MN5）、第四个NMOS管（MN6）、左侧第一电流源（IBIAS）、右侧第一电流源（IBIAS）、第一对NMOS管（MN3_1\MN4_1）、第二对NMOS管（MN3_2\MN4_2）、第n对NMOS管（MN3_n\MN4_n）、左侧第一开关（sw_1）、左侧第二开关（sw_2）、左侧第n开关（sw_n）、右侧第一开关（sw_1）、右侧第二开关（sw_2）、右侧第n开关（sw_n）、第一电感（L1）、第二电感（L2）、第N电感（LN）、中间第一开关（s_1）、中间第二开关（s_2）、中间第N开关（s_n）、左边一级门阵列电容、左边二级门阵列电容、右边一级门阵列电容、右边二阶门阵列电容，其中第一PMOS管（MP1）的栅极和第一NMOS管（MN1）的栅极互连接到第一输出节点（OUTBAR），第一PMOS管（MP1）的漏极和第一NMOS管（MN1）的漏极互连接到第二输出节点（OUT），第一PMOS管（MP1）的源极接电源（VCC），第一NMOS管（MN1）的源极接地线，第二PMOS管（MP2）的栅极和第二NMOS管（MN2）的栅极互连接到第二输出节点（OUT），第二PMOS管（MP2）的漏极和第二NMOS管（MN2）的漏极互连接到第一输出节点（OUTBAR），第二PMOS管（MP2）的源极接电源（VCC），第二NMOS管（MN2）的源极接到地线，第一PMOS管（MP1），第二PMOS管（MP2），第一NMOS管（MN1）和第二NMOS管（MN2）形成互补型交叉耦合无尾电流源的负阻结构，左侧第一电流源（IBIAS）的负端连接第三个NMOS管（MN5）漏极，左侧第一电流源（IBIAS）的正端连接电源（VCC），第三个NMOS管（MN5）的漏极和栅极短接，第三个NMOS管（MN5）源极接地，左侧第一开关（sw_1）的一端连接第一对NMOS管中第一NMOS管（MN3_1）的漏极，左侧第一开关（sw_1）的另一端连接第二输出节点（OUT），第一对NMOS管中第一NMOS管（MN3_1）的栅极连接第三个NMOS管（MN5）的栅极，第一对NMOS管中第一NMOS管（MN3_1）的源极连接地，左侧第二开关（sw_2）的一端连接第二对NMOS管中第一NMOS管（MN3_2）的漏极，左侧第二开关（sw_2）的另一端连接第二输出节点（OUT），第二对NMOS管中第一NMOS管（MN3_2）的栅极连接第三个NMOS管（MN5）的栅极，第二对NMOS管中第一NMOS管（MN3_2）的源极连接地，左侧第n开关（sw_n）的一端连接第n对NMOS管中第一NMOS管（MN3_n）的漏极，左侧第n开关（sw_n）的另一端连接第二输出节点（OUT），第n对NMOS管中第一NMOS管（MN3_n）的栅极连接第三个NMOS管（MN5）的栅极，第n对NMOS管中第一NMOS管（MN3_n）的源极连接地，第三个NMOS管（MN5），左侧第一电流源（IBIAS），左侧第一开关（sw_1），左侧第二开关（sw_2），左侧第n开关（sw_n），第一对NMOS管中第一NMOS管（MN3_1），第二对NMOS管中第一NMOS管（MN3_2），第n对NMOS管中第一NMOS管（MN3_n）联合形成左侧可编程电流镜结构，右侧第一电流源（IBIAS）的负端连接第四个NMOS管（MN6）漏极，右侧第一电流源（IBIAS）的正端连接电源（VCC），第四个NMOS管（MN6）的漏极和栅极短接，第四个NMOS管（MN6）源极接地，右侧第一开关（sw_1）的一端连接第一对NMOS管中第二NMOS管（MN4_1）的漏极，右侧第一开关（sw_1）的另一端连接第一输出节点（OUTBAR），第一对NMOS管中第二NMOS管（MN4_1）的栅极连接第四个NMOS管（MN6）的栅极，第一对NMOS管中第二NMOS管（MN4_1）的源极连接地，右侧第二开关（sw_2）的一端连接第二对NMOS管中第二NMOS管（MN4_2）的漏极，右侧第二开关（sw_2）的另一端连接第一输出节点（OUTBAR），第二对NMOS管中第二NMOS管（MN4_2）的栅极连接第四个NMOS管（MN6）的栅极，第二对NMOS管中第二NMOS管（MN4_2）的源极连接地，右侧第n开关（sw_n）的一端连接第n对NMOS管中第二NMOS管（MN4_n）的漏极，右侧第n开关（sw_n）的另一端连接第一输出节点（OUTBAR），第n对NMOS管中第二NMOS管（MN4_n）的栅极连接第四个NMOS管（MN6）的栅极，第n对NMOS管中第二NMOS管（MN4_n）的源极连接地，第四个NMOS管（MN6），右侧第一电流源（IBIAS），右侧第一开关（sw_1），右侧第二开关（sw_2），右侧第n开关（sw_n），第一对NMOS管中第二NMOS管（MN4_1），第二对NMOS管中第二NMOS管（MN4_2），第n对NMOS管中第二NMOS管（MN4_n）联合形成右侧可编程电流镜结构，互补型交叉耦合无尾电流源的负阻结构，左侧可编程电流镜结构和右侧可编程电流镜结构形成可编程负阻的电路结构，第一电感（L1）一端连接第二输出节点（OUT），另一端连接中间第一开关（s_1），中间第一开关（s_1）的另一端连接第一输出节点（OUTBAR），第二电感（L2）一端连接第二输出节点（OUT），另一端连接中间第二开关（s_2），中间第二开关（s_2）另一端连接第一输出节点（OUTBAR），第N电感（LN）一端连接第二输出节点（OUT），另一端连接中间第N开关（s_n），中间第N开关（s_n的）另一端连接第一输出节点（OUTBAR），第一电感（L1），第二电感（L2），第N电感（LN），中间第一开关（s_1），中间第二开关（s_2），中间第N开关（s_n）联合形成可编程电感结构，左边一级门阵列电容一端连接第二输出节点（OUT），左边一级门阵列电容另外一端连接地，左边二级门阵列电容一端连接第二输出节点（OUT），左边二级门阵列电容另外一端连接地，右边一级门阵列电容一端连接第一输出节点（OUTBAR），右边一级门阵列电容另外一端连接地，右边二级门阵列电容一端连接第一输出节点（OUTBAR），左边二级门阵列电容另外一端连接地，左边一级门阵列电容，右边一级门阵列电容联合形成细调电容，左边二级门阵列电容，右边二级门阵列电容联合形成粗调电容，可编程负阻的电路结构、可编程电感结构、细调门阵列电容以及粗调门阵列电容组合形成精度高、范围广的高性能可编程LC_DCO。