CN102043420A - 可编程电流镜 - Google Patents

可编程电流镜 Download PDF

Info

Publication number
CN102043420A
CN102043420A CN2010102067154A CN201010206715A CN102043420A CN 102043420 A CN102043420 A CN 102043420A CN 2010102067154 A CN2010102067154 A CN 2010102067154A CN 201010206715 A CN201010206715 A CN 201010206715A CN 102043420 A CN102043420 A CN 102043420A
Authority
CN
China
Prior art keywords
mentioned
transistor
grid
mirrored
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102067154A
Other languages
English (en)
Other versions
CN102043420B (zh
Inventor
喻柏莘
张家祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102043420A publication Critical patent/CN102043420A/zh
Application granted granted Critical
Publication of CN102043420B publication Critical patent/CN102043420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供一种可编程电流镜,包括一第一参考晶体管、一第一镜像晶体管、一第二镜像晶体管以及一第一电流旁路。第一参考晶体管的源极与栅极耦接至一参考电流节点。第一与第二镜像晶体管通过一第一节点串联连接,其中第一与第二镜像晶体管的栅极相互连接并且一同耦接至第一参考晶体管的栅极。第一电流旁路包括与第二镜像晶体管并联连接的一第一开关,其中第一电流旁路耦接至第一节点以及第二镜像晶体管的源极与漏极。

Description

可编程电流镜
技术领域
本发明涉及集成电路,特别涉及具有可编程电流镜(programmable currentmirror)的集成电路。
背景技术
电流镜广泛地应用在模拟电路设计中。简单电流镜(simple current mirror)会产生与一参考电流(IR)的比率有关的一输出电流(IO)。具有一相关的宽长比(width-to-length ratio;αR)的参考晶体管会接收此参考电流。参考晶体管的栅极连接至具有一栅极宽长比(αR)的镜像晶体管(mirror transistor)的栅极。参考电流的大小决定了参考晶体管的栅极电压增量(arising),并且此参考电流传送至镜像晶体管的栅极。镜像晶体管的栅极电压决定了镜像晶体管所取出(drawn)的输出电流的大小。
Maneatis所获得的美国专利第6,462,527号公开了一种传统的可编程电流镜。如图1所示,传统的可编程电流镜包括一参考系统48与一镜像系统49,其中参考系统48具有多个并联连接的晶体管50、52、54、56,而镜像系统49具有多个并联连接的晶体管58、60、62。参考系统48与镜像系统49中的各个晶体管的源极耦接至一开关。这些电流镜需要在不同的控制设定(control settings)下设定不同的晶体管偏压状态(bias conditions),因而导致镜像系统49的效能低落。举例而言,在使用不同的数字控制字组(digital controlwords)下,节点100上的偏压(即晶体管56的栅极-源极电压VGS)如下表所示:
Figure BSA00000153246000011
Figure BSA00000153246000021
其中k=μCOX;COX为晶体管56的氧化层的电容量;Vth为晶体管56的临界电压(导通电压);而μ为晶体管56的有效载子移动率。
由此可知,若参考系统48中的晶体管的尺寸有所改变,则偏压就必须跟着做调整。因此,需要一种改良的可编程电流镜。
发明内容
为克服现有技术的缺陷,本发明提供一种可编程电流镜,包括一第一参考晶体管、一第一镜像晶体管、一第二镜像晶体管以及一第一电流旁路。第一参考晶体管的源极与栅极耦接至一参考电流节点。第一与第二镜像晶体管通过一第一节点串联连接,其中第一与第二镜像晶体管的栅极相互连接并且一同耦接至第一参考晶体管的栅极。第一电流旁路包括与第二镜像晶体管并联连接的一第一开关,其中第一电流旁路耦接至第一节点以及第二镜像晶体管的源极与漏极。
本发明提供另一种可编程电流镜,包括一第一参考晶体管、一第一镜像晶体管、一第二镜像晶体管、一第三镜像晶体管、一第四镜像晶体管、一第一电流旁路、一第二电流旁路以及一第三电流旁路。第一参考晶体管的源极与栅极耦接至一第一节点用以接收一参考电流。第一、第二、第三与第四镜像晶体管串联连接,其中第一与第二镜像晶体管耦接于一第二节点,第二与第三镜像晶体管耦接于一第三节点,第三与第四镜像晶体管耦接于一第四节点,其中第一、第二、第三与第四镜像晶体管的栅极相互连接并且一同耦接至第一参考晶体管的栅极。第一、第二与第三电流旁路中的每一者包括一个别开关,其中与第二镜像晶体管并联连接的第一电流旁路耦接至第二与第三节点,与第三镜像晶体管并联连接的第二电流旁路耦接至第三与第四节点,并且与第四镜像晶体管并联连接的第三电流旁路耦接至第四节点。
本发明提供另一种可编程电流镜,包括多个参考晶体管、多个镜像晶体管以及多个电流旁路。参考晶体管串联连接,其中参考晶体管的栅极相互连接并且一同耦接至一第一参考电流节点。镜像晶体管串联连接,其中镜像晶体管的栅极相互连接并且一同耦接至参考晶体管的栅极。电流旁路中的每一者与参考晶体管以及镜像晶体管中的一对应者并联连接,并且电流旁路的每一者包括一开关。
为让本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举出较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1为传统的可编程电流镜;
图2A为本发明实施例的可编程电流镜;
图2B为本发明另一实施例的可编程电流镜;
图3A-图3D显示图2B中的可编程电流镜在接收不同的数字控制字组时的运作;
图4为本发明另一实施例的可编程电流镜;
图5为本发明另一实施例的可编程电流镜;
图6为本发明另一实施例的可编程电流镜;
图7为本发明实施例的专用集成电路的方块图。
并且,上述附图中的附图标记说明如下:
48~参考系统;
49~镜像系统;
50、52、54、56、58、60、62、204-1、204-2、204-3、204-4、206-1、206-2~晶体管;
100~节点;
200A、200B、300、400、500~可编程电流镜;
202、302、304、306、308~参考晶体管;
204、206、208、210、310、312、314、316~镜像晶体管;
218、330、332、430、432~电流旁路;
212、214、216、318、320、322、324、326、328、418、420、422、424、426、428、514、516、518、520、522、524~开关;
700~专用集成电路;
702~锁相回路电路;
IR~参考电流;
IO~输出电流;
αR~栅极宽长比;
B0、B1、B2~位元。
具体实施方式
图2A为本发明实施例的有理数(非整数)倒数(rational(non-integral)inverse)的可编程电流镜200A。如图2A所示,可编程电流镜200A包括一参考晶体管202,参考晶体管202的源极接收一参考电流IR。参考晶体管202的栅极耦接至其源极以及镜像晶体管204、206、208与210的栅极。镜像晶体管204、206、208与210设置在一线性阵列中并且以栅极叠接(gate-to-gatecascade)的方式相互耦接。参考晶体管202与镜像晶体管208、210具有大致上相同的栅极宽长比(αR)(即位于彼此的工艺容差范围内),镜像晶体管204的栅极宽长比为参考晶体管202与镜像晶体管208、210的栅极宽长比的1/4,而镜像晶体管206的栅极宽长比为参考晶体管202与镜像晶体管208、210的栅极宽长比的1/2。电流旁路(current bypass)218与镜像晶体管204、206、208的每一者并联连接,并且耦接至晶体管204、206、208的每一者的源极与漏极。各个电流旁路218包括开关212、214与216。开关212与镜像晶体管204并联连接,开关214与镜像晶体管206并联连接,而开关216与镜像晶体管208并联连接。
图2B为本发明另一实施例的可编程电流镜200B。可编程电流镜200B所使用的晶体管皆具有相同的栅极宽长比,并且可编程电流镜200B等效于图2A中的可编程电流镜200A。如图2B所示,晶体管204-1、204-2、204-3与204-4(统称为“晶体管204B”)等效于图2A中的镜像晶体管204,其中晶体管204B的栅极宽长比为αR,并且镜像晶体管204的栅极宽长比为(1/4)αR。晶体管206-1与206-2(统称为“晶体管206B”)等效于图2A中的镜像晶体管206,其中晶体管206B的栅极宽长比为αR,并且镜像晶体管206的栅极宽长比为(1/2)αR。根据公式1可计算出可编程电流镜200B的输出电流IO
IO=(1/n)*IR,1≤n≤8    公式1
根据所使用的3位元的数字控制字组来决定公式1中的n值以便将开关212、214与216开启与关闭,其中n值用以决定输出电流IO值。下表1显示了八个3位元的数字控制字组所分别对应的输出电流IO,其中输出电流IO与参考电流IR有关。
由表1可知,参考晶体管202的栅极-源极电压VGS并不会随着数字控制字组的改变而改变。因此,可编程电流镜200B不需要根据不同的控制设定(例如不同的数字控制字组)来调整偏压大小。
图3A-图3D显示可编程电流镜200B的开关212、214与216在接收不同的数字控制字组时的动作。在图3A中,数字控制字组为111,其中第一个(最右边的)位元B0控制开关216,第二个(中间的)位元B1控制开关214,而第三个(最左边的)位元B2控制开关212。如图3A所示,所有的开关212、214与216在数字控制字组为111时皆为关闭状态。由于开关212、214与216皆为关闭状态,因此输出电流IO会沿着箭头流经电流旁路218与镜像晶体管210,而不会流经晶体管204B、206B与镜像晶体管208。因此,当数字控制字组为111时输出电流IO等于参考电流IR,并且由于镜像晶体管210的栅极宽长比等于参考晶体管202的栅极宽长比,因此n等于1。
图3B显示可编程电流镜200B在接收数字控制字组(值为110)时的动作。如图3B所示,由于第二个位元B1和第三个位元B2的值为逻辑1,因此开关212与214依然维持关闭状态,并且由于第一个位元B0的值为逻辑0,因此开关216为开启状态。由于开关216为开启状态,因此输出电流IO会沿着箭头绕过晶体管204B与206B并且流经镜像晶体管208与210。由于输出电流IO所流经的两个晶体管(镜像晶体管208与210)的栅极宽长比分别等于参考晶体管202的栅极宽长比,因此输出电流IO为参考电流IR的1/2。
图3C显示可编程电流镜200B在接收数字控制字组(值为101)时的动作。如图3C所示,由于第一个位元B0和第三个位元B2的值为逻辑1而第二个位元B1的值为逻辑0,因此开关212与216为关闭状态而开关214为开启状态。由于开关214为开启状态,因此输出电流IO会流经开关212与晶体管206B,而不会流经晶体管204B。此外,由于开关216为关闭状态,因此输出电流IO会流经开关216与镜像晶体管210,而不会流经镜像晶体管208。由于输出电流IO所流经的三个晶体管(晶体管206-1、206-2与镜像晶体管210)的栅极宽长比分别等于参考晶体管202的栅极宽长比,因此图3C中的可编程电流镜200B的输出电流IO为参考电流IR的1/3。
图3D显示可编程电流镜200B在接收数字控制字组(值为100)时的动作。如图3D所示,由于第一个位元B0和第二个位元B1的值为逻辑0而第三个位元B2的值为逻辑1,因此开关214与216为开启状态而开关212为关闭状态。因此,输出电流IO会沿着箭头绕过晶体管204B并且流经晶体管206B以及镜像晶体管208与210。由于输出电流IO所流经的四个晶体管(晶体管206-1与206-2以及镜像晶体管208与210)的栅极宽长比分别等于参考晶体管202的栅极宽长比,因此图3D中的可编程电流镜200B的输出电流IO为参考电流IR的1/4。综上所述,本发明可根据数字控制字组来调整可编程电流镜200的输出电流IO
图4为本发明另一实施例的可编程电流镜300。如图4所示,可编程电流镜300包括四个参考晶体管302、304、306与308以及四个镜像晶体管310、312、314与316。参考晶体管302、304、306与308以及镜像晶体管310、312、314与316的栅极宽长比可彼此不同。电流旁路330包括开关318、320与322,并且电流旁路330耦接于参考晶体管302、304、306与308的源极与漏极之间。仔细而言,开关318与参考晶体管304并联连接,开关320与参考晶体管306并联连接,而开关322与参考晶体管308并联连接。同样地,电流旁路332包括三个与镜像晶体管312、314与316并联连接的开关324、326与328。仔细而言,开关324与镜像晶体管312并联连接,开关326与镜像晶体管314并联连接,而开关328与镜像晶体管316并联连接。
可通过将电流旁路330及/或电流旁路332中的一个或多个开关关闭来调整与参考电流IR有关的输出电流IO的大小。举例而言,若所有的开关318-328皆为开启状态,并且假设参考晶体管302与镜像晶体管310具有相同的栅极宽长比,则输出电流IO会等于参考电流IR。因此,将一个或多个开关关闭会调整参考电路或镜像电路的栅极宽长比,也因此改变了与参考电流IR有关的输出电流IO的比率。可通过一6位元的数字控制信号来控制开关318-328的状态,其中此6位元的数字控制信号的第一~第三个(最右边三个)位元(例如B0-B2)分别控制开关328、326与324的状态,而第四~第六个(最左边三个)位元(例如B3-B5)分别控制开关322、320与318的状态。
图5为本发明另一实施例的可编程电流镜400。如图5所示,可编程电流镜400与图4的可编程电流镜300类似,差别仅在于电流旁路430与432分别与参考晶体管302-306与镜像晶体管310-314并联连接。因此,参考晶体管308与镜像晶体管316的栅极宽长比决定了与参考电流IR有关的输出电流IO的比率,并且可通过开启与关闭开关418-428来调整与参考电流IR有关的输出电流IO的比率。
图6为本发明另一实施例的可编程电流镜500。如图6所示,可编程电流镜500包括三个串联连接的参考晶体管502、504与506以及三个串联连接的镜像晶体管508、510与512,其中参考晶体管502、504与506具有耦接至其源极与漏极的开关514、516与518,使得开关514、516、518与参考晶体管502、504、506并联连接,并且镜像晶体管508、510与512具有耦接至其源极与漏极的开关520、522与524,使得开关520、522、524与镜像晶体管508、510、512并联连接。本领域普通技术人员应能理解,可编程电流镜500可使用比图6中所示还要少或还要多的参考晶体管或镜像晶体管。通过将开关514-518及/或开关520-524开启与关闭来控制输出电流IO与参考电流IR的比率。如前文所述,可通过一6位元的数字控制字组来控制开关514-524的状态,其中此6位元的数字控制字组的最右边(或最左边)三个位元分别控制开关514-518的状态,而最左边(或最右边)三个位元分别控制开关520-524的状态。
本发明的可编程电流镜可结合至各种类型的专用集成电路(ASIC)中的锁相回路(phase-locked loop;PLL)用以产生时脉。举例而言,专用集成电路可包括网络控制器、I/O控制器以及图像处理器等等,但不限定于此。图7为本发明实施例的专用集成电路700的方块图。专用集成电路700包括一锁相回路电路702,并且此锁相回路电路702具有本发明的可编程电流镜200B。因此,锁相回路电路702在不需要调整可编程电流镜200B的偏压大小的情况下,就能应用在各种类型的专用集成电路中。
虽然本发明已以较佳实施例公开如上,然而其并非用以限定本发明,任何本领域普通技术人员,在不脱离本发明的精神和范围内,当可作些许更动与润饰,因此本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims (15)

1.一种可编程电流镜,包括:
一第一参考晶体管,上述第一参考晶体管的源极与栅极耦接至一参考电流节点;
一第一镜像晶体管与一第二镜像晶体管,上述第一与第二镜像晶体管通过一第一节点串联连接,其中上述第一与第二镜像晶体管的栅极相互连接并且一同耦接至上述第一参考晶体管的栅极;以及
一第一电流旁路,包括与上述第二镜像晶体管并联连接的一第一开关,其中上述第一电流旁路耦接至上述第一节点以及上述第二镜像晶体管的源极与漏极。
2.如权利要求1所述的可编程电流镜,还包括:
一第三镜像晶体管与一第四镜像晶体管,上述第三与第四镜像晶体管与上述第一与第二镜像晶体管串联连接,其中上述第三镜像晶体管耦接至位于上述第二与第三镜像晶体管之间的一第二节点,并且上述第一、第二、第三与第四镜像晶体管的栅极相互连接并且一同耦接至上述第一参考晶体管的栅极;以及
一第二电流旁路,包括与上述第三与第四镜像晶体管并联连接的一第二开关,其中上述第二电流旁路通过上述第二节点耦接至上述第一电流旁路。
3.如权利要求2所述的可编程电流镜,其中通过一数字控制字组的一第一位元来控制上述第一开关的状态,通过上述数字控制字组的一第二位元来控制上述第二开关的状态,并且上述数字控制字组施加至上述第一与第二开关。
4.如权利要求3所述的可编程电流镜,还包括:
多个镜像晶体管,上述镜像晶体管与上述第一、第二、第三与第四镜像晶体管串联连接,并且上述镜像晶体管的栅极与上述第一、第二、第三与第四镜像晶体管的栅极相互连接;以及
一第三电流旁路,上述第三电流旁路与上述镜像晶体管并联连接,上述第三电流旁路通过一第三节点耦接至上述第二电流旁路,上述第三节点位于上述第四镜像晶体管与上述镜像晶体管中的第一者之间,上述第三电流旁路包括一第三开关。
5.如权利要求1所述的可编程电流镜,还包括:
一第二参考晶体管,上述第二参考晶体管与上述第一参考晶体管通过一第二节点串联连接,并且上述第二参考晶体管的栅极耦接至上述第一参考晶体管的栅极;以及
一第二电流旁路,包括与上述第二参考晶体管并联连接的一第二开关,其中上述第二电流旁路耦接至上述第二节点以及上述第二参考晶体管的源极与漏极。
6.如权利要求5所述的可编程电流镜,还包括:
多个镜像晶体管,上述镜像晶体管与上述第一与第二镜像晶体管串联连接,并且上述镜像晶体管的栅极与上述第一与第二镜像晶体管的栅极相互连接;以及
多个电流旁路,包括多个开关,并且每一开关与上述镜像晶体管中的一对应者并联连接。
7.如权利要求6所述的可编程电流镜,还包括:
多个参考晶体管,上述参考晶体管与上述第一与第二参考晶体管串联连接,并且上述参考晶体管的栅极与上述第一与第二参考晶体管的栅极相互连接;以及
多个电流旁路,上述电流旁路中的每一者与上述参考晶体管中的一对应者并联连接,并且上述电流旁路的每一者包括一开关。
8.如权利要求7所述的可编程电流镜,其中上述开关的每一者的状态由施加至上述个别开关的一数字控制字组的一个别位元所控制。
9.如权利要求7所述的可编程电流镜,其中上述参考晶体管的每一者的栅极宽长比大致上等于上述镜像晶体管的每一者的栅极宽长比。
10.一种可编程电流镜,包括:
一第一参考晶体管,上述第一参考晶体管的源极与栅极耦接至一第一节点用以接收一参考电流;
一第一镜像晶体管、一第二镜像晶体管、一第三镜像晶体管与一第四镜像晶体管,上述第一、第二、第三与第四镜像晶体管串联连接,其中上述第一与第二镜像晶体管耦接于一第二节点,上述第二与第三镜像晶体管耦接于一第三节点,上述第三与第四镜像晶体管耦接于一第四节点,其中上述第一、第二、第三与第四镜像晶体管的栅极相互连接并且一同耦接至上述第一参考晶体管的栅极;以及
一第一电流旁路、一第二电流旁路与一第三电流旁路,上述第一、第二与第三电流旁路中的每一者包括一个别开关,其中与上述第二镜像晶体管并联连接的上述第一电流旁路耦接至上述第二与第三节点,与上述第三镜像晶体管并联连接的上述第二电流旁路耦接至上述第三与第四节点,并且与上述第四镜像晶体管并联连接的上述第三电流旁路耦接至上述第四节点。
11.如权利要求10所述的可编程电流镜,其中上述第一参考晶体管的栅极宽长比大致上等于上述第一与第二镜像晶体管的栅极宽长比。
12.如权利要求11所述的可编程电流镜,其中上述第三与第四镜像晶体管的栅极宽长比为上述第一参考晶体管的栅极宽长比的1/x,并且x为大于1的正整数。
13.如权利要求10所述的可编程电流镜,还包括:
一第二参考晶体管,上述第一与第二参考晶体管通过一第五节点串联连接,并且上述第二参考晶体管的栅极耦接至上述第一参考晶体管的栅极以及上述第一、第二、第三与第四镜像晶体管的栅极;以及
一第四电流旁路,耦接至上述第五节点并且与上述第二参考晶体管并联连接,其中上述第四电流旁路具有一开关。
14.一种可编程电流镜,包括:
多个参考晶体管,上述参考晶体管串联连接,其中上述参考晶体管的栅极相互连接并且一同耦接至一第一参考电流节点;
多个镜像晶体管,上述镜像晶体管串联连接,其中上述镜像晶体管的栅极相互连接并且一同耦接至上述参考晶体管的栅极;以及
多个电流旁路,上述电流旁路中的每一者与上述参考晶体管以及镜像晶体管中的一对应者并联连接,并且上述电流旁路的每一者包括一开关。
15.如权利要求14所述的可编程电流镜,其中上述参考晶体管的数量等于上述镜像晶体管的数量。
CN201010206715.4A 2009-10-12 2010-06-13 可编程电流镜 Active CN102043420B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/577,396 US8405377B2 (en) 2009-10-12 2009-10-12 Programmable current mirror
US12/577,396 2009-10-12

Publications (2)

Publication Number Publication Date
CN102043420A true CN102043420A (zh) 2011-05-04
CN102043420B CN102043420B (zh) 2013-04-03

Family

ID=43854340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010206715.4A Active CN102043420B (zh) 2009-10-12 2010-06-13 可编程电流镜

Country Status (2)

Country Link
US (1) US8405377B2 (zh)
CN (1) CN102043420B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931919A (zh) * 2012-11-02 2013-02-13 长沙景嘉微电子股份有限公司 一种可编程负阻电路结构
CN102931918A (zh) * 2012-11-02 2013-02-13 长沙景嘉微电子股份有限公司 一种频段可编程lc_dco电路结构
CN103149967A (zh) * 2013-02-11 2013-06-12 湖南融和微电子有限公司 一种高摆幅可编程电流源
CN105431942A (zh) * 2013-07-24 2016-03-23 马维尔国际贸易有限公司 针对失配优化具有改进的布局的模拟电路
TWI661292B (zh) * 2017-06-01 2019-06-01 新唐科技股份有限公司 電流鏡陣列的電子電路及方法
CN114610109A (zh) * 2022-04-15 2022-06-10 电子科技大学 一种抗地弹的微电流镜

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120105046A1 (en) * 2010-10-28 2012-05-03 Texas Instruments Incorporated Current mirror using ambipolar devices
CN103092245B (zh) * 2013-01-09 2014-08-20 卓捷创芯科技(深圳)有限公司 一种超低功耗的低压差稳压电源电路与射频识别标签
US9839105B1 (en) * 2013-04-05 2017-12-05 Cynthia A. Tozian Cool Health stimulation devices with variable low-voltage tuners and optional temperature control
US10156597B2 (en) * 2013-04-12 2018-12-18 Texas Instruments Incorporated Method and system for determining power consumption
KR102509586B1 (ko) * 2016-08-17 2023-03-14 매그나칩 반도체 유한회사 바이어스 전류 생성회로 및 이를 이용한 오티피 메모리 소자 읽기 방법
US20190384342A1 (en) * 2018-06-13 2019-12-19 Nxp B.V. Current mirror topology and circuit
CN112558681B (zh) * 2019-09-25 2022-10-14 圣邦微电子(北京)股份有限公司 一种电流源电路
US11378993B2 (en) * 2020-09-23 2022-07-05 Microsoft Technology Licensing, Llc Voltage regulator circuit with current limiter stage

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4608530A (en) * 1984-11-09 1986-08-26 Harris Corporation Programmable current mirror
US6710670B2 (en) * 2001-01-26 2004-03-23 True Circuits, Inc. Self-biasing phase-locking loop system
US7119527B2 (en) * 2004-06-30 2006-10-10 Silicon Labs Cp, Inc. Voltage reference circuit using PTAT voltage

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931919A (zh) * 2012-11-02 2013-02-13 长沙景嘉微电子股份有限公司 一种可编程负阻电路结构
CN102931918A (zh) * 2012-11-02 2013-02-13 长沙景嘉微电子股份有限公司 一种频段可编程lc_dco电路结构
CN102931919B (zh) * 2012-11-02 2014-03-12 长沙景嘉微电子股份有限公司 一种可编程负阻电路结构
CN102931918B (zh) * 2012-11-02 2014-10-15 长沙景嘉微电子股份有限公司 一种频段可编程lc_dco电路结构
CN103149967A (zh) * 2013-02-11 2013-06-12 湖南融和微电子有限公司 一种高摆幅可编程电流源
CN103149967B (zh) * 2013-02-11 2014-11-19 湖南融和微电子有限公司 一种高摆幅可编程电流源
CN105431942A (zh) * 2013-07-24 2016-03-23 马维尔国际贸易有限公司 针对失配优化具有改进的布局的模拟电路
CN105431942B (zh) * 2013-07-24 2019-03-01 马维尔国际贸易有限公司 针对失配优化具有改进的布局的模拟电路
TWI661292B (zh) * 2017-06-01 2019-06-01 新唐科技股份有限公司 電流鏡陣列的電子電路及方法
CN114610109A (zh) * 2022-04-15 2022-06-10 电子科技大学 一种抗地弹的微电流镜
CN114610109B (zh) * 2022-04-15 2023-02-07 电子科技大学 一种抗地弹的微电流镜

Also Published As

Publication number Publication date
US20110084682A1 (en) 2011-04-14
CN102043420B (zh) 2013-04-03
US8405377B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
CN102043420B (zh) 可编程电流镜
Anceau A synchronous approach for clocking VLSI systems
US7116129B2 (en) Temperature-compensated output buffer method and circuit
JP5273908B2 (ja) 自己バイパス型電圧レベル変換回路
US20080191791A1 (en) Semiconductor Integrated Circuit Device
KR101157850B1 (ko) 전원 전환 회로
US8385134B2 (en) Semiconductor integrated circuit device
US20070176673A1 (en) Semiconductor integrated circuit apparatus and electronic apparatus
TW201336232A (zh) 具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器
US20110309818A1 (en) Low-voltage source bandgap reference voltage circuit and integrated circuit
US7005911B1 (en) Power multiplexer and switch with adjustable well bias for gate breakdown and well protection
US10454479B2 (en) Inverter with balanced voltages across internal transistors
US6798237B1 (en) On-chip impedance matching circuit
CN110324027B (zh) 一种具有电平移位功能的比较器
JP4050242B2 (ja) 半導体集積回路装置の入出力回路
US6678846B1 (en) Semiconductor integrated circuit with a scan path circuit
US20200328732A1 (en) Semiconductor device
EP1237278A1 (en) Logic level shifting circuit
CN107534442B (zh) 差动输出电路
JP5008612B2 (ja) 半導体集積回路及びその制御方法
US20110169528A1 (en) Clock buffer circuit
CN114244323A (zh) 一种可控的时钟脉宽补偿方法电路
CN105471436B (zh) 一种带冗余结构的单片集成译码电路
CN114982131A (zh) 具有自动电压偏置可靠性保护的电平移位器
JP2008283039A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant