CN102412785A - 一种带有变压器型噪声滤波器的振荡器 - Google Patents

Abstract

本发明公开一种带有变压器型噪声滤波器的振荡器，属于射频与毫米波集成电路设计领域，该振荡器包括：由交叉耦合NMOS对和交叉耦合PMOS对组成的交叉耦合负阻管，由谐振电感和谐振电容组成的谐振腔，以及由滤波变压器和滤波电容组成的噪声滤波器；各部分的连接关系如下：交叉耦合负阻管的漏端与谐振腔并联；交叉耦合负阻管中交叉耦合NMOS对的源端接滤波变压器初级的一端，滤波变压器初级的另一端接地；交叉耦合负阻管中交叉耦合PMOS对的源端接滤波变压器次级的一端，滤波变压器次级的另一端接电源；滤波变压器的初级和次级分别有滤波电容与之并联。本发明可以降低振荡器的相位噪声，同时由于不需要引入两个电感从而减小面积、降低成本。

Description

一种带有变压器型噪声滤波器的振荡器

技术领域

本发明属于射频与毫米波集成电路设计领域，特别涉及低成本、低相位噪声的振荡器。

背景技术

随着深亚微米CMOS工艺的进步和射频集成电路技术的发展，在单个硅片上实现整个射频收发系统已经成为可能。在目前的市场上，针对工作在10GHz以下的射频收发机，传统的GaAs工艺已经基本被CMOS工艺取代。如今，使用RF CMOS工艺实现针对第二代(2G)和第三代(3G)标准的无线通信系统已不再困难。新的通信标准对射频收发系统提出了更严峻的要求，特别是针对多模多频段的收发机系统，为了保证与多种通信频段兼容，所设计的射频系统的每个模块都必须达到更高的指标，从而面临新的挑战。例如，新一代的针对802.11ac协议的宽带接收机需要频率综合器提供用于不同频段(分别为2.4GHz和5GHz)的本振信号。一种方案是采用多个锁相环，使各个锁相环在不同的频段工作。由于振荡器中的电感所占用的面积很大，这种方案将具有很大成本。

目前射频系统中的振荡器一般使用LC交叉耦合振荡器。为了降低相位噪声，通常在交叉耦合管的源端串联一个噪声滤波器，该噪声滤波器谐振在输出频率的两倍处。对于电流偏置的振荡器，通常在尾电流源两端并联一个较大的电容，同时在尾电流源与交叉耦合管之间串联一个电感，使该电感与交叉耦合管源端的电容谐振在两倍频处。对于电压偏置的振荡器，需要在交叉耦合管源端与地之间接入电感，使该电感与交叉耦合管源端电容谐振在两倍频处。相关工作见参考文献《E.Hegazi，H.

A.A.Abidi，“AFiltering Technique to Lower LC Oscillator Phase Noise，”in IEEE J.Solid-State Circuits，vol.36，no.12，Dec.2001，pp.1921-1930.》

为了提高电流利用率，从而降低功耗，广泛采用的电路拓扑结构为CMOS LC交叉耦合振荡器。为了降低此结构的相位噪声，已有的文献中主要采用三种方案。第一种方案在NMOS管和PMOS管的源端分别接入滤波电感，称之为“双电感滤波结构”，相关工作见参考文献《E.Hegazi，J.Rael，A.A.Abidi，The Designer’s Guide to High-PurityOscillators，New York：Springer，2004.》；第二种方案在NMOS管和PMOS管的源端分别接入电阻，称之为“双电阻滤波结构”，相关工作见参考文献《E.Temporiti，C.Weltin-Wu，D.Baldi，R.Tonietto and F.Svelto，“A 3GHz fractional all-digital PLL with a 1.8MHzbandwidth implementing spur reduction techniques，”in IEEE Journal of Solid State Circuits，Mar.2009，pp.824-834.》；第三种方案仅在NMOS管的源端接入滤波电感，称之为“单电感滤波结构(NMOS)”，相关工作见参考文献《S.S.Yoo，Y.C.Choi，H J.Song，S.C.Park，J.H.Park and H.J.Yoo，“A 5.8-GHz high-frequency resolution digitallly controlledoscillator for using the difference between inversion and accumulation mode capacitance ofpMOS varactors，”in IEEE Trans.on Microwave Theory and Techniques，Feb.2011，pp.375-381.》。双电感滤波结构可以同时抑制NMOS和PMOS交叉耦合对进入线性区，但是需要消耗两个电感的面积；双电阻滤波结构在低频振荡器中可以在较宽的范围内提供相对较高的电阻，但是会消耗额外的电压余度，同时电阻会引入额外的热噪声；单电感滤波结构(NMOS)虽然只是用一个电感，但是只能抑制NMOS交叉耦合对进入线性区，因而相位噪声性能不能达到理论上的最小值。

因此，针对射频CMOS LC振荡器来说，在不增加面积的前提下降低相位噪声，是射频电路设计中亟待解决的关键问题，以保证为整个接收机系统所使用的本振信号的高精度。

发明内容

有鉴于此，本发明的目的在于为克服已有技术的不足之处，提出一种带有变压器型噪声滤波器的振荡器，在不增加芯片面积和成本的情况下，降低相位噪声，提高振荡器性能。

为实现以上目的，本发明提出了一种带有变压器型噪声滤波器的振荡器，其特征在于，采用变压器实现噪声滤波器，从而同时滤除共模电流的二次谐波与四次谐波成分，在CMOS差分振荡器中NMOS的源端与PMOS的源端都实现二次谐波与四次谐波电流的抑制，并且不需要两个电感，减小面积、降低成本，该振荡器包括：由交叉耦合NMOS对和交叉耦合PMOS对组成的交叉耦合负阻管，由谐振电感和谐振电容组成的谐振腔，以及由滤波变压器和滤波电容组成的噪声滤波器；各部分的连接关系如下：交叉耦合负阻管的漏端与谐振腔并联；交叉耦合负阻管中NMOS对的源端接滤波变压器初级的一端，滤波变压器初级的另一端接地；交叉耦合负阻管中PMOS对的源端接滤波变压器次级的一端，滤波变压器次级的另一端接电源；滤波变压器的初级和次级分别有滤波电容与之并联(滤波电容可以由交叉耦合负阻管源端的寄生电容实现，依具体情况而定)。

所述交叉耦合NMOS对由2个NMOS管MN₁和MN₂组成，交叉耦合PMOS对由2个PMOS管MP₁和MP₂组成；所述的谐振腔由谐振电感L和谐振电容C组成，所述的噪声滤波器由滤波变压器XM和滤波电容C_P和C_N组成；其连接关系为：NMOS管MN₁的源极接NMOS管MN₂的源极，并与变压器XM初级的一端相连接；变压器XM初级的另一端接GND；NMOS管MN₁的漏极接NMOS管MN₂的栅极，作为正输出端；NMOS管MN₁的栅极接NMOS管MN₂的漏极，作为负输出端；PMOS管MP₁的源极接PMOS管MP₂的源极，并与变压器XM次级的一端相连接；变压器XM次级的另一端接VDD；PMOS管MP₁的漏极接PMOS管MP₂的栅极，并与正输出端相连；PMOS管MP₁的栅极接PMOS管MP₂的漏极，并与负输出端相连；电感L的一端接正输出端，另一端接负输出端；电容C的一端接正输出端，另一端接负输出端；电容C_N一端接NMOS管MN₁的源极，另一端接GND；电容C_P一端接PMOS管MP₁的源极，另一端接VDD(根据具体情况，电容C_N可以部分或全部由NMOS管MN₁源极处的寄生电容提供，电容C_P可以部分或全部由PMOS管MP₁源极处的寄生电容提供)。

本发明的技术特点及有益效果：

本发明提出的带有变压器型噪声滤波器的振荡器实现了较低的相位噪声，并且不需要两个电感，从而减小了面积，降低了成本。

与同类振荡器相比，利用本发明提出的带有变压器型噪声滤波器在相位噪声性能上占有绝对优势，并具有较小的面积，而功耗并没有明显的增加，在同类基于CMOS工艺的工作中为目前最好的指标，从而验证了本发明的正确性和实效性。

附图说明

图1为本发明实施例中的带有变压器型噪声滤波器的振荡器的电路原理图；

图2为采用不同噪声滤波器的振荡器其相位噪声性能的仿真结果。

具体实施方式

为使本发明的目的、技术方案和特点更加清楚明确，下面结合附图及具体实施方式对本发明进行详细说明与描述。

本发明提出了一种带有变压器型噪声滤波器的振荡器，其特征在于，该振荡器包括：由交叉耦合NMOS对和交叉耦合PMOS对组成的交叉耦合负阻管，由谐振电感和谐振电容组成的谐振腔，以及由滤波变压器和滤波电容组成的噪声滤波器；

各部件的连接关系如下：交叉耦合负阻管的漏端与谐振腔并联；交叉耦合负阻管中交叉耦合NMOS对的源端接滤波变压器初级的一端，滤波变压器初级的另一端接地；交叉耦合负阻管中交叉耦合PMOS对的源端接滤波变压器次级的一端，滤波变压器次级的另一端接电源；滤波变压器的初级和次级分别有滤波电容与之并联(滤波电容可以由交叉耦合负阻管源端的寄生电容实现，依具体情况而定)。

所述的带有变压器型噪声滤波器的振荡器，其电路的实施例结构如图1所示，包括由交叉耦合NMOS对和交叉耦合PMOS对组成的交叉耦合负阻管，由谐振电感L和谐振电容C组成的谐振腔，以及由滤波变压器XM和滤波电容C_P和C_N组成的噪声滤波器；其中交叉耦合NMOS对由2个NMOS管MN₁和MN₂组成，交叉耦合PMOS对由2个PMOS管MP₁和MP₂组成；其连接关系为：NMOS管MN₁的源极接NMOS管MN₂的源极，并与变压器XM初级的一端相连接；变压器XM初级的另一端接GND；NMOS管MN₁的漏极接NMOS管MN₂的栅极，作为正输出端OUT_P；NMOS管MN₁的栅极接NMOS管MN₂的漏极，作为负输出端OUT_N；PMOS管MP₁的源极接PMOS管MP₂的源极，并与变压器XM次级的一端相连接；变压器XM次级的另一端接VDD；PMOS管MP₁的漏极接PMOS管MP₂的栅极，并与正输出端相连；PMOS管MP₁的栅极接PMOS管MP₂的漏极，并与负输出端相连；电感L的一端接正输出端，另一端接负输出端；电容C的一端接正输出端，另一端接负输出端；电容C_N一端接NMOS管MN₁的源极，另一端接GND；电容C_P一端接PMOS管MP₁的源极，另一端接VDD(根据具体情况，电容C_N可以部分或全部由NMOS管MN₁源极处的寄生电容提供，电容C_P可以部分或全部由PMOS管MP₁源极处的寄生电容提供)。

该电路结构中变压器的初级和次级分别与并联的电容谐振，并且在输出频率的二次谐波和四次谐波同时谐振，从而与单独在NMOS管源端加入噪声滤波器相比降低了相位噪声，并且与在NMOS管与PMOS管源端分别加入噪声滤波器相比，减小了面积，降低了成本。

本发明采用65nm RF-CMOS工艺针对工作在4GHz射频频段的振荡器电路为实施例，其电路原理如图1所示，其1MHz频偏处的相位噪声可达-129dBc/Hz。本实施例中带有变压器型噪声滤波器的振荡器关键参数与指标于下表中列出：

上述的带有变压器型噪声滤波器的振荡器的具体参数确定方法说明如下：

a.确定振荡器中谐振电感L的参数值(圈数、半径)使其品质因数Q在谐振频率4GHz附近达到比较大的值(至少为10)。

使用粗调电容与细调电容网络实现谐振电容C，具体实现方式见参考文献《S.-S.Yoo，Y.-C.Choi，H.-J.Song，S.-C.Park，J.-H.Park，and H.-J.Yoo，“A 5.8-GHz High-Frequency Resolution Digitally Controlled Oscillator Using the Difference Between Inversionand Accumulation Mode Capacitance of pMOS Varactors，”in IEEE Transactions on Micro.Theory and Tech.，vol.59，no.2，Feb.2011，pp.375-382.》。在所用的65nm工艺下，使用9位二进制粗调电容和25位温度计码细调电容。

调节交叉耦合管使得电路振荡，并同时调节交叉耦合管与谐振电容的尺寸，保证输出频率位于4GHz。

加入滤波变压器XM和电容C_N、C_P，调节变压器初级与次级电感值和C_N、C_P大小，使变压器与并联的电容谐振在输出信号频率的两倍频(8GHz)与四倍频(16GHz)处。

上述电路设计中滤波变压器与并联的电容应谐振在两倍频和四倍频处，具体理论依据可以参考《E.Hegazi，H.A.A.Abidi，“A Filtering Technique to Lower LC OscillatorPhase Noise，”in IEEE J.Solid-State Circuits，vol.36，no.12，Dec.2001，pp.1921-1930.》。

根据图1中的振荡器电路结构，推导出从交叉耦合管MN₁和MN₂的源端S_N向变压器初级看到的输入阻抗Z₁和从交叉耦合管MP₁和MP₂的源端S_P向变压器次级看到的输入阻抗Z₂，具体表达式如式(1)～(2)所示，

$Z_1=\frac{\mathrm{j\ω}{L}_1[1-{\mathrm{\ω}}^2{L}_2{C}_2(1-k^2)]}{1-{\mathrm{\ω}}^2(L_1{C}_1+L_2{C}_2)+{\mathrm{\ω}}^4(1-k^2)L_1{L}_2{C}_1{C}_2}---\left(1\right)$

$Z_2=\frac{\mathrm{j\ω}{L}_2[1-{\mathrm{\ω}}^2{L}_1{C}_1(1-k^2)]}{1-{\mathrm{\ω}}^2(L_1{C}_1+L_2{C}_2)+{\mathrm{\ω}}^4(1-k^2)L_1{L}_2{C}_1{C}_2}---\left(2\right)$

其中L₁为变压器初级电感，L₂为变压器次级电感，C₁为与变压器初级并联的总电容，包括电容C_N和NMOS管源端电容，C₂为与变压器次级并联的总电容，包括C_P和PMOS管源端电容，k为变压器初级与次级间的耦合系数，ω为角频率。

通过在交叉耦合NMOS对和PMOS对的源端加入变压器，使得两个源端同时实现谐振，表现出高阻抗，并且谐振频率可以同时在输出频率的两倍频和四倍频处。

通过对本发明的振荡器的关键指标如相位噪声等进行了仿真分析，如图2所示，其结果随频率偏移变化如图中实线(变压器)所示。在NMOS对和PMOS对的源端分别使用滤波电感以及仅在NMOS对的源端使用滤波电感时相位噪声的仿真结果如图中长虚线(两个电感)和短虚线(一个电感)所示。

从仿真结果来看，本发明提出的带有变压器型噪声滤波器的振荡器的实施例在1MHz偏移频率处实现了-129dBc/Hz的相位噪声，与单个电感相比具有更好的相位噪声性能，约提高了7dB，并且由于使用变压器，与两个电感相比具有更小的面积，从而降低了成本。

与同类振荡器相比，利用本发明提出的带有变压器型噪声滤波器的振荡器在低相位噪声上占有绝对优势，并具有较小的面积和较低的成本，在同类基于CMOS工艺的工作中为目前最好的指标，从而验证了本发明的正确性和实效性。

总之，以上所述仅为本发明在具体CMOS工艺下与具体4GHz射频频段下振荡器的实施例而已，并非用于限定本发明的保护范围。

Claims (2)

1.一种带有变压器型噪声滤波器的振荡器，其特征在于，该振荡器包括：由交叉耦合NMOS对和交叉耦合PMOS对组成的交叉耦合负阻管，由谐振电感和谐振电容组成的谐振腔，以及由滤波变压器和滤波电容组成的噪声滤波器；各器件的连接关系如下：交叉耦合负阻管的漏端与谐振腔并联；交叉耦合负阻管中交叉耦合NMOS对的源端接滤波变压器初级的一端，滤波变压器初级的另一端接地；交叉耦合负阻管中交叉耦合PMOS对的源端接滤波变压器次级的一端，滤波变压器次级的另一端接电源；滤波变压器的初级和次级分别有滤波电容与之并联。

2.如权利要求1所述的振荡器，其特征在于，所述交叉耦合NMOS对由2个NMOS管MN₁和MN₂组成，交叉耦合PMOS对由2个PMOS管MP₁和MP₂组成；所述的谐振腔由谐振电感L和谐振电容C组成，所述的噪声滤波器由滤波变压器XM和滤波电容C_P和C_N组成；其连接关系为：NMOS管MN₁的源极接NMOS管MN₂的源极，并与变压器XM初级的一端相连接；变压器XM初级的另一端接GND；NMOS管MN₁的漏极接NMOS管MN₂的栅极，作为正输出端；NMOS管MN₁的栅极接NMOS管MN₂的漏极，作为负输出端；PMOS管MP₁的源极接PMOS管MP₂的源极，并与变压器XM次级的一端相连接；变压器XM次级的另一端接VDD；PMOS管MP₁的漏极接PMOS管MP₂的栅极，并与正输出端相连；PMOS管MP₁的栅极接PMOS管MP₂的漏极，并与负输出端相连；电感L的一端接正输出端，另一端接负输出端；电容C的一端接正输出端，另一端接负输出端；电容C_N一端接NMOS管MN₁的源极，另一端接GND；电容C_P一端接PMOS管MP₁的源极，另一端接VDD。

Images