CN102301587B - 集成压控振荡器电路 - Google Patents
集成压控振荡器电路 Download PDFInfo
- Publication number
- CN102301587B CN102301587B CN201080006271.8A CN201080006271A CN102301587B CN 102301587 B CN102301587 B CN 102301587B CN 201080006271 A CN201080006271 A CN 201080006271A CN 102301587 B CN102301587 B CN 102301587B
- Authority
- CN
- China
- Prior art keywords
- inductance
- drain electrode
- coupled
- grid
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000001808 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 238000002156 mixing Methods 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 6
- 238000006880 cross-coupling reaction Methods 0.000 claims 2
- 230000001131 transforming Effects 0.000 claims 2
- 238000005516 engineering process Methods 0.000 abstract description 17
- 239000000411 inducer Substances 0.000 abstract description 11
- 238000003860 storage Methods 0.000 description 14
- 239000000203 mixture Substances 0.000 description 11
- 238000004891 communication Methods 0.000 description 8
- 239000012071 phase Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 230000000051 modifying Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 210000004027 cells Anatomy 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003287 optical Effects 0.000 description 2
- 239000008385 outer phase Substances 0.000 description 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 102100009529 CYP27B1 Human genes 0.000 description 1
- 101710036522 CYP27B1 Proteins 0.000 description 1
- 210000002381 Plasma Anatomy 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000002349 favourable Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001737 promoting Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000002269 spontaneous Effects 0.000 description 1
- 230000001702 transmitter Effects 0.000 description 1
Abstract
本发明涉及用于提供具有改进的相位噪声性能及较低功耗的压控振荡器电路的技术。在示范性实施例中，压控振荡器(VCO)耦合到混频器或例如二分频电路等分频器。所述VCO包括具有磁性交叉耦合的电感器的晶体管对，以及耦合到所述晶体管对的栅极的可变电容。在示范性实施例中，分频器经配置以对流经所述晶体管对的差分电流的频率进行分频以产生LO输出。在替代示范性实施例中，混频器经配置以对流经所述晶体管对的所述差分电流与另一信号进行混频。所述VCO与混频器或分频器共享共用的偏压电流，借此减少功耗。本发明揭示利用这些技术的各种示范性设备及方法。
Description
技术领域
本发明涉及一种集成电路设计，且更明确地说，涉及压控振荡器(VCO)电路的设计。
背景技术
在无线通信系统的通信收发器中，本机振荡器(LO)产生具有预定频率以与发射信号及/或接收信号混频的信号。LO设计可包括压控振荡器(VCO)，所述压控振荡器(VCO)耦合到用以对VCO输出的频率进行分频的分频器电路。LO输出可耦合到混频器，所述混频器对VCO输出信号与另一信号进行混频，以产生具有经上变频转换或下变频转换的频率的信号。在VCO输出与分频器或混频器之间可提供VCO缓冲器以使VCO输出与后续负载隔离。
在LO输出处产生的容许的带内与带外相位噪声通常具有严格要求。举例来说，在GSM及CDMA通信系统中，在给定功率预算下可能难以满足带外相位噪声要求。LO输出的远偏移(far-offset)相位噪声通常受控于VCO缓冲器及分频器的贡献。通过适当的电路设计，可去除VCO缓冲器；然而，分频器仍可能促成相当大的相位噪声。分频器相位噪声的减少通常仅通过消耗大量电力来实现。类似地，提供作为单独电路块的VCO与混频器也可消耗相当大的电力。
通过集成VCO与分频器或混频器的功能性来减少电力消耗，同时使LO输出的近偏移及远偏移相位噪声均最小化将是合乎需要的。
发明内容
本发明的一方面提供一种包含耦合到混频器的压控振荡器(VCO)的设备，所述VCO包含：第一晶体管，其经配置以由第一偏压电流来加DC偏压；第二晶体管，其经配置以由第二偏压电流来加DC偏压；至少一个栅极电感，其将第一晶体管的栅极耦合到第二晶体管的栅极；第一漏极电感，其以磁性方式耦合到栅极电感，所述第一漏极电感耦合到第一晶体管的漏极；第二漏极电感，其以磁性方式耦合到栅极电感，所述第二漏极电感耦合到第二晶体管的漏极；以及至少一个可变电容，其将第一晶体管的栅极耦合到第二晶体管的栅极；所述混频器包含分别耦合到第一及第二漏极电感的第一及第二输入节点，所述混频器经配置以由第一及第二偏压电流来加偏压。
本发明的另一方面提供一种包含耦合到分频器电路的压控振荡器(VCO)的设备，所述VCO包含：第一晶体管，其经配置以由第一偏压电流来加DC偏压；第二晶体管，其经配置以由第二偏压电流来加DC偏压；至少一个栅极电感，其将第一晶体管的栅极耦合到第二晶体管的栅极；第一漏极电感，其以磁性方式耦合到栅极电感，所述第一漏极电感耦合到第一晶体管的漏极；第二漏极电感，其以磁性方式耦合到栅极电感，所述第二漏极电感耦合到第二晶体管的漏极；以及至少一个可变电容，其将第一晶体管的栅极耦合到第二晶体管的栅极；所述分频器电路包含分别耦合到第一及第二漏极电感的第一及第二输入节点，所述分频器经配置以由第一及第二偏压电流来加偏压。
本发明的又一方面提供一种产生经混频信号的方法，所述方法包含：使用第一偏压电流来对第一晶体管加DC偏压；使用第二偏压电流来对第二晶体管加DC偏压；使用至少一个栅极电感来将第一晶体管的栅极耦合到第二晶体管的栅极；将第一漏极电感以磁性方式耦合到栅极电感，所述第一漏极电感耦合到第一晶体管的漏极；将第二漏极电感以磁性方式耦合到栅极电感，所述第二漏极电感耦合到第二晶体管的漏极；选择将第一晶体管的栅极耦合到第二晶体管的栅极的可变电容元件的电容；使用混频器将流入第一及第二漏极电感中的差分电流与另一信号混频，以产生至少一个经混频信号；以及使用第一及第二偏压电流来对所述混频器加偏压。
本发明的又一方面提供一种产生分频信号的方法，所述方法包含：使用第一偏压电流来对第一晶体管加DC偏压；使用第二偏压电流来对第二晶体管加DC偏压；使用至少一个栅极电感来将第一晶体管的栅极耦合到第二晶体管的栅极；将第一漏极电感以磁性方式耦合到栅极电感，所述第一漏极电感耦合到第一晶体管的漏极；将第二漏极电感以磁性方式耦合到栅极电感，所述第二漏极电感耦合到第二晶体管的漏极；选择将第一晶体管的栅极耦合到第二晶体管的栅极的可变电容元件的电容；使用分频器对流入第一及第二漏极电感中的所述差分电流的频率进行分频，以产生至少一个分频信号；以及使用第一及第二偏压电流来对所述分频器加偏压。
本发明的又一方面提供一种设备，其包含：压控振荡器(VCO)装置，其用于产生具有压控频率的差分VCO输出电流，所述VCO经配置以由至少一个偏压电流来加偏压；以及混频器装置，其用于对VCO输出电流与另一信号进行混频，其中所述混频器装置经配置以与所述VCO装置共享所述至少一个偏压电流。
本发明的又一方面提供一种设备，其包含：压控振荡器(VCO)装置，其用于产生具有压控频率的差分VCO输出电流，所述VCO经配置以由至少一个偏压电流来加偏压；以及分频器装置，其用于对VCO输出信号的频率进行分频，其中所述分频器装置经配置以与所述VCO装置共享所述至少一个偏压电流。
本发明的又一方面提供一种用于无线通信的装置，所述装置包含TX LO信号产生器、至少一个基带TX放大器、耦合到所述TX LO信号产生器及所述至少一个基带TX放大器的上变频转换器、耦合到所述上变频转换器的输出的TX滤波器、耦合到所述TX滤波器的功率放大器(PA)、RX LO信号产生器、RX滤波器、耦合到所述RX LO信号产生器及所述RX滤波器的下变频转换器、耦合到所述RX滤波器的低噪声放大器(LNA)，以及耦合到所述PA及所述LNA的双工器，所述TX LO信号产生器及所述RXLO信号产生器中的至少一者包含耦合到分频器的压控振荡器(VCO)，所述VCO包含：第一晶体管，其经配置以由第一偏压电流来加DC偏压；第二晶体管，其经配置以由第二偏压电流来加DC偏压；至少一个栅极电感，其将第一晶体管的栅极耦合到第二晶体管的栅极；第一漏极电感，其以磁性方式耦合到栅极电感，所述第一漏极电感耦合到第一晶体管的漏极；第二漏极电感，其以磁性方式耦合到栅极电感，所述第二漏极电感耦合到第二晶体管的漏极；以及至少一个可变电容，其将第一晶体管的栅极耦合到第二晶体管的栅极；所述分频器，其包含分别耦合到第一及第二漏极电感的第一及第二输入节点，所述分频器经配置以由第一偏压电流及第二偏压电流来加偏压。
本发明的又一方面提供一种用于无线通信的装置，所述装置包含：TX LO信号产生器、至少一个基带TX放大器、耦合到所述TX LO信号产生器及所述至少一个基带TX放大器的上变频转换器、耦合到所述上变频转换器的输出的TX滤波器、耦合到所述TX滤波器的功率放大器(PA)、RX LO信号产生器、RX滤波器、耦合到所述RX LO信号产生器及所述RX滤波器的下变频转换器、耦合到所述RX滤波器的低噪声放大器(LNA)，以及耦合到所述PA及所述LNA的双工器，所述TX LO信号产生器及所述上变频转换器包含耦合到混频器的压控振荡器(VCO)，所述VCO包含：第一晶体管，其经配置以由第一偏压电流来加DC偏压；第二晶体管，其经配置以由第二偏压电流来加DC偏压；至少一个栅极电感，其将第一晶体管的栅极耦合到第二晶体管的栅极；第一漏极电感，其以磁性方式耦合到栅极电感，所述第一漏极电感耦合到第一晶体管的漏极；第二漏极电感，其以磁性方式耦合到栅极电感，所述第二漏极电感耦合到第二晶体管的漏极；以及至少一个可变电容，其将第一晶体管的栅极耦合到第二晶体管的栅极；所述混频器包含分别耦合到第一及第二漏极电感的第一及第二输入节点，所述混频器经配置以由第一及第二偏压电流来加偏压。
本发明的又一方面提供一种用于无线通信的装置，所述装置包含：TX LO信号产生器、至少一个基带TX放大器、耦合到所述TX LO信号产生器及所述至少一个基带TX放大器的上变频转换器、耦合到所述上变频转换器的输出的TX滤波器、耦合到所述TX滤波器的功率放大器(PA)、RX LO信号产生器、RX滤波器、耦合到所述RX LO信号产生器及所述RX滤波器的下变频转换器、耦合到所述RX滤波器的低噪声放大器(LNA)，以及耦合到所述PA及所述LNA的双工器，所述RX LO信号产生器及所述下变频转换器包含耦合到混频器的压控振荡器(VCO)，所述VCO包含：第一晶体管，其经配置以由第一偏压电流来加DC偏压；第二晶体管，其经配置以由第二偏压电流来加DC偏压；至少一个栅极电感，其将第一晶体管的栅极耦合到第二晶体管的栅极；第一漏极电感，其以磁性方式耦合到栅极电感，所述第一漏极电感耦合到第一晶体管的漏极；第二漏极电感，其以磁性方式耦合到栅极电感，所述第二漏极电感耦合到第二晶体管的漏极；以及至少一个可变电容，其将第一晶体管的栅极耦合到第二晶体管的栅极；所述混频器包含分别耦合到第一及第二漏极电感的第一及第二输入节点，所述混频器经配置以由第一及第二偏压电流来加偏压。
附图说明
图1说明利用压控振荡器(VCO)的本机振荡器(LO)产生器的现有技术实施方案；
图1A说明利用VCO及混频器的LO的另一现有技术实施方案；
图1B说明作为下变频转换电路的一部分的耦合到混频器的VCO的现有技术实施方案；
图1C说明作为上变频转换电路的一部分的耦合到混频器的VCO的现有技术实施方案；
图2说明LO的现有技术实施方案，其中VCO耦合到二分频电路(divide-by-twocircuit)；
图3说明LO的替代现有技术实施方案，其中VCO耦合到混频器电路；
图4说明根据本发明的LO的示范性实施例；
图5说明LO的示范性实施例，其中明确展示示范性二分频电路；
图6进一步说明替代示范性实施例，其中VCO耦合到使用与图3的混频器的设计类似的设计的混频器；以及
图7及图7A说明根据本发明的示范性方法。
图8展示可实施本发明的技术的无线通信装置的设计的框图。
具体实施方式
下文结合附图而陈述的详细描述意在作为对本发明的示范性实施例的描述，且无意表示可实践本发明的仅有示范性实施例。贯穿此描述所使用的术语“示范性”表示“充当实例、例子或说明”，且未必应被解释为比其它示范性实施例优选或有利。所述详细描述包括具体细节以用于提供对本发明的示范性实施例的全面理解。所属领域的技术人员将明白，可在无这些特定细节的情况下实践本发明的示范性实施例。在一些情况下，以框图形式展示众所周知的结构及装置，以避免模糊本文中所呈现的示范性实施例的新颖性。
图1说明利用压控振荡器(VCO)105的本机振荡器(LO)100的现有技术实施方案。在图1中，VCO 105产生具有频率f_VCO的输出信号。VCO输出信号耦合到二分频电路110，其使VCO输出的频率除以因子二。二分频电路110可后接另一个二分频电路120，以产生具有频率f_VCO/4的输出信号。注意，在替代示范性实施例(未图示)中，可省略第二个二分频电路120，且可在VCO 105之后提供任何数目个二分频或任何其它分频器电路，以相应地调整VCO频率。
图1A说明利用VCO 135及混频器150的LO 130的另一现有技术实施方案。在图1A中，VCO 135的输出信号耦合到二分频电路140。使用混频器150对二分频电路140的输出与VCO 135的输出信号进行混频，并使用带通滤波器(BPF)160对其进行带通滤波。BPF 160的输出具有频率f_VCO*3/2。
上述现有技术方案使用耦合到分频器及/或混频器的VCO来产生LO信号，且适用于减少由LO泄漏所引起的VCO下拉及干扰。此外，后接二分频电路的VCO可提供比其它现有技术LO信号产生方案(例如，直接使用正交VCO的方案，或后接多相位滤波器的VCO)精确的正交LO信号。
图1B说明作为下变频转换电路180的一部分的耦合到混频器182的VCO 185的现有技术实施方案。在图1B中，使用混频器182对RF信号与VCO输出进行混频，且混频器输出由BPF 184进行带通滤波以产生经下变频转换的信号。
图1C说明作为上变频转换电路190的一部分的耦合到混频器192的VCO 195的现有技术实施方案。在图1C中，使用混频器192对基带信号与VCO输出进行混频，且混频器输出由BPF 194进行带通滤波以产生经上变频转换的信号。
图2说明LO 200的现有技术实施方案，其中VCO 210耦合到二分频电路220。为获得LO 200的进一步细节，见(例如)京奎·帕克(Kyung-Gyu Park)等人的“用于正交LO产生的电流再用VCO和二分分频器(Current Reusing VCO and Divide-by-TwoFrequency Divider for Quadrature LO Generation)”，IEEE微波与无线组件短文期刊(IEEEMicrowave and Wireless Components Letters)，第413到415页，2008年6月。
在图2中，VCO 210包括耦合到LC槽路(包括电容器CBank、C1、C2、C3、C4及电感器L1、L2)的交叉耦合的NMOS对267、268。也可将L1、L2视作由DC电源电压VDD在中心分接的单个电感器。CBank可包括一组可切换电容器(未图示)用于粗调槽路共振频率，而C1、C2可为电容由精细控制电压Vtune控制的变容器。变容器C1、C2可进一步由电压Vbias加偏压。在VCO 210的操作期间，LC槽路有效地与由交叉耦合的NMOS对267、268形成的负电阻并联耦合。这导致在槽路共振频率下跨越LC槽路产生差分振荡信号。注意，在AC操作期间，267、268的源极经由电容器CAC耦合到接地。
在图2中，VCO振荡信号的差分端经由耦合电容器C5及C6而耦合到分频器电路220。差分VCO振荡信号的一端耦合到晶体管251、254的栅极，而另一端耦合到晶体管252、253的栅极。差分VCO振荡信号选择性地调制流经251到254的电流。经调制的电流又耦合到晶体管255到262，所述晶体管经配置而以所属领域的技术人员所众所周知的方式将所述经调制电流的频率除以二。对于二分频电路220的输出，晶体管255到262产生跨越节点VI1及VI2的差分同相电压，及跨越节点VQ1及VQ2的差分正交电压，两者频率均为流经251到254的差分电流的一半。
所属领域的技术人员将了解，现有技术LO 200的一个缺点在于DC电源电压VDD与接地之间存在相对较大数目的串联堆叠的电路元件，包括交叉耦合的晶体管对267、268。这些元件增加了所需的电源电压VDD。此外，看到电容器CAC、C5、C6执行交流耦合功能，且可能因此消耗集成电路上的相当大的裸片面积。
图3说明电路300的替代现有技术实施方案，其中VCO 310耦合到混频器320。为获得LO 300的进一步细节，见(例如)吐拨·王(To-Po Wang)等人的“0.18μm CMOS技术中的低功率振荡器混频器(A Low-Power Oscillator Mixer in 0.18-μm CMOSTechnology)”，IEEE微波理论与技术汇刊(IEEE Transactions on Microwave Theory andTechniques)，第88到95页，2006年1月。
在图3中，VCO 310也包括交叉耦合的NMOS对355、356，以及由电容器C1、C2及电感器L1、L2(其也可视作由DC电压VDD2在中心分接的单个电感器)形成的LC槽路。在VCO 310中，流经NMOS对355、356的差分电流I1-I2含有以槽路共振频率振荡的分量。电流I1及I2进一步耦合到混频器320的晶体管351到354，混频器320经配置而以所属领域的技术人员所众所周知的的方式对差分电流I1-I2与差分电压VRF1-VRF2进行混频。混频的输出提供作为差分电压Vout1-Vout2。
所属领域的技术人员将了解，电路300的一个缺点在于，其需要至少三个DC偏压VDD1、VDD2及VG，其可共同地增加电路中存在的噪声的电平。此外，由于混频器320的晶体管351到354的源极直接耦合到VCO 310的LC槽路，因此由351至354产生的任何噪声也可直接耦合到LC槽路，从而不利地影响VCO的相位-噪声性能。
图4说明根据本发明的电路400的示范性实施例，其中VCO 410电流耦合到混频器或分频器420。在图4中，VCO 410利用基于变压器的设计，其中电感器L2与L3相互以所示定向以磁性方式耦合，且电感器L1与L4类似地相互耦合。在示范性实施例中，电感器L3与L4可实施为单个线圈，本文中也表示为初级线圈，其中电压Vbias从所述初级线圈上的适当点(例如，中心)分接。电感器L1及L2在本文中也表示为次级线圈。LC槽路可变电容(变容器)C1及C2耦合到451及452的栅极，且另一可切换电容器组(未图示)也可在451及452的栅极处提供。电压Vtune可经由电阻Rtune调整C1及C2的电容以控制槽路共振频率。
在VCO 410的操作期间，电流I1及I2含有对晶体管451及452加偏压的DC分量，以及以槽路共振频率振荡的AC分量。I1及I2耦合到混频器或分频器420，其中差分电流I1-I2含有VCO 410的输出信号。
所属领域的技术人员将了解，电路400提供某些设计优点。举例来说，使用用以对VCO 410的晶体管加偏压的相同DC电流来对混频器或分频器420加偏压，且因此电路400得益于“电流再用”而减少功率消耗。此外，由于混频器或分频器420经由电感器L1及L2(其理论上消耗零DC电压降)耦合到晶体管451、452的漏极，因此VCO 410消耗来自电源电压VDD的最小电压动态余量(voltage headroom)。此外，放置在451、452的栅极处的LC槽路元件C1、C2、L3、L4与混频器或分频器420隔离，所述混频器或分频器420的输入端子放置在451、452的漏极处。组合来说，这些优点未在现有技术电路200或300中发现。注意，前面列举的优点仅出于说明性目的而给出，且无意将本发明的范围限于明确展现所描述优点的实施例。
所属领域的技术人员将了解，电感器L1、L2可为质量因子相对较低(低Q)的电感器，且因此可保持较薄而不损害VCO 410的相位-噪声性能。这是因为基于变压器的VCO的相位-噪声性能通常仅些微地取决于次级线圈的质量因子。此外，410中的初级线圈及两个次级线圈可实施为单个变压器，其中所述两个次级线圈是作为薄线圈而安放在初级线圈内，或其中所述两个次级线圈在薄金属层中堆叠在初级线圈下方，从而避免额外线圈的面积开销(area overhead)。
所属领域的技术人员将了解，混频器或分频器420可使用接受或可经修改以接受输入差分电流I1-I2的此项技术中已知的任何混频器或分频器设计。举例来说，图5说明LO产生器500的示范性实施例，其中VCO 410耦合到分频器520。注意，示范性实施例仅出于说明性目的而展示，且无意将本发明的范围限于所展示的任何特定分频器或二分频电路。
在图5中，二分频电路520利用电阻性负载R1到R4。注意，所展示的示范性实施例无意将二分频电路限制为使用电阻性负载或任何其它类型的负载。520的同相及正交输出信号可分别取作差分电压VI1(正同相电压)-VI2(负同相电压)及VQ1(正正交电压)-VQ2(负正交电压)。由VCO 410产生的电流I1供应给二分频电路520中的晶体管551、552、557、558，而由VCO 410产生的电流I2可供应给520中的晶体管553、554、555、556。
所属领域的技术人员将进一步了解，在替代的示范性实施例(未图示)中，产生不同于二的分频器比率的电路也可以所示方式与VCO 410组合。举例来说，此项技术中已知的基于锁存器的数字分频器可产生分频器比率四。还可利用其它类型的分频器电路(例如，注入锁定分频器(injection locked divider))来产生高于二的分频器比率。所属领域的技术人员将了解，根据本发明的技术，此些替代分频器可容易地经修改以与VCO410组合，且此些替代示范性实施例预期在本发明的范围内。
图6进一步说明替代的示范性实施例，其中VCO 410耦合到混频器620。注意，示范性实施例仅出于说明性目的而展示，且无意将本发明的范围限于所展示的任何特定混频器实施方案。所属领域的技术人员将了解，电路600可适当地经修改以分别实施图1A、图1B、图1C中所展示的电路130、180、190中的任一者。
在图6中，由VCO 410产生的电流I1供应到620中的651、652，且由VCO 410产生的电流I2供应给620中的653、654。差分电流I1-I2与差分电压VRF1-VRF2混频。混频器的输出可取作差分电压Vout1-Vout2。
所属领域的技术人员将了解，电路600可用来在Vout1-Vout2下产生经下变频转换的信号，例如图1B的电路180中所展示。在替代的示范性实施例中，电路600还可容易地应用于以下应用：其中(例如)VCO 410的差分电流I1-I2直接用作LO信号以使用混频器620来上变频转换基带信号VINP-VINN(例如图1C的电路190中所示)。在其它替代示范性实施例中，通过使用电路600提供电路130的块135及150，可使用电路600来在Vout1-Vout2下产生本机振荡器信号(例如图1A的电路130中所示)。此些示范性实施例预期在本发明的范围内。
所属领域的技术人员将了解，为优化例如500及600等电路的设计，优选同时考虑VCO 410及混频器620或分频器520的电路元件的特性。举例来说，用以确定LO 500的性能的电路模拟优选同时考虑VCO 410及二分频模块520，因为所述两个模块的行为通常相互依赖。此外，图4中的电路400的性能可能对混频器620或分频器520之后的任何输出负载级(例如，输出缓冲器)敏感。
图7及图7A说明根据本发明的示范性方法700。注意，所描绘的方法仅出于说明性目的而给出，且无意将本发明的范围限制于明确展示的任何特定方法。进一步注意，除非另有指示，否则所展示的步骤的特定顺序无意为限制性的，且通常所述步骤在顺序上可为可互换的。
在图7中，在步骤710处，使用第一偏压电流对第一晶体管加DC偏压。在示范性实施例中，所述第一晶体管可为(例如)图4中的451。
在步骤712处，使用第二偏压电流对第二晶体管加DC偏压。在示范性实施例中，所述第二晶体管可为(例如)图4中的452。
在步骤714处，使用至少一个栅极电感将第一晶体管栅极耦合到第二晶体管栅极。在示范性实施例中，根据此项技术中众所周知的技术，所述至少一个栅极电感可包括图4中的电感器L3、L4，其可实施为两个串联耦合的电感器，或实施为一个单一线圈。
在步骤716处，可将第一漏极电感耦合到栅极电感。在示范性实施例中，第一漏极电感可对应于图4中的电感L1，且所耦合到的栅极电感可对应于图4中的电感L4。
在步骤718处，可将第二漏极电感耦合到栅极电感。在示范性实施例中，第二漏极电感可对应于图4中的电感L2，且所耦合到的栅极电感可对应于图4中的电感L3。
在图7A中，在步骤720处，可选择将第一晶体管栅极耦合到第二晶体管栅极的可变电容元件的电容。在示范性实施例中，所述可变电容元件可对应于图4中的电容元件C1及C2。
在步骤722处，使用混频器将流入第一及第二漏极电感中的差分电流与另一信号混频，或使用分频器对所述差分电流的频率进行分频，以产生至少一个经分频信号。在示范性实施例中，所述差分电流可对应于图4中的差分电流I1-I2。
在步骤724处，可通过第一及第二偏压电流来对所述混频器或分频器加偏压。
所属领域的技术人员将了解，虽然已参考MOS晶体管(MOSFET)来描述本发明的示范性实施例，但本发明的技术不必限于基于MOSFET的设计，而是可容易地应用于使用双极型结晶体管(或BJT)及/或其它三端跨导装置的替代示范性实施例(未图示)。举例来说，在示范性实施例(未图示)中，图4中的VCO 410可利用BJT而非MOSFET，其中BJT的集极、基极及发射极如分别针对VCO 410中的MOSFET的漏极、栅极及源极所展示而耦合。此外，除非另有指示，否则在本说明书及所附权利要求书中，术语“漏极”、“栅极”及“源极”可涵盖与MOSFET以及其它三端跨导装置(例如BJT)的对应节点相关联的术语的常规含义，所述对应性对于电路设计领域的技术人员来说将是显而易见的。
图8展示可实施本发明的技术的无线通信装置800的设计的框图。在图8中所示的设计中，无线装置800包括收发器820及数据处理器810，数据处理器810具有存储器812以存储数据及程序代码。收发器820包括发射器830及接收器850，其支持双向通信。通常，无线装置800可包括用于任何数目个通信系统及频带的任何数目个发射器及任何数目个接收器。
发射器或接收器可用超外差式架构或直接转换架构来实施。在超外差式架构中，信号在多个级中在射频(RF)与基带之间进行频率转换，例如对于接收器，在一个级中从RF转换到中频(IF)，且接着在另一级中从IF转换到基带。在直接转换架构中，信号在一个级中在RF与基带之间进行频率转换。超外差式架构及直接转换架构可使用不同的电路块且/或具有不同要求。在图8中所展示的设计中，发射器830及接收器850是用直接转换架构来实施。
在发射路径中，数据处理器810处理待发射的数据，并将I及Q模拟输出信号提供给发射器830。在发射器830内，低通滤波器832a及832b分别对I及Q模拟输出信号进行滤波，以去除由先前的数/模转换所造成的非所要的图像。放大器(Amp)834a及834b分别放大来自低通滤波器832a及832b的信号，且提供I及Q基带信号。上变频转换器840用来自发射(TX)本机振荡(LO)信号产生器870的I及Q TX LO信号来上变频转换I及Q基带信号，并提供经上变频转换的信号。滤波器842对经上变频转换的信号进行滤波，以去除由上变频转换所造成的非所要图像以及接收频带中的噪声。功率放大器(PA)844放大来自滤波器842的信号，以获得所要的输出功率电平且提供发射RF信号。所述发射RF信号路由经过双工器或开关846，且经由天线848发射。
在接收路径中，天线848接收由基站发射的信号，并提供所接收RF信号，所接收RF信号路由经由双工器或开关846，并提供给低噪声放大器(LNA)852。所接收的RF信号由LNA 852放大，且由滤波器854滤波以获得合乎需要的RF输入信号。下变频转换器860用来自接收(RX)LO信号产生器880的I及Q RX LO信号来下变频转换所述RF输入信号，并提供I及Q基带信号。I及Q基带信号由放大器862a及862b放大，且进一步由低通滤波器864a及864b滤波以获得提供给数据处理器810的I及Q模拟输入信号。
TX LO信号产生器870产生用于上变频转换的I及Q TX LO信号。RX LO信号产生器880产生用于下变频转换的I及Q RX LO信号。每一LO信号为具有特定基本频率的周期性信号。PLL 872接收来自数据处理器810的定时信息，且产生用以调整来自LO信号产生器870的TX LO信号的频率及/或相位的控制信号。类似地，PLL 882接收来自数据处理器810的定时信息，且产生用以调整来自LO信号产生器880的RX LO信号的频率及/或相位的控制信号。
图8展示实例收发器设计。通常，发射器及接收器中的信号的调节可通过放大器、滤波器、上变频转换器、下变频转换器等中的一个或一个以上级来执行。这些电路块可与图8中所展示的配置不同地布置。此外，图8中未展示的其它电路块也可用以调节发射器及接收器中的信号。还可省略图8中的一些电路块。可在一个或一个以上模拟集成电路(IC)、RF IC(RFIC)、经混频信号IC等上实施整个收发器820或收发器820的一部分。
LO信号产生器870及880可各自包括接收时钟信号并提供分频器输出信号的分频器。所述时钟信号可由压控振荡器(VCO)或一些其它类型的振荡器产生。时钟信号也可称为VCO信号、振荡器信号等。在任何情况下，从分频器获得差分输出信号可为合乎需要的。本发明的技术可容易地应用于LO信号产生器870及880的设计。
在本说明书及所附权利要求书中，将理解，当元件被称为“连接到”或“耦合到”另一元件时，所述元件可直接连接到或耦合到所述另一元件，或可存在介入元件。相比之下，当元件被称为“直接连接到”或“直接耦合到”另一元件时，不存在介入元件。
所属领域的技术人员将理解，可使用多种不同技术及技法中的任一者来表示信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子，或其任何组合来表示可遍及以上描述所引用的数据、指令、命令、信息、信号、位、符号及码片。
所属领域的技术人员将进一步了解，结合本文所揭示的示范性实施例而描述的各种说明性逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为清楚地描绘硬件与软件的这种可互换性，上文已大体在其功能性方面描述了各种说明性组件、块、模块、电路及步骤。将此功能性实施为硬件还是软件取决于特定应用及强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但此些实施决策不应被解释为导致脱离本发明的示范性实施例的范围。
可用经设计以执行本文中所描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其任何组合来实施或执行结合本文中所揭示的示范性实施例而描述的各种说明性逻辑块、模块及电路。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规的处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如DSP与微处理器的组合、多个微处理器的组合、结合DSP核心的一个或一个以上微处理器，或任何其它此类配置。
结合本文所揭示的示范性实施例而描述的方法或算法的步骤可直接以硬件、以由处理器执行的软件模块或以两者的组合来体现。软件模块可驻存在随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。将示范性存储媒体耦合到处理器，使得所述处理器可从所述存储媒体读取信息及将信息写入到所述存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器及存储媒体可驻存在ASIC中。ASIC可驻存在用户终端中。在替代方案中，处理器及存储媒体可作为离散组件驻存在用户终端中。
在一个或一个以上示范性实施例中，可在硬件、软件、固件，或其任何组合中实施所描述的功能。如果实施于软件中，那么可将所述功能作为一个或一个以上指令或代码存储在计算机可读媒体上或经由计算机可读媒体而传输。计算机可读媒体包括计算机存储媒体与通信媒体两者，通信媒体包括促进计算机程序从一处到另一处的传送的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。作为实例而非限制，此计算机可读媒体可包含：RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以运载或存储呈指令或数据结构形式的所要程序代码且可由计算机存取的任何其它媒体。并且，严格地说，可将任何连接均称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程源传输软件，那么同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电及微波等无线技术包括在媒体的定义中。如本文中所使用，磁盘及光盘包括压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘及蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘通过激光以光学方式再现数据。上述各项的组合也应包括在计算机可读媒体的范围内。
提供对所揭示示范性实施例的先前描述是为了使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将容易明白对这些示范性实施例的各种修改，且在不偏离本发明的精神或范围的情况下，本文所界定的一般原理可应用于其它示范性实施例。因此，本发明无意限于本文所展示的示范性实施例，而是将被赋予与本文所揭示的原理及新颖特征一致的最宽范围。
Claims (33)
1.一种包含耦合到混频器的压控振荡器VCO的设备，所述VCO包含：
第一晶体管，其经配置以由第一偏压电流来加DC偏压；
第二晶体管，其经配置以由第二偏压电流来加DC偏压；
至少一个栅极电感，其将所述第一晶体管的栅极耦合到所述第二晶体管的栅极；
第一漏极电感，其以磁性方式耦合到所述至少一个栅极电感，所述第一漏极电感耦合到所述第一晶体管的漏极；
第二漏极电感，其以磁性方式耦合到所述至少一个栅极电感，所述第二漏极电感耦合到所述第二晶体管的漏极；以及
至少一个可变电容，其将所述第一晶体管的所述栅极耦合到所述第二晶体管的所述栅极；所述混频器包含分别耦合到所述第一及第二漏极电感的第一及第二输入节点，所述混频器经配置以由所述第一及第二偏压电流来加偏压，所述至少一个栅极电感由初级线圈形成，所述第一及第二漏极电感由两个次级线圈形成，所述两个次级线圈安放在所述初级线圈内，
其中所述第一漏极电感和所述第二漏极电感分别为混频器提供差分电流输入。
2.根据权利要求1所述的设备，所述混频器经配置以对流经所述第一及第二节点的差分电流与第二信号进行混频以产生混频输出信号，所述第二信号包含所接收射频RF信号。
3.根据权利要求2所述的设备，所述第二信号包含基带信号，所述混频输出信号包含经上变频转换的信号。
4.根据权利要求2所述的设备，所述混频输出信号为本机振荡器信号。
5.根据权利要求1所述的设备，所述至少一个栅极电感包含第一栅极电感及第二栅极电感，所述第一栅极电感将所述第一晶体管的所述栅极耦合到DC电压，所述第二栅极电感将所述第二晶体管的所述栅极耦合到所述DC电压，所述第一栅极电感以磁性方式耦合到所述第二漏极电感，所述第二栅极电感以磁性方式耦合到所述第一漏极电感。
6.根据权利要求2所述的设备，所述第一及第二栅极电感以及所述第一及第二漏极电感由单个变压器形成。
7.根据权利要求1所述的设备，所述至少一个可变电容包含变容器。
8.根据权利要求1所述的设备，所述至少一个可变电容包含可切换电容器组。
9.一种包含耦合到分频器电路的压控振荡器VCO的设备，所述VCO包含：
第一晶体管，其经配置以由第一偏压电流来加DC偏压；
第二晶体管，其经配置以由第二偏压电流来加DC偏压；
至少一个栅极电感，其将所述第一晶体管的栅极耦合到所述第二晶体管的栅极；
第一漏极电感，其以磁性方式耦合到所述至少一个栅极电感，所述第一漏极电感耦合到所述第一晶体管的漏极；
第二漏极电感，其以磁性方式耦合到所述至少一个栅极电感，所述第二漏极电感耦合到所述第二晶体管的漏极；以及
至少一个可变电容，其将所述第一晶体管的所述栅极耦合到所述第二晶体管的所述栅极；所述分频器电路包含分别耦合到所述第一及第二漏极电感的第一及第二输入节点，所述分频器经配置以由所述第一及第二偏压电流来加偏压，所述至少一个栅极电感由初级线圈形成，所述第一及第二漏极电感由两个次级线圈形成，所述两个次级线圈安放在所述初级线圈内，
其中所述第一漏极电感和所述第二漏极电感分别为所述分频器电路提供差分电流输入。
10.根据权利要求9所述的设备，所述分频器电路包含二分频电路，所述二分频电路经配置以对流经所述第一及第二节点的差分电流的频率进行分频，以产生至少一个经分频的电压或电流。
11.根据权利要求10所述的设备，所述二分频电路包含：
耦合到所述第一漏极电感的第一及第二差分对，所述第二差分对经交叉耦合；
耦合到所述第二漏极电感的第三及第四差分对，所述第四差分对经交叉耦合；其中：
所述第一差分对的栅极耦合到所述第四差分对的漏极；
所述第二差分对的漏极耦合到所述第四差分对的所述漏极；
所述第四差分对的栅极耦合到所述第一差分对的漏极；
所述第三差分对的漏极耦合到所述第一差分对的所述漏极；所述经分频的电压或电流包含所述第四差分对的所述漏极之间的第一差分电压，以及所述第一差分对的所述漏极之间的第二差分电压。
12.根据权利要求10所述的设备，所述至少一个经分频的电压或电流包含正同相电压与负同相电压之间的所述差分电压。
13.根据权利要求12所述的设备，所述至少一个经分频的电压或电流进一步包含正正交电压与负正交电压之间的所述差分电压。
14.根据权利要求9所述的设备，所述至少一个栅极电感包含第一栅极电感及第二栅极电感，所述第一栅极电感将所述第一晶体管的所述栅极耦合到DC电压，所述第二栅极电感将所述第二晶体管的所述栅极耦合到所述DC电压，所述第一栅极电感以磁性方式耦合到所述第二漏极电感，所述第二栅极电感以磁性方式耦合到所述第一漏极电感。
15.根据权利要求14所述的设备，所述第一及第二栅极电感以及所述第一及第二漏极电感由单个变压器形成。
16.根据权利要求9所述的设备，所述至少一个可变电容包含变容器。
17.根据权利要求9所述的设备，所述至少一个可变电容包含可切换电容器组。
18.一种产生经混频信号的方法，所述方法包含：
使用第一偏压电流来对第一晶体管加DC偏压；
使用第二偏压电流来对第二晶体管加DC偏压；
使用至少一个栅极电感来将所述第一晶体管的栅极耦合到所述第二晶体管的栅极；
将第一漏极电感以磁性方式耦合到所述至少一个栅极电感，所述第一漏极电感耦合到所述第一晶体管的漏极；
将第二漏极电感以磁性方式耦合到所述至少一个栅极电感，所述第二漏极电感耦合到所述第二晶体管的漏极；
选择将所述第一晶体管的所述栅极耦合到所述第二晶体管的所述栅极的可变电容元件的电容；
使用混频器将流入所述第一及第二漏极电感中的差分电流与另一信号进行混频以产生至少一个经混频信号；以及
使用所述第一及第二偏压电流来对所述混频器加偏压，
其中所述至少一个栅极电感由初级线圈形成，所述第一及第二漏极电感由两个次级线圈形成，且其中所述两个次级线圈安放在所述初级线圈内，且
其中所述第一漏极电感和所述第二漏极电感分别为混频器提供差分电流输入。
19.根据权利要求18所述的方法，所述至少一个栅极电感包含第一栅极电感及第二栅极电感，所述第一栅极电感将所述第一晶体管的所述栅极耦合到DC电压，所述第二栅极电感将所述第二晶体管的所述栅极耦合到所述DC电压，所述将所述第一漏极电感以磁性方式耦合到栅极电感包含将所述第一漏极电感以磁性方式耦合到所述第二栅极电感，所述将所述第二漏极电感以磁性方式耦合到栅极电感包含将所述第二漏极电感以磁性方式耦合到所述第一栅极电感。
20.根据权利要求18所述的方法，所述选择所述电容包含改变变容器上的电压。
21.根据权利要求18所述的方法，所述选择所述电容包含切换电容器组中的电容器。
22.根据权利要求18所述的方法，所述混频包含将流入所述第一及第二漏极电感中的所述差分电流与所接收射频RF信号进行混频。
23.根据权利要求18所述的方法，所述混频包含将流入所述第一及第二漏极电感中的所述差分电流与基带信号进行混频，所述所产生的经混频信号包含经上变频转换的信号。
24.根据权利要求18所述的方法，所述所产生的经混频信号为本机振荡器信号。
25.一种产生经分频信号的方法，所述方法包含：
使用第一偏压电流来对第一晶体管加DC偏压；
使用第二偏压电流来对第二晶体管加DC偏压；
使用至少一个栅极电感来将所述第一晶体管的栅极耦合到所述第二晶体管的栅极；
将第一漏极电感以磁性方式耦合到所述至少一个栅极电感，所述第一漏极电感耦合到所述第一晶体管的漏极；
将第二漏极电感以磁性方式耦合到所述至少一个栅极电感，所述第二漏极电感耦合到所述第二晶体管的漏极；
选择将所述第一晶体管的所述栅极耦合到所述第二晶体管的所述栅极的可变电容元件的电容；
使用分频器将流入所述第一及第二漏极电感中的所述差分电流的频率进行分频以产生至少一个经分频信号；以及
使用所述第一及第二偏压电流来对所述分频器加偏压，
其中所述至少一个栅极电感由初级线圈形成，所述第一及第二漏极电感由两个次级线圈形成，且其中所述两个次级线圈安放在所述初级线圈内，且
其中所述第一漏极电感和所述第二漏极电感分别为分频器提供差分电流输入。
26.根据权利要求25所述的方法，所述对所述频率进行分频包含使用二分频电路来将所述频率除以二。
27.根据权利要求26所述的方法，经分频电压或电流包含正同相电压与负同相电压之间的差分电压。
28.根据权利要求27所述的方法，所述经分频电压或电流进一步包含正正交电压与负正交电压之间的差分电压。
29.一种产生混频信号的设备，所述设备包含：
用于产生具有压控频率的差分压控振荡器VCO输出电流的装置，所述用于产生的装置包含VCO，所述VCO经配置以由至少一个偏压电流来加偏压；以及
用于对所述VCO输出电流与另一信号进行混频的装置，其中所述用于混频的装置经配置以与所述VCO共享所述至少一个偏压电流，所述VCO包含：
第一晶体管；
第二晶体管；
至少一个栅极电感，其将所述第一晶体管的栅极耦合到所述第二晶体管的栅极；
第一漏极电感，其耦合到所述第一晶体管的漏极；
第二漏极电感，其耦合到所述第二晶体管的漏极，其中所述至少一个栅极电感由初级线圈形成，所述第一及第二漏极电感由两个次级线圈形成，且其中所述两个次级线圈安放在所述初级线圈内，
其中所述第一漏极电感和所述第二漏极电感分别为所述用于混频的装置提供差分电流输入。
30.一种产生分频信号的设备，所述设备包含：
用于产生具有压控频率的差分压控振荡器VCO输出电流的装置，所述用于产生的装置包含VCO，所述VCO经配置以由至少一个偏压电流来加偏压；以及
用于对所述VCO输出信号的频率进行分频的装置，其中所述用于分频的装置经配置以与所述VCO共享所述至少一个偏压电流，所述VCO包含：
第一晶体管；
第二晶体管；
至少一个栅极电感，其将所述第一晶体管的栅极耦合到所述第二晶体管的栅极；
第一漏极电感，其耦合到所述第一晶体管的漏极；
第二漏极电感，其耦合到所述第二晶体管的漏极，其中所述至少一个栅极电感由初级线圈形成，所述第一及第二漏极电感由两个次级线圈形成，且其中所述两个次级线圈安放在所述初级线圈内，
其中所述第一漏极电感和所述第二漏极电感分别为分频器提供差分电流输入。
31.一种用于无线通信的装置，所述装置包含：TX LO信号产生器、至少一个基带TX放大器、耦合到所述TX LO信号产生器及所述至少一个基带TX放大器的上变频转换器、耦合到所述上变频转换器的输出的TX滤波器、耦合到所述TX滤波器的功率放大器PA、RX LO信号产生器、RX滤波器、耦合到所述RX LO信号产生器及所述RX滤波器的下变频转换器、耦合到所述RX滤波器的低噪声放大器LNA，以及耦合到所述PA及所述LNA的双工器，所述TX LO信号产生器及RX LO信号产生器中的至少一者包含耦合到分频器的压控振荡器VCO，所述VCO包含：
第一晶体管，其经配置以由第一偏压电流来加DC偏压；
第二晶体管，其经配置以由第二偏压电流来加DC偏压；
至少一个栅极电感，其将所述第一晶体管的栅极耦合到所述第二晶体管的栅极；
第一漏极电感，其以磁性方式耦合到所述至少一个栅极电感，所述第一漏极电感耦合到所述第一晶体管的漏极；
第二漏极电感，其以磁性方式耦合到所述至少一个栅极电感，所述第二漏极电感耦合到所述第二晶体管的漏极；以及
至少一个可变电容，其将所述第一晶体管的所述栅极耦合到所述第二晶体管的所述栅极；所述分频器包含分别耦合到所述第一及第二漏极电感的第一及第二输入节点，所述分频器经配置以由所述第一及第二偏压电流来加偏压，所述至少一个栅极电感由初级线圈形成，所述第一及第二漏极电感由两个次级线圈形成，所述两个次级线圈安放在所述初级线圈内，
其中所述第一漏极电感和所述第二漏极电感分别为分频器提供差分电流输入。
32.一种用于无线通信的装置，所述装置包含TX LO信号产生器、至少一个基带TX放大器、耦合到所述TX LO信号产生器及所述至少一个基带TX放大器的上变频转换器、耦合到所述上变频转换器的输出的TX滤波器、耦合到所述TX滤波器的功率放大器PA、RX LO信号产生器、RX滤波器、耦合到所述RX LO信号产生器及所述RX滤波器的下变频转换器、耦合到所述RX滤波器的低噪声放大器LNA，以及耦合到所述PA及所述LNA的双工器，所述TX LO信号产生器及上变频转换器包含耦合到混频器的压控振荡器VCO，所述VCO包含：
第一晶体管，其经配置以由第一偏压电流来加DC偏压；
第二晶体管，其经配置以由第二偏压电流来加DC偏压；
至少一个栅极电感，其将所述第一晶体管的栅极耦合到所述第二晶体管的栅极；
第一漏极电感，其以磁性方式耦合到所述至少一个栅极电感，所述第一漏极电感耦合到所述第一晶体管的漏极；
第二漏极电感，其以磁性方式耦合到所述至少一个栅极电感，所述第二漏极电感耦合到所述第二晶体管的漏极；以及
至少一个可变电容，其将所述第一晶体管的所述栅极耦合到所述第二晶体管的所述栅极；所述混频器包含分别耦合到所述第一及第二漏极电感的第一及第二输入节点，所述混频器经配置以由所述第一及第二偏压电流来加偏压，所述至少一个栅极电感由初级线圈形成，所述第一及第二漏极电感由两个次级线圈形成，所述两个次级线圈安放在所述初级线圈内，
其中所述第一漏极电感和所述第二漏极电感分别为混频器提供差分电流输入。
33.一种用于无线通信的装置，所述装置包含TX LO信号产生器、至少一个基带TX放大器、耦合到所述TX LO信号产生器及所述至少一个基带TX放大器的上变频转换器、耦合到所述上变频转换器的输出的TX滤波器、耦合到所述TX滤波器的功率放大器PA、RX LO信号产生器、RX滤波器、耦合到所述RX LO信号产生器及所述RX滤波器的下变频转换器、耦合到所述RX滤波器的低噪声放大器LNA，以及耦合到所述PA及所述LNA的双工器，所述RX LO信号产生器及下变频转换器包含耦合到混频器的压控振荡器VCO，所述VCO包含：
第一晶体管，其经配置以由第一偏压电流来加DC偏压；
第二晶体管，其经配置以由第二偏压电流来加DC偏压；
至少一个栅极电感，其将所述第一晶体管的栅极耦合到所述第二晶体管的栅极；
第一漏极电感，其以磁性方式耦合到所述至少一个栅极电感，所述第一漏极电感耦合到所述第一晶体管的漏极；
第二漏极电感，其以磁性方式耦合到所述至少一个栅极电感，所述第二漏极电感耦合到所述第二晶体管的漏极；以及
至少一个可变电容，其将所述第一晶体管的所述栅极耦合到所述第二晶体管的所述栅极；所述混频器包含分别耦合到所述第一及第二漏极电感的第一及第二输入节点，所述混频器经配置以由所述第一及第二偏压电流来加偏压，所述至少一个栅极电感由初级线圈形成，所述第一及第二漏极电感由两个次级线圈形成，所述两个次级线圈安放在所述初级线圈内，
其中所述第一漏极电感和所述第二漏极电感分别为混频器提供差分电流输入。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/363,911 | 2009-02-02 | ||
| US12/363,911 US8031019B2 (en) | 2009-02-02 | 2009-02-02 | Integrated voltage-controlled oscillator circuits |
| PCT/US2010/022937 WO2010093530A2 (en) | 2009-02-02 | 2010-02-02 | Integrated voltage-controlled oscillator circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102301587A CN102301587A (zh) | 2011-12-28 |
| CN102301587B true CN102301587B (zh) | 2016-11-30 |
Family
ID=
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356602B1 (en) * | 1998-05-04 | 2002-03-12 | Trimble Navigation Limited | RF integrated circuit for downconverting a GPS signal |
| US7107035B2 (en) * | 2002-09-26 | 2006-09-12 | Kabushiki Kaisha Toshiba | Frequency converter and radio communication apparatus |
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356602B1 (en) * | 1998-05-04 | 2002-03-12 | Trimble Navigation Limited | RF integrated circuit for downconverting a GPS signal |
| US7107035B2 (en) * | 2002-09-26 | 2006-09-12 | Kabushiki Kaisha Toshiba | Frequency converter and radio communication apparatus |
Non-Patent Citations (3)
| Title |
|---|
| 《A 1-V, 9.7mW CMOS Frequency Synthesizer for WLAN 802.11a Transceivers》;Lincoln L. K. Leung et al.;《2005 Symposium on VLSI Circuits Digest of Technical Papers》;20051231;第252-255页 * |
| 《A Low-Power Oscillator Mixer in 0.18-μm CMOS Technology》;To-Po Wang et al.;《IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES》;20060131;第54卷(第1期);第89页右栏倒数第9行至第90页左栏，图3 * |
| 《Q-Enhanced 5GHz CMOS VCO Using 4-port Transformer》;Young Jae Lee et al.;《Silicon Monolithic Integrated Circuits in RF Systems, 2007 Topical Meeting on》;20071231;第121页，图5 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102356551B (zh) | 基于变压器的互补金属氧化物半导体(cmos)振荡器 | |
| US8031019B2 (en) | Integrated voltage-controlled oscillator circuits | |
| RU2416132C2 (ru) | Катушка переменной индуктивности в интегральном исполнении | |
| CN102483984B (zh) | 可切换电感器网络 | |
| CN100461618C (zh) | 对称化压控振荡器系统 | |
| Zhang et al. | Analysis and design of ultra-wideband mm-wave injection-locked frequency dividers using transformer-based high-order resonators | |
| CN100471038C (zh) | 变压器耦合正交调谐振荡器 | |
| CN102439847B (zh) | 具有平衡i/q变压器的接收器 | |
| CN101212198B (zh) | 压控振荡器 | |
| US20110148535A1 (en) | Voltage controlled oscillator | |
| CN104488191B (zh) | 无源混频器电路中改进的线性度 | |
| US20080284534A1 (en) | Oscillator | |
| EP2769466B1 (en) | Voltage controlled oscillators having low phase noise | |
| US20130106553A1 (en) | Single differential transformer core | |
| CN102412785A (zh) | 一种带有变压器型噪声滤波器的振荡器 | |
| KR20050053779A (ko) | 순환형 기하구조 발진기들 | |
| CN104798149A (zh) | 共享变压器中的端口隔离 | |
| CN102301587B (zh) | 集成压控振荡器电路 | |
| Hu | Flicker noise upconversion and reduction mechanisms in RF/millimeter-wave oscillators for 5G communications | |
| Xu et al. | A 0.85 mm 2 51%-Efficient 11-dBm Compact DCO-DPA in 16-nm FinFET for Sub-Gigahertz IoT TX Using HD 2 Self-Suppression and Pulling Mitigation | |
| Wu et al. | An Enhanced Class-F Dual-Core VCO With Common-Mode-Noise Self-Cancellation and Isolation Technique | |
| US20140347117A1 (en) | Impedance transformer for use with a quadrature passive cmos mixer | |
| Cheema et al. | A low‐power 802.11 ad compatible 60‐GHz phase‐locked loop in 65‐nm CMOS | |
| Aparicio Joo | Frequency generation techniques for integrated applications | |
| Batabyal et al. | A 0.065 mm 2 Inductive Coupling Based Dual Core mm-Wave VCO With 183 dBc/Hz FoMT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161130 Termination date: 20220202 |