CN100471036C - 片上cmos数控互补型低噪声lc振荡器 - Google Patents

Abstract

本发明属于无线通信系统收发机芯片设计技术领域，其特征在于：采用数字控制的新颖的互补型MOS变容管对来构成数控LC振荡器，从而减小振荡器的相位噪声和杂散，同时提高振荡器的调频精度，相比于已有方法，本发明所提出的方法能够有效的提高片上CMOS振荡器的性能并降低振荡器的功耗，同时有助于降低接收机的制造成本和功耗。

Description

片上CMOS数控互补型低噪声LC振荡器

技术领域

本发明涉及一种新型的片上CMOS数字控制互补结构低噪声LC振荡器，特别适用于无线通信系统收发机CMOS集成芯片的设计。

背景技术

个人通信市场的迅速发展要求通信系统的个人手持终端日益向着低成本、低功耗、小型化、支持多种模式工作等方向发展，而要达到以上要求的唯一途径就是收发机芯片的集成化，实现所谓的片上系统(SOC：System On Chip)，即尽可能地将收发机的射频、模拟和数字模块集成在一个芯片上，同时尽可能地减少片外分立元件的数量。随着CMOS集成电路工艺尺寸的不断缩小，数字电路的集成化程度越来越高，而与此同时，芯片电源电压的不断降低给传统的射频和模拟电路设计带来了越来越大的挑战。

压控振荡器(VCO：Voltage Controlled Oscillator)通常应用在锁相环频率综合器中，是构成通信收发机射频前端的关键模块。传统的CMOS压控振荡器分为两种，一种是压控LC振荡器，它采用模拟电压控制的变容管与电感构成LC振荡回路，它的缺点是其性能容易随着电源电压的不断降低而变差，在构成片上系统时来自其它数字模块的衬底耦合噪声会显著恶化它的噪声性能，另外也不能直接用数字信号控制它的输出振荡频率，因此，传统的压控LC振荡器不能够适应当前系统集成和深亚微米工艺的要求；另一种压控振荡器是由反相器链组成的环形振荡器，其缺点是相位噪声和杂散较大，输出振荡频率精度较低，不能满足当前无线通信收发机的要求。另外，为了降低芯片成本，提高产品的市场竞争力，要求未来的收发机芯片尽可能地支持多种模式工作，比如能够同时支持TD-SCDMA和PHS两种系统的双模收发机芯片，同时支持802.11a/b/g的WLAN收发机芯片等，这样就对收发机的各个组成模块提出了更高的要求。对于压控振荡器来说，多种模式工作就要求它能够满足多种系统的噪声性能，具有更宽的频率调节范围和更灵活的电路结构，这些都给传统的压控振荡器设计带来了很大的挑战。

近年来，采用数字方法实现传统的射频模块的功能开始成为人们研究的热点，先后有一些研究机构提出了一类新颖的基于LC振荡回路的CMOS数控LC振荡器，它们利用输入数字信号来控制LC振荡回路的电容值，从而达到能够直接用数字信号控制振荡器输出频率的目的，因而被称作数控LC振荡器(DCO：Digital Controlled LC Oscillator)。这种数控LC振荡器的性能较好，对于电源电压的降低不敏感，利用它可以方便的构成易于片上集成的全数字锁相环，因而非常符合当前深亚微米工艺和系统集成化的发展趋势。美国TI公司所提出的数控LC振荡器采用了∑△调制技术来提高输出频率的精度并降低相位噪声；德国的Infineon公司采用了一个较大规模的MOS变容管矩阵来实现数控LC振荡器。但是，上述振荡器的共同缺点是其频率调节精度和相位噪声、杂散等性能严重依赖于所选择的CMOS制造工艺，TI公司的数控LC振荡器只有在成本较高的130nm和90nm工艺下才能取得相对较好的性能，而Infineon公司的数控LC振荡器则采用了当前最昂贵的65nm工艺，这将大大提高芯片制造的成本。同时，为了满足无线通信收发机对振荡器相位噪声的苛刻要求，目前的数控LC振荡器往往需要消耗较大的功耗。

综上所述，传统的压控振荡器并不适合当前深亚微米工艺和系统集成化的发展趋势，并且在实现现代无线通讯收发机芯片时将会面临越来越多的困难；而已有的数控LC振荡器的性能对于制造工艺的依赖程度较强，功耗较大，并不能完全满足现代无线通信收发机低成本低功耗的要求。

发明内容

本发明的目的在于提供一种片上CMOS数控互补型低噪声LC振荡器，该振荡器可以在不同的制造工艺下取得几乎相同的性能，或者可以在消耗相同的功耗时取得更好的振荡器性能，因而它可以更灵活的适用于各种无线通信收发机系统芯片的设计中，并有助于得到更低的制造成本和功耗。

片上CMOS数控互补型低噪声LC振荡器，其特征在于，含有：第1耦合对管PM1和PM2，第2耦合对管NM1和NM2以及LC振荡回路，其中：

所述第1耦合对管中，PM1管和PM2管的源极相连后经过一个电流偏置的电流源连接到电源电压VDD；

所述第2耦合对管中，NM1管和NM2管的源极相连后接地；

在所述第1耦合对管和第2耦合对管之间，PM1管的漏极、PM2管的栅极、NM1管的漏极、NM2管的栅极彼此相连后，构成所述片上CMOS数控互补型低噪声LC振荡器的一个输出端outP；PM2管的漏极、PM1管的栅极、NM2管的漏极、NM1管的栅极彼此相连后，构成所述LC振荡器的另一个输出端outN；

所述LC振荡回路并联于所述片上CMOS数控互补型低噪声LC振荡器的outP、outN两个输出端之间，由差分电感和变容控制电路并联构成，其中：

所述的变容控制电路由相互之间都并联于所述的outP、outN两端且各自带有接口电路的金属-绝缘体-金属开关电容阵列、捕捉模式MOS电容阵列、整数部分的锁定模式MOS电容阵列以及分数部分的锁定模式MOS电容阵列组成，所述各个组成部分在各自的数字信号控制下分别改变各自的电容值，从而改变接入LC振荡回路的总电容值，并相应的改变输出振荡频率，其中：

所述金属-绝缘体-金属开关电容阵列是一个在所述LC振荡器启动后首先要执行的工艺-电压-温度校准模式中所使用的电路结构，由接口电路和开关电容阵列构成。所述接口电路的输入是一组二进制的工艺-电压-温度校准模式所使用的数字控制信号，用PVT[5:0]表示，由PVT0～PVT5共6个信号组成，该接口电路的输出是一组开关控制信号，用P[5:0]表示，由P0～P5共6个信号组成；所述开关电容阵列是由6个开关电容对并联而成的一组差分开关电容对，每一个开关电容对中的电容采用金属-绝缘体-金属电容，所述电容对的电容值根据所述开关控制信号P[5:0]中各开关控制信号的序号按照6位二进制数的顺序依次排列，所述开关控制信号P[5:0]是通过在每一开关电容对中间串连着的一个MOS开关来对每一开关电容对进行开闭而实施控制的；

所述捕捉模式MOS电容阵列工作时振荡器执行捕捉模式，使输出振荡频率处于所要求的频道上；在该捕捉模式以及后面的锁定模式中，均采用了差分PMOS单元变容管对构成所述的捕捉模式MOS电容阵列以及锁定模式MOS电容阵列中的变容管，所述差分PMOS单元变容管对，由两个相同尺寸的PMOS管M1、M2组成，所述M1管、M2管的衬底相连后接电源电压VDD，M1管、M2管各自的源极和漏极相连后接数字变容控制信号，而M1管的栅极和M2管的栅极分别作为差分PMOS单元变容管对的输出连接所述数控LC振荡器的outP、outN端；

所述捕捉模式MOS电容阵列由一个行接口电路、一个列接口电路和一个16×16的MOS电容矩阵构成，该捕捉模式电容阵列有8位锁定模式数字控制信号，用ACQ[7:0]表示，其中的高4位信号ACQ[7:4]通过所述列接口电路产生ACQ[7:4]所对应的温度计码，即列选信号C[15:0]和行选使能信号N[15:0]，所述的ACQ[7:4]与C[15:0]、N[15:0]的关系如下表所示:

附表1ACQ[7:4]与C[15:0]、R[15:0]之间的对应关系

 

ACQ[7:4]	C[15:0]	N[15:0]
			0000	0000_0000_0000_0000	0000_0000_0000_0001
0001	0000_0000_0000_0001	0000_0000_0000_0010

 

0010	0000_0000_0000_0011	0000_0000_0000_0100
			0011	0000_0000_0000_0111	0000_0000_0000_1000
0100	0000_0000_0000_1111	0000_0000_0001_0000
			0101	0000_0000_0001_1111	0000_0000_0010_0000
0110	0000_0000_0011_1111	0000_0000_0100_0000
			0111	0000_0000_0111_1111	0000_0000_1000_0000
1000	0000_0000_1111_1111	0000_0001_0000_0000
			1001	0000_0001_1111_1111	0000_0010_0000_0000
1010	0000_0011_1111_1111	0000_0100_0000_0000
			1011	0000_0111_1111_1111	0000_1000_0000_0000
1100	0000_1111_1111_1111	0001_0000_0000_0000
			1101	0001_1111_1111_1111	0010_0000_0000_0000
1110	0011_1111_1111_1111	0100_0000_0000_0000
			1111	0111_1111_1111_1111	1000_0000_0000_0000

而低4位信号ACQ[3:0]通过行接口电路产生ACQ[3:0]所对应的温度计码，即行选信号R[15:0]。所述列选信号C[15:0]、行选使能信号N[15:0]以及行选信号R[15:0]分别送往所述的16×16的MOS电容矩阵的列和行；所述16×16MOS电容矩阵中的MOS电容单元由1个并联于所述outP、outN两端的差分PMOS单元变容管对及其解码电路组成，该解码电路的逻辑表达式为

CtrlA＝C+(N*R)，                        (1)

其中CtrlA是数字变容控制信号，所述解码电路的输出端与所述1个差分PMOS单元变容管对中各PMOS管的源极、漏极相连，该各PMOS管的衬底接电源VDD，而栅极分别接outP、outN两端；

所述整数部分的以及分数部分的锁定模式MOS电容阵列均采用互补型MOS变容管对，所述互补型MOS变容管对由第一组差分PMOS变容管对和第二组差分PMOS变容管对组成，第一组PMOS变容管对的尺寸要大于第二组。该互补型MOS变容管对中所有MOS管的衬底相连后接电源电压VDD，而在两组中各差分PMOS变容管对两端的栅极分别作为该互补型MOS变容管对的输出连接到所述数控LC振荡器的outP、outN端，第一组差分PMOS变容管对中MOS管的源极和漏极相连后接数字变容控制信号，第二组差分PMOS变容管对中MOS管的源极和漏极相连后接数字变容控制信号的反相互补信号；

所述整数部分的锁定模式MOS电容阵列由一个接口电路和一个互补型MOS变容管对阵列构成。该接口电路的输入为6位锁定模式数字控制信号的整数部分，用Lock_I[5:0]表示，接口电路的输出是各为32位的锁定模式整数部分变容控制信号I[31:0]以及其反相互补信号I_N[31:0]。所述I[31:0]是Lock_I[5:0]的温度计码表示形式，I_N[31:0]是I[31:0]的反相互补信号，两者之间的关系为

I_N[31:0]＝I[31:0]，                       (2)

所述I[31:0]用于控制第一组差分PMOS变容管对阵列中的各相互并联的PMOS差分变容管对，I_N[31:0]用于控制第二组差分PMOS变容管对阵列中的各相互并联的差分PMOS变容管对；

所述分数部分的锁定模式MOS电容阵列由一个数字∑△调制器和另一个互补型MOS变容管对阵列构成。所述数字∑△调制器的输入是一组8位的锁定模式数字控制信号的分数部分，用Lock_F[7:0]表示，该数字∑△调制器的输出是一串3位的高速率的整数∑△调制信号F[2:0]及其反相互补信号F_N[2:0]，两者之间的关系为

F_N[2:0]＝F[2:0]，                        (3)

所述F[2:0]以及F_N[2:0]信号分别控制所述的分数部分互补型MOS变容管对阵列中的第一组差分PMOS变容管对阵列A和第二组差分PMOS变容管对阵列B，使得所述阵列A、B中各个相互并联的PMOS单元变容管对各自分别在高、低两个电容状态之间高速翻转，从而使所述LC振荡回路输出信号的频率也随之高速地在几个频率之间跳转，这样产生的振荡信号在所设定的时间段内的平均周期就等于锁定模式数字控制信号的分数部分所指定的输出振荡周期，分数部分所对应的输出振荡频率也由此确定。所述F[2:0]与Lock_F[7:0]之间的关系由下述Z域传输函数确定：

$F\left(z\right)=\mathrm{Lock}\_F\left(z\right)\·\frac{z^{-1}(2-2.5z^{-1}+z^{-2})}{1-z^{-1}+0.5z^{-2}}+Q\left(z\right)\·\frac{{(1-z^{-1})}^3}{1-z^{-1}+0.5z^{-2}},---\left(4\right)$

其中Lock_F(z)为输入锁定模式数字控制信号的分数部分的z域表示，F(z)为∑△调制器输出控制信号的z域表示，Q(z)为量化器产生的量化噪声的z域表示。

本发明所解决的技术问题是：针对现有CMOS压控振荡器以及数控LC振荡器的不足，提出了一种采用新颖的互补型MOS变容管对的CMOS数控低噪声LC振荡器，它结合了已有数控LC振荡器的优点并在此基础上进行了改进，其创新点主要是采用了新颖的互补型MOS变容管对，从而使得该振荡器可以在不同的制造工艺下取得相同的性能，或者可以在消耗相同的功耗时取得更好的振荡器性能，因而它可以更灵活的适用于各种无线通信收发机系统芯片的设计中并有助于得到更低的制造成本和功耗。电路仿真表明，本方案所提出的数字控制互补型低噪声LC振荡器可以在相同工艺下得到比目前已有的其他方法更低的相位噪声和杂散，以及更高的调频精度和更低的功耗。

附图说明

图1显示了该CMOS数控互补型低噪声LC振荡器的典型整体结构。

图2显示了该变容控制电路的组成结构以及与图1的连接方式。

图3显示了该变容控制电路的工作方式。

图4显示了MIM开关电容阵列以及所使用的MOS开关的电路结构。

图5显示了捕捉模式MOS电容阵列的电路结构图。

图6显示了捕捉模式和锁定模式中所使用的差分PMOS单元变容管对的联接方式。

图7显示了本发明所应用的差分PMOS单元变容管对工作时的变容管电容值-栅漏偏置电压曲线。

图8显示了图5中所使用的MOS电容单元的电路结构图。

图9显示了锁定模式中所使用的互补型MOS变容管对的电路结构图。

图10显示了整数部分的锁定模式MOS电容阵列的电路结构图。

图11显示了分数部分的锁定模式MOS电容阵列的电路结构图。

图12显示了该变容控制电路所采用的单级三阶前馈(FF3)结构数字∑△调制器的z域结构图。

图13比较了本发明所提出的方法和已有方法在其他条件均相同的情况下LC数控振荡器输出信号的相位噪声的单边功率谱密度。

具体实施方式

本发明的技术解决方案是：对于常用的压控LC振荡器的电路结构加以改进，通过输入数字信号离散地控制LC振荡回路的电容值，从而输出指定的振荡频率。在LC振荡回路中，振荡频率由下式决定：

$f_{\mathrm{out}}=\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LC}}},---\left(1\right)$

其中f_out为LC振荡回路的振荡频率，L为回路电感值，C为回路电容值。由式(1)可见，如果能够按照输入的数字信号相对应地改变振荡回路中的电容值，就可以得到指定的输出振荡频率。数控LC振荡器的典型电路结构如图1所示，VDD为电源电压，由差分电感和变容控制电路组成LC振荡回路。变容控制电路在输入数字控制信号的作用下改变接入LC振荡回路的电容值，从而在outP与outN两端得到与控制信号相对应的差分输出振荡频率。CMOS耦合对管NM1-NM2、PM1-PM2用来提供维持LC回路振荡所需的负阻，图1中的电流源用来为电路提供直流偏置。图1中的负阻电路、电流源以及电流源偏置电路的设计与传统的压控LC振荡器相同。

变容控制电路的组成结构以及与整体电路的连接关系如图2所示，它由MIM开关电容阵列、捕捉模式MOS电容阵列、整数部分的锁定模式MOS电容阵列、分数部分的锁定模式MOS电容阵列四部分组成，各部分均与图1中的outP和outN两端相连(各部分的具体连接方式见图4，图5，图10，图11)，各部分在各自的数字控制信号的作用下分别改变各自在outP和outN两端所并联的电容值，从而改变接入LC振荡回路的总电容值并改变输出振荡频率。为了达到较宽的频率调节范围和较细的频率调节精度，本发明采用了三模递进的工作方式来逐级得到数字控制信号所指定的振荡频率，其工作方式如图3所示，在数控LC振荡器启动后，它首先工作在模式1：PVT(工艺-电压-温度)校准模式，通过输入PVT校准模式数字控制信号改变MIM开关电容阵列的电容值，对振荡频率由于制造工艺、电源电压、环境温度等因素引起的波动进行校准，使振荡器工作在所要求的频率范围内。通常，模式1的调频范围在500MHz以上，调频精度在10MHz左右。然后，振荡器开始工作在模式2：ACQ捕捉模式，通过输入捕捉模式数字控制信号，使振荡器工作在所要求的频道上。通常，模式2的调频范围在100MHz左右，调频精度在400kHz左右。最后，振荡器开始工作在模式3：Lock锁定模式，通过输入锁定模式数字控制信号(包括整数部分与分数部分)，使振荡器工作在所要求的频率点上。通常，模式3的调频范围在10MHz左右，调频精度在1kHz以内。

模式1(PVT校准模式)的电路结构如图4所示，其电路由按照二进制权重组成的一组MIM开关电容阵列及其接口电路组成。接口电路的功能是根据输入的二进制数字控制信号PVT[5:0]产生一组高电平或低电平的开关控制信号P[5:0]，并且作为缓冲器，减小耦合到数字控制线上的外部噪声。MIM开关电容通过在差分MIM电容对中间串连一个由开关控制信号P[5:0]控制的MOS开关组成，每一个MIM电容对的两端均分别连接到outP和outN。MIM开关电容对的数目根据系统需要选定，MIM电容对的电容值按照二进制数顺序依次排列。假设MIM开关电容对的单位电容值为C，则由二进制开关控制信号的最低位P[0]所控制的MIM电容对的电容值为C，由次低位P[1]所控制的电容对的电容值为2C，P[2]所控制的电容对的电容值为4C，...，最高位P[5]所控制的电容对的电容值为64C。MOS开关的电路结构如图4所示，在开关控制信号P[k]的作用下，可以使开关处于打开或者关闭状态，从而改变接入LC振荡回路的电容值。当P[k]为高电平时，开关导通，将开关两边的MIM电容接入outP和outN两端，相当于增加了LC振荡回路的电容值；当P[k]为低电平时，开关截止，将开关两边的MIM电容与outP、outN两个节点断开，相当于减小了LC振荡回路的电容值。

模式2为ACQ捕捉模式，其输入数字控制信号为8位二进制信号ACQ[7:0]。捕捉模式MOS电容矩阵的电路结构如图5所示。为了提高频率调节的精度，在模式2中采用了MOS电容组成数控电容矩阵。

在捕捉模式和后面的锁定模式中均采用了差分PMOS单元变容管对来构成基本变容单元，每一个差分PMOS单元变容管对由一对相同尺寸的PMOS管组成，其电路连接方式如图6所示，其中M1和M2为PMOS单元变容管，该M1管、M2管的衬底相连后接电源电压VDD，M1管、M2管各自的源极和漏极相连后接数字变容控制信号，而M1管的栅极和M2管的栅极分别作为差分PMOS单元变容管对的输出连接振荡器的outP、outN端。通过将PMOS变容管的衬底接到电源电压上(见图6)，可以使PMOS变容管只工作在耗尽区和反型区两个区域(对应于变容管的低电容区和高电容区)，并且使变容管的低电容区足够平坦，从而降低了变容管对于噪声的敏感度。由输入数字变容控制信号控制PMOS变容管对中两个变容管的源极和漏极的偏置电压，使得变容管对只工作在高低两种电容状态(如图7中的椭圆区域所示)，由图7中的仿真曲线可见，在这两个区域中PMOS变容管对的电容-电压曲线非常平坦，因而本发明中的数控振荡器对于噪声和电源电压波动均不敏感，仿真表明，该振荡器在相同功耗下能够得到比传统的压控振荡器和其他数控LC振荡器低很多的相位噪声。

为了使振荡器具有较宽的频率调节范围，要求捕捉模式数字控制信号的位数较高(通常应该取8位以上)。在图5的例子中，捕捉模式控制信号ACQ设定为8位。为了在捕捉模式下得到较好的调频线性度，需要所控制的每个差分PMOS单元变容管对具有相同的权值，这样就需要256个差分PMOS变容管对以及256条电容控制线，这将给芯片版图的布局布线带来很大的困难。为了简化电路的复杂度，在本发明中，采用了图5所示的MOS电容矩阵，该矩阵由256个MOS电容单元以及它们的接口电路组成，其中256个MOS电容单元排列为一个16×16的MOS电容矩阵。接口电路的功能是根据输入的二进制数字控制信号ACQ[7:0]产生相应的MOS电容单元的控制信号C[15:0]、N[15:0]、R[15:0]，并且作为缓冲器，减小耦合到数字控制线上的外部噪声。假设输入的8位捕捉模式数字控制信号表示为ACQ[7:0]，其高4位信号ACQ[7:4]通过接口电路产生列选信号C[15:0]和行选使能信号N[15:0]，其低4位信号ACQ[3:0]通过另一个接口电路产生行选信号R[15:0]。MOS电容单元的结构如图8所示，它由1个一定尺寸的差分PMOS变容管对及其解码电路组成，解码电路的逻辑表达式为

CtrlA＝C+(N*R)，                     (2)

其中C为列选信号，N为行选使能信号，R为行选信号，CtrlA为差分PMOS单元变容管对的数字变容控制信号，当CtrlA为高电平时，MOS电容单元中的差分PMOS变容管对工作在高电容区，当CtrlA为低电平时，变容管对工作在低电容区。这样，接口电路根据输入控制信号ACQ的具体值，产生相应的MOS电容矩阵控制信号C、N和R，在解码电路的作用下产生每个MOS电容单元各自的变容控制信号CtrlA，使每个MOS电容单元中的差分PMOS变容管对工作在高电容状态或者低电容状态。

假如捕捉模式数字控制信号ACQ[7:0]的取值为0010_0011，通过接口电路和解码器的作用，将使得MOS电容矩阵中的第1列和第2列共32个MOS电容单元，第3列的3个MOS电容单元工作在高电容状态，其余单元则工作在低电容状态，从而得到相应的输出振荡频率。MOS电容单元中的差分PMOS变容管对的两个栅极分别与数控振荡器的outP和outN相连。这样，就将一个含有256个变容管对和256条变容控制线的大规模MOS电容阵列化简为256个MOS电容单元组成的，仅含有32条电容控制线(其中C与N共用16条，R为16条)的MOS电容矩阵，从而简化了控制线的数目和电路复杂度。

采用互补型MOS变容管对能够减小相位噪声和杂散，并提高调频精度和降低功耗的原理如下所述。在数控LC振荡器中，假设锁定模式下振荡频率为f，LC振荡回路的总电容值为C，MOS变容管能够达到的最小变容精度为△C，则锁定模式下所能得到的调频精度△f_res可以表示为(可参考文献R.Staszews ki，et al.“A first multigigahertz digitally controlledoscillator for wireless applications(应用于无线通信的首个GHz数控振荡器)，”IEEE Trans.MTT，Vol.51，No.11，Nov.2003，pp.2154-2164.)：

$\mathrm{\Δ}{f}_{\mathrm{res}}=f\·\frac{\mathrm{\ΔC}}{2C}---\left(3\right)$

假设数控LC振荡器中∑△调制器的工作频率为f_dth，则振荡器在频偏为Δf处由于量化噪声所引起的相位噪声的单边功率谱密度为(可参考文献R.Staszewski，et al.“A first RFDigitally-Controlled Oscillator for Mobile Phones(应用于移动电话的首个数控射频振荡器)，”in Proc.IEEE Radio Frequency Integrated Circuits Symp.，June 2005，pp.119-122)：

$L\left\{\mathrm{\Δf}\right\}=\frac{1}{12}\·{\left(\frac{\mathrm{\Δ}{f}_{\mathrm{res}}}{\mathrm{\Δf}}\right)}^2\·\frac{1}{f_{\mathrm{dth}}}\·{\left(2\sin \frac{\mathrm{\π\Δf}}{f_{\mathrm{dth}}}\right)}^{2n}---\left(4\right)$

其中n为∑△调制器的阶数。另外，振荡器输出频率的杂散大小也正比于△f_res(可参考文献R.Staszewski，et al.“A first multigigahertz digitally controlled oscillator for wirelessapp lications(应用于无线通信的首个GHz数控振荡器)，”IEEE Trans.MTT，Vol.51，No.11，Nov.2003，pp.2154-2164.)。

由上述可知，振荡器可以达到的调频精度△f_res越小，其相位噪声和杂散就越小。而由(3)可知，MOS变容管能够达到的最小变容精度△C与△f_res成正比。在已有的数控LC振荡器中，△C均由制造工艺所能得到的最小MOS管尺寸所决定。假设工艺所能得到的最小尺寸的差分PMOS单元变容管对工作在高电容区时的电容值为

工作在低电容区时的电容值为

这样，在该工艺下能够得到的最小电容差△C_min可表示为：

$\mathrm{\Δ}{C}_{\min }=C_{\min }^{\mathrm{high}}-C_{\min }^{\mathrm{low}}---\left(5\right)$

因此，已有的数控LC振荡器为了得到较好的性能，就需要采用价格昂贵的深亚微米工艺，如90nm，65nm CMOS工艺等；而在一定工艺下，为了得到较好的相位噪声和杂散，往往必须以消耗更多的功耗为代价。

所述锁定模式MOS电容阵列的整数部分和分数部分中，均采用了本专利所提出的新型互补型MOS变容管对，从而可以在相同工艺下得到更小的变容精度△C。如图9所示，所述互补型MOS变容管对由一组较大尺寸的差分PMOS变容管对A(由M1和M2构成)和另一组较小尺寸的差分PMOS变容管对B(由M3和M4构成)组成，该互补型MOS变容管对中所有MOS管的衬底相连后接电源电压VDD，差分PMOS变容管对两端的栅极分别作为互补型MOS变容管对的输出连接所述数控LC振荡器的outP、outN端，较大尺寸的差分PMOS变容管对A中MOS管的源极和漏极相连后接数字变容控制信号FCW，较小尺寸的差分PMOS变容管对B中MOS管的源极和漏极相连后接数字变容控制信号的反相互补信号FCW。假设变容管对A工作在高电容区时的电容值为C_A ^high，工作在低电容区的电容值为C_A ^low；变容管对B工作在高电容区时的电容值为C_B ^high，工作在低电容区的电容值为C_B ^low；假设数字变容控制信号为FCW；数字变容控制信号的反相互补信号为FCW，当FCW值为1时，互补型MOS变容管对的总电容

为：

$C_{\mathrm{total}}^{\mathrm{high}}=\mathrm{FCW}\·C_A+\stackrel{\‾}{\mathrm{FCW}}\·C_B=1\·C_A+0\·C_B=C_A^{\mathrm{high}}+C_B^{\mathrm{low}}---\left(6\right)$

当FCW为0时，互补型MOS变容管对的总电容

为：

$C_{\mathrm{total}}^{\mathrm{low}}=\mathrm{FCW}\·C_A+\stackrel{\‾}{\mathrm{FCW}}\·C_B=0\·C_A+1\·C_B=C_A^{\mathrm{low}}+C_B^{\mathrm{high}}---\left(7\right)$

所以，互补型MOS变容管对的变容精度△C_total为：

$\mathrm{\Δ}{C}_{\mathrm{total}}=(C_A^{\mathrm{high}}+C_B^{\mathrm{low}})-(C_A^{\mathrm{low}}+C_B^{\mathrm{high}})$

      $=(C_A^{\mathrm{high}}-C_A^{\mathrm{low}})-(C_B^{\mathrm{high}}-C_B^{\mathrm{low}})=\mathrm{\Δ}{C}_A-\mathrm{\Δ}{C}_B---\left(8\right)$

这样，通过合理的设置单元变容管对A和B的尺寸，从而得到合适的△C_A和△C_B，就可以使所得到的变容精度△C_total小于工艺所能达到的最小电容精度△C_min，从而得到更小的相位噪声和杂散，以及更高的调频精度和更低的功耗。

在整数部分的锁定模式MOS电容阵列中，锁定模式控制信号的整数部分有6位，表示为Lock_I[5:0]，如附图10所示，该信号通过一个接口电路产生所要求的锁定模式整数部分控制信号I[31:0]和I_N[31:0]，I[31:0]是Lock_I[5:0]的温度计码表示形式，I_N[31:0]是I[31:0]的反相互补信号，两者之间的关系为

I_N[31:0]＝I[31:0]，                   (9)

所述I[31:0]以及I_N[31:0]共同控制图10中所示的互补型MOS变容管对阵列中相对应的MOS变容管对；

在所述分数部分的锁定模式MOS电容阵列中，采用了∑△调制的原理来提高频率调节的精度，如附图11所示，锁定模式控制信号的分数部分有8位，表示为Lock_F[7:0]，该信号通过一个数字∑△调制器，产生一串整数∑△调制信号F[2:0]及其反相互补信号F_N[2:0]，两者之间的关系为

F_N[2:0]＝F[2:0]，                     (10)

所述F[2:0]以及F_N[2:0]共同控制图11中所示的互补型MOS变容管对阵列中相对应的MOS变容管对，使得各个差分PMOS变容管对分别在高低两个电容状态之间高速翻转，从而使LC振荡回路输出信号的频率也随之高速地在几个频率之间跳转，由∑△调制的基本原理可知(可参考文献B.Miller and B.Conley，“A multiple modulator fractional divider(一种多极调制分数分频器)，”IEEE Trans.Instrum.Meas.，vol.40，pp.578-593，June 1991以及文献R.Staszewski，et al.“A first multigigahertz digitally controlled oscillator for wirelessapplications(应用于无线通信的首个GHz数控振荡器)，”IEEE Trans.MTT，Vol.51，No.11，Nov.2003，pp.2154-2164.)，这样产生的振荡信号在一段时间内的平均周期就等于锁定模式数字控制信号的分数部分所指定的输出振荡周期，该振荡周期具有很高的精度。由于振荡信号的周期和频率之间具有如下关系:

$f=\frac{1}{T},---\left(11\right)$

其中f为振荡频率，T为振荡周期。这样产生的振荡信号在所设定的时间段内的平均周期就等于锁定模式数字控制信号的分数部分所指定的输出振荡周期，而分数部分所对应的输出振荡频率也由此确定。

这样，通过采用高速∑△调制技术，利用过采样和噪声整形的原理，我们就可以得到所指定的高精度的输出振荡频率，其调频精度可以小于1kHz，同时其相位噪声和杂散也非常低。图11中，通过采用新颖的互补型MOS变容管对，可以得到比只使用一组最小工艺尺寸的PMOS单元变容管对阵列时更小的变容精度，从而可以得到比传统方法更低的相位噪声和杂散，以及更高的调频精度和更低的功耗。

图11中采用了具有低杂散性能的单级三阶前馈结构(FF3：3^rd-order FeedForward)的数字∑△调制器，其z域结构如图12所示，根据其z域结构，可以很容易的用累加器、移位器、加法器、寄存器和数字量化器构成这种数字∑△调制器，其具体结构可以不唯一，但是z域模型是相同的，因此在这里省略其具体电路结构图，由图12即可充分表示这种调制器的结构。单级三阶前馈(FF3)结构调制器的z域传输函数为

$F\left(z\right)=\mathrm{Lock}\_F\left(z\right)\·\frac{z^{-1}(2-2.5z^{-1}+z^{-2})}{1-z^{-1}+0.5z^{-2}}+Q\left(z\right)\·\frac{{(1-z^{-1})}^3}{1-z^{-1}+0.5z^{-2}},---\left(12\right)$

其中Lock_F(z)为输入锁定模式数字控制信号(分数部分)的z域表示，F(z)为∑△调制器输出控制信号的z域表示，Q(z)为量化器产生的量化噪声的z域表示。

由图13所示的电路仿真结果表明，本专利的所提出的方法相比于已有方法，显著提高了数控LC振荡器的调频精度，并且可以得到更好的相位噪声和杂散，从而可以在消耗更低功耗的情况下得到更好的振荡器性能。

综上所述，相比于已有的技术方案，本发明所提出的数字控制互补型低噪声LC振荡器可以在相同工艺下得到比目前已有的其他方法更低的相位噪声和杂散，以及更高的调频精度和更低的功耗，因而可以更灵活的适用于各种无线通信收发机系统芯片的设计中，并有助于得到更低的制造成本和功耗，该方案非常符合目前无线通信接收机芯片高性能、低成本和低功耗的发展趋势。

Claims (1)

1.片上CMOS数控互补型低噪声LC振荡器，其特征在于，含有：第1耦合对管第一PMOS管PM1和第二PMOS管PM2，第2耦合对管第一NMOS管NM1和第二NMOS管NM2以及LC振荡回路，其中：

所述第1耦合对管中，第一PMOS管PM1和第二PMOS管PM2的源极相连后经过一个电流偏置的电流源连接到电源电压VDD；

所述第2耦合对管中，第一NMOS管NM1和第二NMOS管NM2的源极相连后接地；

在所述第1耦合对管和第2耦合对管之间，第一PMOS管PM1的漏极、第二PMOS管PM2的栅极、第一NMOS管NM1的漏极、第二NMOS管NM2的栅极彼此相连后，构成所述片上CMOS数控互补型低噪声LC振荡器的一个输出端outP；第二PMOS管PM2的漏极、第一PMOS管PM1的栅极、第二NMOS管NM2的漏极、第一NMOS管NM1的栅极彼此相连后，构成所述LC振荡器的另一个输出端outN；

所述LC振荡回路并联于所述片上CMOS数控互补型低噪声LC振荡器的outP、outN两个输出端之间，由差分电感和变容控制电路并联构成，其中：

所述的变容控制电路由相互之间都并联于所述的outP、outN两个输出端且各自带有接口电路的金属-绝缘体-金属开关电容阵列、捕捉模式MOS电容阵列、整数部分的锁定模式MOS电容阵列以及分数部分的锁定模式MOS电容阵列组成，所述各个组成部分在各自的数字信号控制下分别改变各自的电容值，从而改变接入LC振荡回路的总电容值，并相应的改变输出振荡频率，其中：

所述金属-绝缘体-金属开关电容阵列是一个在所述LC振荡器启动后首先要执行的工艺-电压-温度校准模式中所使用的电路结构，由接口电路和开关电容阵列构成；所述接口电路的输入是一组二进制的工艺-电压-温度校准模式所使用的数字控制信号，用PVT[5:0]表示，由PVT0～PVT5共6个信号组成，该接口电路的输出是一组开关控制信号，用P[5:0]表示，由P0～P5共6个信号组成；所述开关电容阵列是由6个开关电容对并联而成的一组差分开关电容对，每一个开关电容对中的电容采用金属-绝缘体-金属电容，所述电容对的电容值根据所述开关控制信号P[5:0]中各开关控制信号的序号按照6位二进制数的顺序依次排列，所述开关控制信号P[5:0]是通过在每一开关电容对中间串连着的一个MOS开关来对每一开关电容对进行开闭而实施控制的；

所述捕捉模式MOS电容阵列工作时振荡器执行捕捉模式，使输出振荡频率处于所要求的频道上；在该捕捉模式以及后面的锁定模式中，均采用了差分PMOS单元变容管对构成所述的捕捉模式MOS电容阵列以及锁定模式MOS电容阵列中的变容管，所述差分PMOS单元变容管对，由两个相同尺寸的PMOS管M1、M2组成，所述M1、M2的衬底相连后接电源电压VDD，M1、M2各自的源极和漏极相连后接数字变容控制信号，而M1的栅极和M2的栅极分别作为差分PMOS单元变容管对的输出连接所述数控LC振荡器的两个输出端outP、outN；

所述捕捉模式MOS电容阵列由一个行接口电路、一个列接口电路和一个16×16的MOS电容矩阵构成，该捕捉模式电容阵列有8位锁定模式数字控制信号，用ACQ[7:0]表示，其中的高4位信号ACQ[7:4]通过所述列接口电路产生ACQ[7:4]所对应的温度计码，即列选信号C[15:0]和行选使能信号N[15:0]，而低4位信号ACQ[3:0]通过行接口电路产生ACQ[3:0]所对应的温度计码，即行选信号R[15:0]；所述列选信号C[15:0]、行选使能信号N[15:0]以及行选信号R[15:0]分别送往所述的16×16的MOS电容矩阵的列和行；所述16×16MOS电容矩阵中的MOS电容单元由1个并联于所述outP、outN两端的差分PMOS单元变容管对及其解码电路组成，该解码电路的逻辑表达式为

CtrlA＝C+(N*R)，                  (1)

其中CtrlA是数字变容控制信号，所述解码电路的输出端与所述1个差分PMOS单元变容管对中各PMOS管的源极、漏极相连，该各PMOS管的衬底接电源VDD，而栅极分别接两个输出端outP、outN；

所述整数部分的以及分数部分的锁定模式MOS电容阵列均采用互补型MOS变容管对，所述互补型MOS变容管对由第一组差分PMOS变容管对和第二组差分PMOS变容管对组成，第一组PMOS变容管对的尺寸要大于第二组，该互补型MOS变容管对中所有MOS管的衬底相连后接电源电压VDD，而在两组中各差分PMOS变容管对两端的栅极分别作为该互补型MOS变容管对的输出连接到所述数控LC振荡器的两个输出端outP、outN，第一组差分PMOS变容管对中MOS管的源极和漏极相连后接数字变容控制信号，第二组差分PMOS变容管对中MOS管的源极和漏极相连后接数字变容控制信号的反相互补信号；

所述整数部分的锁定模式MOS电容阵列由一个接口电路和一个互补型MOS变容管对阵列构成，该接口电路的输入为6位锁定模式数字控制信号的整数部分，用Lock_I[5:0]表示，接口电路的输出是各为32位的锁定模式整数部分变容控制信号I[31:0]以及其反相互补信号I_N[31:0]；所述I[31:0]是Lock_I[5:0]的温度计码表示形式，I_N[31:0]是I[31:0]的反相互补信号，两者之间的关系为

I_N[31:0]＝I[31:0]，              (2)

所述I[31:0]用于控制第一组差分PMOS变容管对阵列中的各相互并联的PMOS差分变容管对，I_N[31:0]用于控制第二组差分PMOS变容管对阵列中的各相互并联的差分PMOS变容管对；

所述分数部分的锁定模式MOS电容阵列由一个数字∑Δ调制器和另一个互补型MOS变容管对阵列构成；所述数字∑Δ调制器的输入是一组8位的锁定模式数字控制信号的分数部分，用Lock_F[7:0]表示，该数字∑Δ调制器的输出是一串3位的高速率的整数∑Δ调制信号F[2:0]及其反相互补信号F_N[2:0]，两者之间的关系为

F_N[2:0]＝F[2:0]，               (3)

所述F[2:0]以及F_N[2:0]信号分别控制所述的分数部分互补型MOS变容管对阵列中的第一组差分PMOS变容管对阵列A和第二组差分PMOS变容管对阵列B，使得所述阵列A、B中各个相互并联的PMOS单元变容管对各自分别在高、低两个电容状态之间按照∑Δ调制器输出信号变化的速率翻转，从而使所述LC振荡回路输出信号的频率也随之在几个频率之间跳转，这样产生的振荡信号在所设定的时间段内的平均周期就等于锁定模式数字控制信号的分数部分所指定的输出振荡周期，分数部分所对应的输出振荡频率也由此确定；所述F[2:0]与Lock_F[7:0]之间的关系由下述Z域传输函数确定：

$F\left(z\right)=\mathrm{Lock}\_F\left(z\right)\·\frac{z^{-1}(2-2.5z^{-1}+z^{-2})}{1-z^{-1}+0.5z^{-2}}+Q\left(z\right)\·\frac{{(1-z^{-1})}^3}{1-z^{-1}+0.5z^{-2}},---\left(4\right)$

其中Lock_F(z)为输入锁定模式数字控制信号的分数部分的z域表示，F(z)为∑Δ调制器输出控制信号的z域表示，Q(z)为量化器产生的量化噪声的z域表示。

Images