CN101488735B - 高分辨率数字控制调谐元件、调谐电路以及调谐方法 - Google Patents

Abstract

一种高分辨率数字控制调谐元件、调谐电路及调谐方法，所述调谐元件为应用于一调谐电路的调谐电路元件，包含：多个次元件。所述次元件依据数字输入控制信号的逻辑值产生数值。该调谐电路元件可以变容器、电流源、以及其他施用于电路的元件来加以实现，并且，该调谐电路元件具有高分辨率，且不受限于工艺技术中的最小特性尺寸。

Description

高分辨率数字控制调谐元件、调谐电路以及调谐方法

技术领域

本发明涉及一种调谐电路，特别是涉及一种位于集成电路上的数字调谐电路。

背景技术

数字调谐电路被广泛使用于数据与语音通讯的应用上。基于许多考虑，如：便携性、可靠性、成本等，数字调谐电路是单片(monolithic)集成电路中较被喜欢采用的元件之一。数字调谐电路包含有许多调谐元件，如：电容、电感及一些可用于调整频率的电路元件。一单片集成电路上能具备有多少数量的特殊电路元件，是依据工艺技术所能达到的最小线宽(minimumfeature size)来决定的，如：CMOS及BIPOLAR等。然而，目前工艺技术所能达到的最小线宽，通常被蚀刻(etching)及微影(lithographic)等工艺的精确度所局限。当一电路元件被用来作为一通讯系统中的数字控制调谐电路元件时，则系统的调谐分辨率将受限于调谐电路元件的最小值(minimum value)。换言之，现有的数字控制调谐电路元件的最小线宽将决定了该系统的调谐分辨率。

此外，刊载于「IEEE Journal of Solid State Circuits，pp.2203-2211，Nov.2005」，其标题为“A Digital CMOS Process for Mobile Phones Bipolar”，其内容有针对上述现象进行讨论，故列出以供参考。

发明内容

本发明目的之一，在于解决上述现有技术所遭遇的问题，即，解决现有的数字控制调谐电路元件的最小线宽决定该系统的调谐分辨率的问题。

本发明的一实施例揭示了应用于一调谐电路的一种调谐元件。该调谐元件包含一第一电路元件及一第二电路元件。该第一电路元件接收一第一数字控制输入信号，该第一电路元件于该第一数字控制输入信号为一第一逻辑值时产生一第一值，该第一电路元件于该第一数字控制输入信号为一第二逻辑值时产生一第二值，该第一逻辑值与第二逻辑值为二进制且彼此互补；该第二电路元件接收一第二数字控制输入信号，该第二电路元件于该第二数字控制输入信号为该第一逻辑值时产生一第三值，该第二电路元件于该第二数字控制输入信号为该第二逻辑值时产生一第四值，该第一与第二数字控制输入信号为二进制且彼此互补，其中，该第一值与该第四值的和相异于该第二值与该第三值的和。

本发明的一实施例揭示了一种调谐方法，适用于一单片集成电路上的一调谐元件，包含有下列步骤：接收一第一数字控制输入信号及依第二数字控制输入信号，该第一与第二数字控制输入信号为二进数编码，且彼此为互补；当该第一数字控制输入信号为一第一逻辑值时，产生一第一值与一第四值，该第一值是由接收该第一数字控制输入信号的一第一型态的电路元件所产生，该第四值是由接收该第二数字控制输入信号的一第二型态的电路元件所产生，且该第一值与该第四值被合并作为一第一输出；当该第二数字控制输入信号为该第一逻辑值时，产生一第二值与一第三值，该第二值是由接收该第一数字控制输入信号的该第一型态的电路元件所产生，该第三值是由接收该第二数字控制输入信号的该第二型态的电路元件所产生，其中该第一值与该第四值的和与该第二值与该第三值的和相异，且该第二值与该第三值被合并作为一第二输出；当该第一数字控制输入信号为该第一逻辑值时，提供该第一输出至位于一单片集成电路上的一调谐电路；以及，当该第一数字控制输入信号为一第二逻辑值时，提供该第二输出至位于该单片集成电路上的该调谐电路，该第一与第二逻辑值为二进位编码且彼此互补。

本发明提供了一种调谐元件，应用于一调谐电路，包含有：一第一电路元件，接收一第一数字控制信号，该第一电路元件于该第一数字控制信号为一第一逻辑值时产生一第一值，该第一电路元件于该第一数字控制信号为一第二逻辑值时产生一第二值，该第一逻辑值与该第二逻辑值彼此互补；以及一第二电路元件，接收一第二数字控制信号，该第二电路元件于该第二数字控制信号为该第一逻辑值时产生一第三值，该第二电路元件于该第二数字控制信号为该第二逻辑值时产生一第四值，该第一与该第二数字控制信号彼此互补；其中，该第一值与该第四值的和相异于该第二值与该第三值的和。

本发明还提供了一种调谐方法，适用于一集成电路上的一调谐元件，包含有下列步骤：接收一第一数字控制信号及一第二数字控制信号，该第一数字控制信号与该第二数字控制信号彼此为互补；当该第一数字控制信号为一第一逻辑值时，产生一第一值与一第四值，该第一值是由接收该第一数字控制信号的一第一电路元件所产生，该第四值是由接收该第二数字控制信号的一第二电路元件所产生，且该第一值与该第四值被合并作为一第一输出；当该第二数字控制信号为该第一逻辑值时，产生一第二值与一第三值，该第二值是由接收该第一数字控制信号的该第一电路元件所产生，该第三值是由接收该第二数字控制信号的该第二电路元件所产生，其中该第一值与该第四值的和与该第二值与该第三值的和相异，且该第二值与该第三值被合并作为一第二输出；当该第一数字控制信号为该第一逻辑值时，提供该第一输出至位于一集成电路上的一调谐电路；以及当该第一数字控制输入信号为一第二逻辑值时，提供该第二输出至位于该集成电路上的该调谐电路，该第一逻辑值与第二逻辑值彼此互补。

本发明还提供了一种调谐电路，包含：一第一电路，接收一第一数字控制信号及一第二数字控制信号，该第一数字控制信号与第二数字控制信号彼此互补，该第一电路于该第一数字控制信号为一第一逻辑值时产生包含有一第一值与一第四值的和的一第一输出，该第一电路于该第一数字控制信号为一第二逻辑值时产生包含有一第二值与一第三值的和的一第二输出，该第一输出不同于该第二输出；以及一调谐电路单元，于该第一数字控制信号为该第一逻辑值时通过该第一输出来调整一频率，而于该第一数字控制信号为该第二逻辑值时通过该第二输出来调整该频率；其中，该第一电路位于一集成电路内。

本发明的调谐电路元件具有高分辨率，且不受限于工艺技术中的最小特性尺寸。

附图说明

图1为本发明的单片集成电路的一实施例的功能方块的的示意图。

图2为本发明的调谐电路元件的一实施例的功能方块的示意图。

图3为图2的调谐电路元件为并联耦接的一实施例的示意图。

图4为图2的调谐电路元件为串联耦接的一实施例的示意图。

图5为本发明的调谐电路元件产生控制信号的第一实施例的示意图。

图6为本发明的调谐电路元件产生控制信号的第二实施例的示意图。

图7为本发明的调谐电路元件产生控制信号的第三实施例的示意图。

图8为本发明的调谐电路元件的另一实施例的功能方块的示意图。

图9为图8的调谐电路中的变容器的结构示意图。

图10为本发明的调谐电路元件的另一实施例的结构示意图。

附图符号说明

100                            集成电路

110                            调谐电路

120、120A、120B                调谐电路元件

121、122、141、142、143、      节点

144、571、572、601、602

501                            三角积分调制器

502                            二进制码至温度计码解码器

551                            不匹配成形电路

573、574                       变容器

603                            电流源

611、612                       电流源阵列

V_c1、

控制电压

S₁、S₂、S₃、...、S_n             S型态电路元件

L₁、L₂、L₃、...、L_n             L型态电路元件

C_i、

、...、控制信号

M0、M1、M2、M3、M4              晶体管

具体实施方式

说明书中所例示本发明的多个实施例，皆为本发明的较佳实施例，其目的用于说明本发明可以许多方式来加以实施以及非用来限定本发明实施的范围。换言之，本领域的技术人员可藉由这些实施例的描述而得知本发明的细节，故在此不再赘述。

本发明的实施例显示出能在一集成电路上实现具高分辨率调谐电路元件的优点。请参阅「图1」，「图1」为本发明的集成电路100的一实施例的功能方块的示意图。集成电路100包含有一调谐电路110，而调谐电路110包含有用以进行频率调谐的电路元件，如：数字控制振荡器。调谐电路元件120包含有被调谐电路110用来进行频率调谐的电路元件，如：变容器及电流源等。

调谐电路110与调谐电路元件120皆是实现于集成电路100的同一基底(substrate)上。举例来说，调谐电路110与调谐电路元件120可实现于同一颗晶粒(die)上，由于此为本领域的的技术人员所悉知，故不再赘述。此外，本发明的实施例所揭示的调谐电路元件，皆可容易地实现于一单片集成电路上。

请参阅「图2」，「图2」为本发明的调谐电路元件120的一实施例的功能方块的示意图。如图中所示，调谐电路元件120包含有一S型态电路元件(标示为S)及一L型态电路元件(标示为L)。S型态电路元件接收一数字控制信号

L型态电路元件接收一数字控制信号C_i。信号

及C_i为二进制且彼此互补(complement)，亦即，当

为1时，C_i为0，而当C_i为1时，则为0。

于一实施例中，当

为1时，则S型态电路元件具有一数值S_on；当

为0时，则S型态电路元件具有一数值S_off。当C_i为1时，则L型态电路元件具有一数值L_on；当C_i为0时，则L型态电路元件具有一数值L_off。此外，将S型态电路元件及L型态电路元件的数值结合起来，即为调谐电路元件120所具有的数值。因此，于「图2」中所例示的调谐电路元件120所具有的数值，即为S型态电路元件的数值及L型态电路元件的数值的和。

由于信号

及C_i为二进制且彼此互补，则调谐电路元件120可经由节点121、122而输出两种输出信号，亦即，一第一输出信号及一第二输出信号。当

为一第一逻辑值(如：

为1)时，则该第一输出信号包含有数值S_off及数值L_on；当

为一第二逻辑值(如：为0)时，则该第二输出信号包含有数值S_on及数值L_off。该第一与第二逻辑值为二进制编码，且为彼此互补。

于一实施例中，理论上，数值S_on与数值L_on本质上为相同，但实际上，数值L_on稍大于数值S_on，举例来说，数值L_on至多为数值S_on的1.2倍。相同地，于理论上，数值S_off与数值L_off本质上为相同，但实际上，数值L_off稍大于数值S_off，举例来说，数值L_off至多为数值S_off的1.2倍。数值S_on与数值L_on的差及数值S_off与数值L_off的差都越小时，则调谐分辨率就越好。此外，数值S_off与数值L_on的和不同于数值S_on与数值L_off的和。

调谐电路元件120的输出具有一电路元件的特性，如：电容、电阻、电感及电流源等。举例来说，当调谐电路元件120的输出需具备有电容的特性时，调谐电路元件120即能提供一电容的特性以供使用，同样地，当输出需具备有电阻、电感或电流源的特性时，调谐电路元件120即能提供一电阻、电感或电流源的特性以供使用。调谐电路元件120可经由节点121、122而耦接于一调谐电路。

于一较特殊的例子里，S型态电路元件与L型态电路元件各包含有一电容。于此一例子中，当

为1时，S型态电路元件提供1fF大小的电容值，而当

为0时，则S型态电路元件提供0.2fF大小的电容值。同样地，当C_i为1时，L型态电路元件提供1.1fF大小的电容值，而当C_i为0时，则L型态电路元件提供0.25fF大小的电容值。承上所知，于此，当C_i为1时，调谐电路元件120提供1.3fF大小的电容值(1.1fF+0.2fF)，而当C_i为0时，则调谐电路元件120提供1.25fF大小的电容值(1fF+0.25fF)。因此，此可提供0.05fF的分辨率(1.3fF-1.25fF)。

于「图2」中所例示的本发明的调谐电路元件120，仅具有一对电路元件，亦即，一S型态电路元件及一L型态电路元件。一般来说，调谐电路元件120包含有n个S型态电路元件及n个L型态电路元件。若n个控制输入信号C_i中的m个为1(二进制编码)时，调谐电路元件120中的所有S型态电路元件与L型态电路元件的电路值的和为：

n·(S_on+L_off)+m·(L_on+S_off-L_off-S_on)    (1)

式(1)中的n·(S_on+L_off)表示一共同项，(L_on+S_off-L_off-S_on)表示调谐电路元件120的分辨率。由此可得知，分辨率为电路元件的两种可能状态((L_on+S_off)、(L_off+S_on))的电路值间的差值。此差值受工艺中的微影技术的影响。换言之，调谐电路元件的分辨率受工艺技术中一元件的最小增量的影响，而不是工艺技术中可达到的最小特性尺寸的影响。

值得注意的是，一元件的最小增量(minimal increment)远小于该元件最小的特性尺寸(feature size)。因此，本发明所例举的实施例，其数字控制调谐电路元件皆具有很高的分辨率。因为调谐电路元件的分辨率受限于元件的最小增量，而非受限于其最小特性尺寸，因此，一尺寸较大的元件亦可被使用。相较有益的是，具有较大尺寸的电路元件的电路，其电路特性的变化越少，因此，具有较大尺寸电路元件的电路，其感应噪声能量(induced noise power)也就越小。

S型态电路元件与L型态电路元件可以各种方式耦接。请参阅「图3」，「图3」为显示n个调谐电路元件120为并联耦接的一实施例的示意图，亦即，有n个S型态电路元件及n个L型态电路元件以并联方式耦接在一起。如图所示，因为有n个S型态电路元件(亦即，S₁、S₂、...及S_n)，故可接收对应n个数字控制信号

(亦即，

...及

)；同样地，因为有n个L型态电路元件(亦即，L₁、L₂、...及L_n)，故可接收对应n个数字控制信号C_i(亦即，C₁、C₂、...及C_n)；且此n个S型态电路元件及n个L型态电路元件可耦接于节点141、142。举例来说，「图3」所示的电路，可作为一具高分辨率电容的调谐电路，而这使得其为一具高频率调谐的调谐电路。

请参阅「图4」，「图4」为显示n个调谐电路元件120为串联耦接的一实施例的示意图，亦即，有n个S型态电路元件及n个L型态电路元件以串联方式耦接在一起。如图所示，第一对电路元件S₁、L₁串联耦接于第二对电路元件S₂、L₂，而第二对电路元件S₂、L₂串联耦接于第三对电路元件S₃、L₃，如此依序串联耦接下去，最后，可通过节点141、142与其他电路相耦接。

于此，数字控制信号C_i可以各种方式来产生，而这并不会减损本发明的价值。举例来说，信号C_i可藉由一调谐电路产生以调整相对应调谐电路元件的输出，或是通过一反相器来将信号C_i转换成信号

尽管本发明的调谐电路元件能提供高分辨率，但在许多应用上，数字控制信号的分辨率远超过调谐电路元件的分辨率。于这些应用中的一较佳应用实施例，数字控制信号的分辨率被预先处理以符合调谐电路元件的分辨率而达到全部调谐分辨率的最小耗损(loss)。

「图5」为本发明的调谐电路产生控制信号的第一实施例的示意图。一高分辨率数字控制输入信号包含有用以控制一调谐电路元件的一多位(multi-bit)数字信号。一时钟驱动三角积分调制器501接收该高分辨率数字控制输入信号，以产生一m位二进制编码信号。时钟驱动三角积分调制器501可使用均时机制(time-averaged mechanism)来降低该高分辨率数字控制输入信号的分辨率。举例来说，三角积分调制器501可以一平均值(average value)来产生一高速率(high-rate)m位二进制编码信号，其中该平均值等于适用于控制一调谐电路元件的一低速率(low-rate)高分辨率数字控制输入信号。如「图5」所示，三角积分调制器501所输出的m位二进制数字信号，可提供给一二进制码至温度计码解码器(binary-to-thermometer decoder)502，以产生多个控制输入信号

一般说来，二进制码至温度计码解码器是用以转换一二进制编码m位信号为一(2^m-1)位温度计码编码信号。二进制码至温度计码解码器502的输出可作为一调谐电路元件的数字控制输入信号。

「图6」为本发明的调谐电路产生控制信号的第二实施例的示意图。一不匹配成形电路(mismatch shaping circuit)551接收一m位二进制编码信号，以产生多个控制输入信号

不匹配成形电路551可增加线性度(linearity)，并可整形不同频带的不匹配噪声。不匹配成形电路551的输出可作为一调谐电路元件的数字控制输入信号。

「图7」为本发明的调谐电路产生控制信号的第三实施例的示意图。三角积分调制器501接收一高分辨率数字控制输入信号，以产生如「图5」所示的该m位二进制编码信号。与「图5」不同的是，该m位二进制编码信号是作为「图7」所示的不匹配成形电路551的输入。「图7」所示的不匹配成形电路551的输出可作为一调谐电路元件的控制输入信号。

如上所知，本发明的调谐电路元件可以各种方式来实现，且不会损及本发明的优点。

「图8」为本发明的调谐电路元件120A的另一实施例的功能方块的示意图。调谐电路元件120A中可包含有n对相同的S型态电路元件与L型态电路元件，而「图8」所示的例子中只有一对S型态电路元件与L型态电路元件。

如「图8」所示的例子，S型态电路元件包含有一变容器(varator)574(亦被标示为C_S1)，而L型态电路元件包含有一变容器573(亦被标示为C_L1)。如前所述，S型态电路元件与L型态电路元件可分别藉由数字控制输入信号

C₁来控制。当数字控制输入信号C₁为1(二进制编码)时，变容器573与变容器574分别具有电容值C_{l_on}及C_{s_off}。当数字控制输入信号C₁为0(二进制编码)时，变容器573与变容器574分别具有电容值C_{l_off}及C_{s_on}。数字控制输入信号

用以控制变容器574产生一控制电压V_c1，而数字控制输入信号C₁用以控制变容器573产生一控制电压

电容值(C_{l_on}+C_{s_off})大于电容值(C_{l_off}+C_{s_on})。

「图9」为本发明的变容器573、574的结构示意图。如图所示，变容器573、574是以建构在P型基底的MOS晶体管来实现。控制电压V_c1、

可被施行于一由n型阱(well)所形成的n+掺杂扩散区(n+doped diffusionregion)上，藉以改变扩散区与相对应多晶硅(polysilicon)栅极间的电容大小。将节点571、572耦接于多晶硅栅极，让调谐电路藉由调控扩散区与相对应多晶硅栅极间的电容来调谐频率。

请再参考「图8」，电容值C_{l_on}、C_{l_off}分别等于α(W_l·L_l)、β(W_l·L_l)，其中W_l与L_l分别为变容器573的通道宽度与通道长度。于此例中，变数α、β为一常数值。同样地，电容值C_{s_on}、C_{s_off}分别等于α(W_s·L_s)、β(W_s·L_s)，其中W_s与L_s分别为变容器574的通道宽度与通道长度。因此，调制电路元件120A的分辨率为(α-β)·(W_l·L_l-W_s·L_s)。于一特殊的情况下(i.e.L_l＝L_s)，分辨率为(α-β)·L_l·(W_l-W_s)，且受限于晶体管的最小宽度增量及最小通道长度。于一特殊的情况下(i.e.W_l＝W_s)，分辨率为(α-β)·W_l·(L_l-L_s)，且受限于晶体管的最小宽度增量及最小通道长度。相较只下，现有调谐电路元件的最小分辨率为(α-β)·W_min·L_min，其中W_min与L_min分别为现有晶体管的最小通道宽度与通道长度。

「图10」为本发明的调谐电路元件120B的另一实施例的结构示意图。调谐电路元件120B为「图2」所示的调谐电路元件120的一特殊实施例。调谐电路元件120B的一例示为可包含有n对相同的S型态电路元件与L型态电路元件，而「图10」所示的例子中只有一对S型态电路元件与L型态电路元件。

调谐电路元件120B包含有一电流源阵列，标示为611及612。如「图10」所示，L型态电路元件可为一电流源612(标示为I_L1)，其中，电流源612的电流值是藉由晶体管M0、M2来镜射电流源603的电流值而得。控制输入信号C₁藉由控制一晶体管M4，来致能或禁能晶体管M2上的电流。同样地，S型态电路元件可为一电流源611，标示为I_S1，其中，电流源611的电流值是藉由晶体管M0、M1来镜射电流源603的电流值而得。控制输入信号

藉由控制一晶体管M3，来致能或禁能晶体管M1上的电流。

当控制输入信号C₁为1(二进制编码)时，电流源612为ON，且提供一大小为k·(W_l/L)的电流，其中W_l与L分别为晶体管M₂的通道宽度及通道长度，而k为一常数，此时，电流源611为OFF。

当控制输入信号C₁为0(二进制编码)时，电流源611为ON，且提供一大小为k·(W_s/L)的电流，其中W_s与L分别为晶体管M₁的通道宽度及通道长度，此时，电流源612为OFF。承上可知，对于晶体管M0、M1及M2的相同通道长度，调谐电路元件120B的电流分辨率可为(W_l-W_s)/L，其中，W_l、W_s受限于晶体管M1、M2使用现有工艺技术可达到的最小宽度增量。

以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (19)

1.一种调谐元件，应用于一调谐电路，包含有：

一第一电路元件，接收一第一数字控制信号，该第一电路元件于该第一数字控制信号为一第一逻辑值时产生一第一值，该第一电路元件于该第一数字控制信号为一第二逻辑值时产生一第二值，该第一逻辑值与该第二逻辑值彼此互补；以及

一第二电路元件，接收一第二数字控制信号，该第二电路元件于该第二数字控制信号为该第一逻辑值时产生一第三值，该第二电路元件于该第二数字控制信号为该第二逻辑值时产生一第四值，该第一与该第二数字控制信号彼此互补；

其中，该第一值与该第四值的和相异于该第二值与该第三值的和。

2.如权利要求1所述的调谐元件，其中该第一与第二电路元件各包含一变容器。

3.如权利要求1所述的调谐元件，其中该第一与第二电路元件各包含一电流源。

4.如权利要求1所述的调谐元件，其中该第三值至多为该第二值的1.2倍。

5.如权利要求1所述的调谐元件，其中该第一、第二、第三与第四值各包含一电容值。

6.如权利要求1所述的调谐元件，其中该第一数字控制信号是由一温度计码解码器而产生。

7.如权利要求6所述的调谐元件，其中该温度计码解码器依据一二位编码信号产生该第一数字控制信号，而该二位编码信号是由一三角积分调制器而产生。

8.如权利要求1所述的调谐元件，其中该第一数字控制信号是由一不匹配成形电路产生。

9.如权利要求8所述的调谐元件，其中该不匹配成形电路接收源自于一三角积分调制器的一二位编码信号。

10.一种调谐方法，适用于一集成电路上的一调谐元件，包含有下列步骤：

接收一第一数字控制信号及一第二数字控制信号，该第一数字控制信号与该第二数字控制信号彼此为互补；

当该第一数字控制信号为一第一逻辑值时，产生一第一值与一第四值，该第一值是由接收该第一数字控制信号的一第一电路元件所产生，该第四值是由接收该第二数字控制信号的一第二电路元件所产生，且该第一值与该第四值被合并作为一第一输出；

当该第二数字控制信号为该第一逻辑值时，产生一第二值与一第三值，该第二值是由接收该第一数字控制信号的该第一电路元件所产生，该第三值是由接收该第二数字控制信号的该第二电路元件所产生，其中该第一值与该第四值的和与该第二值与该第三值的和相异，且该第二值与该第三值被合并作为一第二输出；

当该第一数字控制信号为该第一逻辑值时，提供该第一输出至位于一集成电路上的一调谐电路；以及

当该第一数字控制输入信号为一第二逻辑值时，提供该第二输出至位于该集成电路上的该调谐电路，该第一逻辑值与第二逻辑值彼此互补。

11.如权利要求10所述的调谐方法，其中该第一、第二、第三及第四值各包含一电容值。

12.如权利要求10所述的调谐方法，其中该第一数字控制输入信号是由一温度计码解码器而产生。

13.如权利要求10所述的调谐方法，其中该第一与第二电路元件各包含一变容器。

14.如权利要求10所述的调谐方法，其中该第一与第二电路元件各包含一电流源。

15.一种调谐电路，包含：

一第一电路，接收一第一数字控制信号及一第二数字控制信号，该第一数字控制信号与第二数字控制信号彼此互补，该第一电路于该第一数字控制信号为一第一逻辑值时产生包含有一第一值与一第四值的和的一第一输出，该第一电路于该第一数字控制信号为一第二逻辑值时产生包含有一第二值与一第三值的和的一第二输出，该第一输出不同于该第二输出；以及

一调谐电路单元，于该第一数字控制信号为该第一逻辑值时通过该第一输出来调整一频率，而于该第一数字控制信号为该第二逻辑值时通过该第二输出来调整该频率；

其中，该第一电路位于一集成电路内。

16.如权利要求15所述的调谐电路，还包含：

一第二电路，接收一第三数字控制信号及一第四数字控制信号，该第三数字控制信号与第四数字控制信号彼此互补，该第二电路于该第三数字控制信号为该第一逻辑值时产生一第三输出，该第二电路于该第四数字控制信号为该第二逻辑值时产生一第四输出，且该第三输出不同于该第四输出。

17.如权利要求16所述的调谐电路，其中该第一电路并联耦接于该第二电路。

18.如权利要求16所述的调谐电路，其中该第一电路串联耦接于该第二电路。

19.如权利要求15所述的调谐电路，其中该第一电路包含多个变容器。

Images